JPH02116145A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02116145A
JPH02116145A JP63268037A JP26803788A JPH02116145A JP H02116145 A JPH02116145 A JP H02116145A JP 63268037 A JP63268037 A JP 63268037A JP 26803788 A JP26803788 A JP 26803788A JP H02116145 A JPH02116145 A JP H02116145A
Authority
JP
Japan
Prior art keywords
dicing
error
mark
semiconductor
marks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63268037A
Other languages
English (en)
Inventor
Yoshiaki Hanabusa
英 善明
Yasuyuki Uchiumi
内海 康行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63268037A priority Critical patent/JPH02116145A/ja
Publication of JPH02116145A publication Critical patent/JPH02116145A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体装置の製造方法に関するもので、さら
には詳しくは、ダイシングによって半導体ウェハから個
片の半導体チップを取得する場合に適用して有効な技術
に関するものである。
[従来の技術] 従来、ダイシングによって半導体ウェハから個片の半導
体チップを取得する場合1例えば、目視等によって半導
体ウェハの位置合せを行い1回転ブレード等によって予
め定められた間隔で上記半導体ウェハをダイシングする
ことによって個片の半導体チップを取得していた。そし
て、従来においては、取得ルた半導体チップはそのまま
次の工程に送られていた。
ところで、ワイヤボンディングによって外囲器と半導体
チップのボンディングパッドとを接続する半導体装置で
は、パッケージングにあたって半導体チップのみならず
ワイヤと外囲器との接続部分まで封止されることから、
半導体チップに対してパッケージが比較的大きくなって
いる。
したがって、半導体ウェハから個片の半導体チップを取
得する際多少のダイシング誤差が生じたとしてもさほど
問題はなかった。
[発明が解決しようとする課題] しかしながら、例えば、マイクロチップキャリアを用い
る半導体装置の分野ではダイシング誤差による問題が現
在多々生じている。
つまり、このマイクロチップキャリヤを用いる半導体装
置の分野では、第4図に示すように、チップキャリヤベ
ース11上に形成された電極と半導体チップ12のバン
ブ電極12aとを合致させるようにして半導体チップ1
2をキャリヤに対して固着するが1例えば半導体チップ
12の冷却用にチップキャリヤキャップを半導体チップ
12の上に被せるものでは、ダイシング誤差があり、し
かもその誤差が大きい場合には、上記チップキャリヤキ
ャップ13を半導体チップ12上に被せられなくなって
しまうという問題があった。その場合、当該半導体チッ
プ12のみならず半導体チップ12を固着したチップキ
ャリヤベース11の廃棄を伴うことになるのでその損失
はコスト的にも時間的にも極めて大きかった。
本発明は、かかる点に鑑みてなされたもので、コスト低
減およびスループットの向上に資する半導体装置の製造
方法を提供することを目的としている。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
本発明に係る半導体装置の製造方法は、半導体ウェハの
位置を合せるための位置合せ用マークとダイシングの位
置ずれ誤差を指示する誤差指示マークとを予め上記半導
体ウェハに形成しておくようにし、上記位置合せ用マー
・りによって上記半導体ウェハの位置合せを行い、その
状態でダイシングを行い、ダイシング後、上記誤差指示
マークによってダイシング誤差を検出するようにしたも
のである。
[作用] 上記した手段によれば、上記位置合せ用マークの自動!
!識等を通じて上記半導体ウェハの位置合せを行い、そ
の状態でダイシングを行うようにしたので、ダイシング
誤差自体が小さくなると共に。
ダイシング後、上記誤差指示マークによってダイシング
誤差を検出するようにしたので、ダイシング誤差の検出
が早期にかつ迅速に行えることとなる。このような作用
によって、歩留りが向上すると共に、ダイシング誤差の
検出結果が直ちに次のダイシング作業へフィードバック
がかけられることとなり、その結果、コストの低減およ
びスループットの向上という上記目的が達成されること
になる。
[実施例] 以下1本発明に係る半導体装置の製造方法の実施例を図
面に基づいて説明する。
第1図には本発明に係る半導体装置の製造方法の実施例
に使用される半導体ウェハに形成されたマーク群の部分
平面図が示されている。
実施例に使用される半導体ウェハには、縦横方向のダイ
シング位置をそれぞれ確認するため、2組のマーク群が
設けられている。このうち第1図には縦方向のダイシン
グ位置を確認するためのマーク群のみが示されている。
なお、横方向のダイシング位置を確認するためのマーク
群(図示せず)は第1図に示すマーク群と同様な構成と
なっており、第1図に示すマーク群を90度だけ時計方
向もしくは反時計方向に傾けた状態で半導体ウェハ上に
形成されている。
次に、各マーク群の構成を具体的に説明する。
各マーク群は、ダイシング時半導体ウェハの位置合せを
行うために用いられる1個の位置合せ用マーク1と、正
規のダイシング幅を指示する2個のダイシング幅指示マ
ーク2と、ダイシングの位置ずれ誤差を指示する各2個
の誤差指示マーク3゜4とから構成されており、これら
マーク1,2゜3.4はそれぞれ二等辺三角形を呈する
ような形状となっている。
このうち位置合せ用マーク1は、その底辺の垂直2等分
線(頂角の2等分線)が正規のダイシングラインの中心
線に合致するような位置および向きに形成されている。
また、ダイシング幅指示マーク2,2は正規のダイシン
グラインの中心線Lsを挟んで互いに対向するように配
設されている。このダイシング幅指示マーク2,2にお
いては、その頂角が正規のダイシングラインLの中心線
Lsを指示しており、その底辺が正規のダイシングライ
ンLの各側縁に合致するようになっている。したがって
、ダイシングが誤差なく行われた場合、ダイシング幅指
示マーク2,2が第2図に示すように完全に削り取られ
て消失されるようになっている。
誤差指示マーク3,3は正規のダイシングラインLを挟
んで互いに対向するように配設されている。この誤差指
示マーク3,3においてもその頂角は正規のダイシング
ラインLの中心線Lsを指示している。一方、誤差指示
マーク3,3の底辺と正規のダイシングラインの各側縁
との距離は例えば5μmに設定されている。
また、他方の誤差指示マーク4,4も上記誤差指示マー
ク3,3と略同様な構成となっているが、この誤差指示
マーク4,4の底辺と正規のダイシングラインの各側縁
との距離が、例えば10μmと上記誤差指示マーク3,
3よりも大きくなっている点で上記誤差指示マーク3,
3におけるとは異なっている。
なお、このようなマーク1,2,3.4を形成するにあ
たっては、例えば、半導体集積回路のボンディングパッ
ドを形成する際に該ボンディングパッドと同一材料(例
えばAN)によって同時に形成するようにする。このよ
うにすれば工程数を増すことなく上記半導体ウェハを得
ることができることになる。
次に、上記のように構成された半導体ウェハから半導体
チップを取得する場合について説明する。
先ず、上記位置合せ用マーク1を自動認識する。
次に、その結果から回転ブレード等の始点位置を定め、
所定間隔で半導体ウェハをダイシングする。
そして、このダイシングの後、上記ダイシングライン幅
指示マーク2でもって正規のダイシングラインに沿って
切断がされているか否かを確認する。この確認はダイシ
ング誤差を全く許さない半導体装置以外では必ずしも必
要とはいえない。また1位置ずれがある場合には誤差指
示マーク3゜4でもって位置ずれがどの程度生じている
のかを目視確認する。
そして、実際のダイシングラインが正規のダイシングラ
インLとはずれているときにはその位置ずれ量を誤差指
示マーク3,4を基準として目視によって読んで次のダ
イシング作業にフィードバックして1回転ブレードの始
点位置制御などに役立てる。なお、第2図および第3図
において符号5は半導体チップの縁を表わしている。
上記のように構成された半導体装置の製造方法によれば
次のような効果を得ることができる。
即ち、上記実施例の製造方法によれば1位置合せ用マー
ク1によって半導体ウェハの位置合せを行い、その状態
でダイシングを行っているので、ダイシング誤差自体が
小さくなると共に、ダイシング後、誤差指示マーク3,
4によってダイシング誤差を検出するようにしたので、
ダイシング誤差が少なく、シかもダイシング誤差の検出
が早期かつ迅速に行える。このように作用によって9歩
留りが向上すると共に1次のダイシング工程へ直ちにフ
ィードバックがかけられることとなり、その結果、コス
トの低減およびスループットの向上が図れることになる
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが1本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
上記実施例では、誤差指示マークとは別個にダイシング
幅指示マーク2および位置合せ用マーク1を設けている
が、ダイシング幅指示マーク2および位置合せ用マーク
1は必ずしも必要はない。
なぜなら、誤差指示マークをそのまま位置合せ用マーク
として利用することもできるし、実際上、誤差指示マー
クでもって許容誤差範囲内にあるか否かを確認すれば正
規のダイシングラインに沿ってダイシングされているか
どうかを問題にする必要がないからである。なお、上記
実施例では誤差指示マーク3,4と2対の誤差マークを
設けているが1対のみでも良く、さらには1個の誤差指
示マークのみであっても良い、さらに、誤差指示マーク
を許容誤差を指示するような位置に設け、該マークの欠
けによってダイシングの良・不良を判別するようにして
も良い。
また、上記実施例では三角マークを形成したが。
その形状はいかなるものであっても良い。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
本発明に係る半導体装置の製造方法は、半導体ウェハの
位置を合せるための位置合せ用マークとダイシングの位
置ずれ誤差を指示する誤差指示マークとを予め上記半導
体ウェハ上に形成しておくようにし、上記位置合せ用マ
ークによって上記半導体ウェハの位置合せを行い、その
状態でダイシングを行い、ダイシングの後、上記誤差指
示マークによってダイシング誤差を検出するようにした
ので、半導体装置の製造ラインにおけるスループットの
向上が図れ、しかも材料の無駄が回避でき、ひいては安
価な半導体装置の実現が可能となる。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の製造方法の実施例で
使用される半導体ウェハ上に形成されたマーク群の平面
図。 第2図は正規のダイシングが行われた場合のマーク群の
平面図、 第3図は正規のダイシングがなされなかった場合のマー
ク群の平面図、 第4図はマイクロチップキャリヤを用いる半導体装置の
概略縦断面図である。 1・・・・位置合わせ用マーク、3,4・・・・誤差指
示マーク。 第  1 図 第4図

Claims (1)

  1. 【特許請求の範囲】 1、ダイシングによって半導体ウェハから個片の半導体
    チップを取得するにあたり、半導体ウェハの位置を合せ
    るための位置合せ用マークとダイシングの位置ずれ誤差
    を指示する誤差指示マークとを予め上記半導体ウェハ上
    に形成しておくようにし、上記位置合せ用マークによっ
    て上記半導体ウェハの位置合せを行い、その状態でダイ
    シングを行い、ダイシングの後、上記誤差指示マークに
    よってダイシング誤差を検出するようにしたことを特徴
    とする半導体装置の製造方法。 2、半導体集積回路におけるボンディングパッドを形成
    する際に上記両マークを同時に形成するようにしたこと
    を特徴とする請求項1記載の半導体装置の製造方法。 3、上記誤差指示マークは上記位置合せ用マークをも兼
    ねていることを特徴とする請求項1または請求項2記載
    の半導体装置の製造方法。
JP63268037A 1988-10-26 1988-10-26 半導体装置の製造方法 Pending JPH02116145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63268037A JPH02116145A (ja) 1988-10-26 1988-10-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63268037A JPH02116145A (ja) 1988-10-26 1988-10-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02116145A true JPH02116145A (ja) 1990-04-27

Family

ID=17452996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63268037A Pending JPH02116145A (ja) 1988-10-26 1988-10-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02116145A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065699A (ja) * 1992-06-22 1994-01-14 Kyocera Corp 画像装置
US6893943B2 (en) 1999-03-11 2005-05-17 Oki Electric Industry Co., Ltd. Method of dividing a semiconductor wafer
JP2006134968A (ja) * 2004-11-02 2006-05-25 Sharp Corp 分割位置認識マークの形成方法、半導体回路基板の製造方法、半導体回路基板、半導体回路基板母材、液晶表示パネル基板、液晶表示装置の製造方法および液晶表示装置
JP2011014603A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065699A (ja) * 1992-06-22 1994-01-14 Kyocera Corp 画像装置
US6893943B2 (en) 1999-03-11 2005-05-17 Oki Electric Industry Co., Ltd. Method of dividing a semiconductor wafer
JP2006134968A (ja) * 2004-11-02 2006-05-25 Sharp Corp 分割位置認識マークの形成方法、半導体回路基板の製造方法、半導体回路基板、半導体回路基板母材、液晶表示パネル基板、液晶表示装置の製造方法および液晶表示装置
JP2011014603A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US6309943B1 (en) Precision marking and singulation method
JP3497722B2 (ja) 半導体装置及びその製造方法及びその搬送トレイ
US6441504B1 (en) Precision aligned and marked structure
JP2617870B2 (ja) アライメント方法
US4959706A (en) Integrated circuit having an improved bond pad
JPH02116145A (ja) 半導体装置の製造方法
US9761536B1 (en) Angle referenced lead frame design
JP2002009105A (ja) パターンの認識方法及びこのためのクランプ
US6867507B2 (en) Lead frame
US5291127A (en) Chip-lifetime testing instrument for semiconductor devices
JP3157751B2 (ja) 半導体基板のダイシング方法
JP2692620B2 (ja) マルチチップモジュールの実装構造
JP2833174B2 (ja) 半導体素子及びその実装方法
JPH11260768A (ja) 半導体装置及びその製造方法
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
TWI798259B (zh) 晶圓加工方法
JPH01304721A (ja) 標識を有する半導体基板
CN107403769B (zh) 组件薄片及单个化方法
KR20190032191A (ko) 웨이퍼의 가공 방법
JPH02192143A (ja) 半導体ウェハおよびそれに用いるダイシング方法
JP2006086200A (ja) 半導体ウェハのダイシング方法
JPS5847704Y2 (ja) 半導体装置用容器
JPH06104335A (ja) 半導体ウェーハ
JPH01186646A (ja) ダイシング法
JPH01133703A (ja) 半導体ウエハおよびこれを用いた半導体装置