JPH02116167A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶デイスプレィや密着イメージセンサ、液晶
光シャッタアレイ、サーマルヘッド、インクジェットプ
リンタ、蛍光表示管などの大面積の半導体装置とその製
造方法に関する。

〔従来の技術〕

近年、入出力装置の小型化を目的として液晶平面デイス
プレィや密着型イメージセンサ、液晶光シャッタアレイ
、サーマルヘッド、インクジェットプリンタ、蛍光表示
管などの大面積半導体装置の開発が活発に行なわれるよ
うになった。これらの大面積半導体装置の特徴は、その
構成がガラスやセラミックスなどの絶縁性基板上に形成
されるそれぞれの機能の核となる１次元あるいは２次元
に多数配列された機能素子の部分とそれを駆動する駆動
用集積回路及び機能素子と駆動用集積回路を接続する接
続部からなることである。

第４図は従来の密着型イメージセンサの一例の斜視図で
ある。

図において、４１は絶縁性の基板、４２は非晶質シリコ
ンやセレン化カドミウムなどの感光材料からなるセンサ
アレイ、４３は駆動用ＩＣ１４４はセンサアレイ４２の
各センサから出ている配線、４５は配線４４と駆動用Ｉ
Ｃ４３とを接続するためのボンディングワイヤを示す。

第５図は従来の液晶デイスプレィの一例の斜視図である
。

図において、５１は非晶質シリコンや多結晶シリコンの
薄膜トランジスタアレイなどからなるアクティブマトリ
クス基板、５２はプリント基板、５３は駆動用ＩＣ１５
４は駆動用ＩＣからアクティブマトリクス基板への配線
、５５は配線５４とアクティブマトリクス基板５１を接
続するためのボンディングワイヤを示す、この液晶デイ
スプレィの例では、駆動用ＩＣ５３はＴ　Ａ　Ｂ　（Ｔ
ａｐｅＡｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）と呼ばれ
る接続方法で配線に接続されている。サーマルヘッドや
インクジェットプリンタヘッドなども同様な構成となっ
ている。

〔発明が解決しようとする課題〕

上記従来技術による大面積半導体装置には以下に述べる
問題がある。最大の問題は配線接続数の多さである０例
えば、密着型イメージセンサや液晶光シャッタアレイ、
サーマルヘッド、インクジェットプリンタなどの１次元
の入出力装置の場合、Ａ４版サイズの物でも２０００か
ら４０００もの配線が必要である。デイスプレィの場合
でも１０００から２０００の配線が必要である。今後の
傾向として解像度はますます高くなる方向に進むため、
配線の数もさらに多くなるものと考えられる。どの様な
接続法でこれらの配線と駆動用ＩＣとを接続するにせよ
配線の多さは接続部における欠陥の発生率を増大させ、
歩留りを低下させることになる。

次に問題となるのが配線や駆動用ＩＣの占める面積であ
る０通常、ＩＣチップにはその周辺部に接続のためのポ
ンディングパッドが並んでおり、特にこの様な駆動用Ｉ
Ｃには数多くのポンディングパッドが必要で、これが必
要以上にＩＣを大きなものにしている。さらに、この駆
動用ＩＣのポンディングパッドに合わせた配線をしなけ
ればならないため、第４図及び第５図に示すように、配
線はかなり大きな面積を占める。この余分な面積は単に
装置全体の大きさを増すだけではなく、製造コストを増
大させる。そのため、これらの欠点を克服する方法とし
て非晶質シリコンや多結晶シリコンの薄膜トランジスタ
を駆動部分に使う研究が盛んに行なわれている。薄膜ト
ランジスタを使えば各機能素子と駆動回路を同時に作り
込むことが可能であり、接続部を除くことができるから
である。しかし、薄膜トランジスタは現時点ではまだ単
結晶シリコンに比べて動作速度が遅く、均一性も悪いと
いう欠点がある。従って性能の面では従来の駆動用ＩＣ
を使ったものに比べて劣っている。

本発明の目的は、小型で高性能かつ低コストの半導体装
置とその製造方法を提供することにある。

〔課題を解決するための手段〕

本発明の半導体装置は、基板と、該基板に設けられた凹
部と、該凹部に埋め込まれた前記凹部よりも面積の小さ
い単数あるいは複数の半導体基板と、該半導体基板と前
記凹部との間を埋める絶縁膜と、前記半導体基板及び前
記基板に形成されたトランジスタ、ダイオード、コンデ
ンサなどの素子を有することを特徴とする。

本発明の半導体装置の製造方法は、基板に単数あるいは
複数の凹部を形成する工程と、前記凹部の中に前記凹部
よりも面積の小さい単数あるいは複数の半導体基板を置
く工程と、少なくとも前記半導体基板と前記凹部との隙
間に絶縁膜を形成する工程と、前記半導体基板と前記絶
縁膜と前記基返の面が平坦になるまで前記半導体基板と
絶縁膜を研磨する工程と、前記半導体基板及び前記絶縁
膜にトランジスタ、ダイオード、コンデンサなどの素子
を形成する工程とを含むことを特徴とする。

〔作用〕

本発明では、基板上に必要な数だけの凹部を形成し、こ
の凹部よりも面積の小さい半導体基板を置く０次にこの
上から少なくとも半導体基板と凹部との間を埋める絶縁
膜を形成する。最後に、これを研磨することによって平
坦化を行なう、ここで重要なのは基板の面がでるまで研
磨を行なうことである。通常、このようにして形成する
絶縁膜は、膜厚が数ミクロン以上になると次第に透明性
が失われて行くため削り取ってしまわないと、基板にガ
ラスなどの透明基板を用いても光の透過性が悪くなって
、液晶デイスプレィや密着型イメージセンサのような応
用には使いづらくなる。不透明性基板を用いるような例
ではこの限りではない。この後の工程で半導体基板と絶
縁膜及び基板上にトランジスタ、ダイオード、コンデン
サなどの素子を形成し、半導体装置として完成する。

本発明では、半導体基板と基板および絶縁膜の表面を同
一の平面とするようにしたので、半導体基板上の素子と
絶縁膜上の素子との接続は１回のフォトリソグラフィの
プロセスで同時に行なうことができる。従って、従来の
装置のような接続プロセスが不要である。また、ポンデ
ィングパッドを作る必要がなく、駆動部は必要最小限の
大きさで作ることができ、配線の占める面積も著しく小
さくできる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図（ａ）〜（Ｃ）は本発明の一実施例を説明するた
めの工程順に示した断面図である。

まず、第１図（ａ）に示すように、ガラス基板１１の上
に図に示したような凹部を必要な数だけ形成し、シリコ
ンウェーハや砒化ガリウムウェーハから切り出したもの
を半導体基板１２としてこの凹部の中に置く。

次に、第１図（ｂ）に示すように、絶縁膜１３として６
００〜７００℃程度の温度で溶融するガラスの粉末を溶
媒に分散したものをこの上から塗布し、上記温度で溶融
させて基板の凹部と半導体基板の隙間を埋める。

次に、第１図（ｃ）に示すように、表面から研磨して平
坦面を形成する。研磨する方法は通常のシリコンやガラ
スの研磨方法とほぼ同様である。

次に、この上にトランジスタやダイオード、抵抗、コン
デンサなどの素子を形成する。これらの素子の形成につ
いては通常のシリコンプロセスや砒化ガリウムプロセス
に準する。但し、この基板に耐熱ガラスを用いた例では
熱酸化などの１０００°Ｃにも達する高温プロセスは使
えないため　、ゲート絶縁膜やパッシベーション用の絶
縁膜にはスパッタ法や熱分解法等の４００〜６００°Ｃ
程度の低温酸化膜を用いる。

第２図は本発明を適用したアクティブマトリクス液晶デ
イスプレィの斜視図である。

図において、２１はガラス基板、２２はシリコン基板、
２３はシリコン基板２３中の駆動回路部、２４は絶縁膜
、２５は各駆動回路部を接続する走査回路用配線、２６
は非晶質シリコンや多結晶シリコンの薄膜トランジスタ
からなるアクティブマトリクス部、２７はアクティブマ
トリクスのドレイン線、２８はゲート線である。

この図において、ドレイン線２７とゲート線２８が従来
例の配線部に相当するが、本発明においてはこれらの配
線は走査回路用配線２５と同時にシリコン基板２２の加
工プロセスの一部として作り込むことができるため、接
続部は存在しない。また、これはいわゆるフォトリング
ラフィのプロセスであるため、従来の配線技術に比べて
はるかに高密度な配線が可能であり、デバイス上で配線
部分が占める面積は従来例に比べて極めて小さい。さら
に、シリコン基板上には従来必要であったポンディング
パッドが存在せず、シリコン基板２２は従来の駆動用Ｉ
Ｃに比べて小さなものになっている９本発明は種々の応
用が可能である。

第３図＜ａ）〜（ｃ）は本発明を適用した半導体装置の
他の例の断面図である。

第３図（ａ）に示す例は、ガラス基板３１の一つの凹部
にｎ型シリコン基板３２とｐ型シリコン基板３３の２種
類のシリコン基板を埋め込んだもので、凹部との隙間を
絶縁膜３４で埋めた形となっている。このように多種の
基板を用いることで新たな効果が発生する。この例では
、いわゆるＣＭＯ３（補償型電界効果トランジスタ）を
容易に作製することができる。ＣＭＯ３を形成する際に
は通常はイオン注入法によりｐあるいはｎウェルを形成
しなければならないが、この様に別々の基板を使えばそ
のプロセスを省くことができる。

第３図（ｂ）に示す例は、ガラス基板３１に形成した２
つの凹部にそれぞれシリコン基板３５と砒化ガリウム基
板３６とを埋め込んだ例である。

この例では、例えば、高速の砒化ガリウムトランジスタ
とシリコントランジスタの組合せ、シリコントランジス
タと発光ダイオード、半導体レーザ、フォトダイオード
等の組合せが可能であり、大面積の光集積回路が実現で
きる。

第３図（Ｃ）に示す例は、基板にシリコン基板３７を用
いたもので第３図（ｂ）に示すものと同じ応用が考えら
れる。

〔発明の効果〕

最初に製造方法に関する効果であるが、本発明の半導体
装置の製造方法によれば、従来のこの種の半導体装置で
必要であったワイヤボンディングやＴＡＢ等の接続方法
が不用になるため、歩留りの向上をはかることができた
。具体的には、従来のワイヤボンディングでは０．５パ
一セント程度の欠陥率があり、２０００本から３０００
本もの接続部があった場合数本の欠陥は免れず、その修
復プロセスが必要であったが、本発明ではそれを完全に
回避することができた。またＴＡＢ法などで必要な電極
端子間の接続路の目合わせ工程も不要となった。

次に、半導体装置に関する効果としては、製造方法とも
関わることであるが、配線密度を高くすることができた
ことと半導体基板上に接続用のパッドを設けなくてもよ
いため装置の小型化がはかれたこと、半導体基板が単結
晶であるため薄膜トランジスタを使用した例に比べ動作
速度均一性の点で格段に優れていることが挙げられる。

具体的には、従来配線部と接続部及び駆動ＩＣが占めて
いた面積の数分の一程度で同一の機能を実現できた。ま
た、薄膜トランジスタを使った装置に比べ一桁以上の高
速性と均一性を実現できた。

以上説明したように、本発明によれば小型でしかも低コ
ストの半導体装置を製造することができるという効果が
得られる。

１１・・・基板、１２・・・半導体基板、１３・・・絶
縁膜、２１・・・ガラス基板、２２・・・シリコン基板
、２３・・・駆動回路部、２４・・・絶縁膜、２５・・
・走査回路用配線、２６・・・アクティブマトリクス部
、２７・・・ドレイン線、２８・・・ゲート線。

代理人　弁理士　　内　原　　晋

【図面の簡単な説明】

第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程順に示した断面図、第２図は本発明を適用した
密着型イメージセンサの斜視図、第３図（ａ）〜（Ｃ）
は本発明の他の実施例を説明するための断面図、第４図
は従来の密着型イメージセンサの一例の斜視図、第５図
は従来の液晶デイスプレィの一例の斜視図である。 ！２斗櫟棹矛栽 弗 ！ 間 簾 て 茅 刃 華 圏 予 図

Claims (2)

【特許請求の範囲】
1. （１）基板と、該基板に設けられた凹部と、該凹部に埋
   め込まれた前記凹部よりも面積の小さい単数あるいは複
   数の半導体基板と、該半導体基板と前記凹部との間を埋
   める絶縁膜と、前記半導体基板及び前記基板に形成され
   たトランジスタ、ダイオード、コンデンサなどの素子を
   有することを特徴とする半導体装置。
2. （２）基板に単数あるいは複数の凹部を形成する工程と
   、前記凹部の中に前記凹部よりも面積の小さい単数ある
   いは複数の半導体基板を置く工程と、少なくとも前記半
   導体基板と前記凹部との隙間に絶縁膜を形成する工程と
   、前記半導体基板と前記絶縁膜と前記基板の面が平坦に
   なるまで前記半導体基板と絶縁膜を研磨する工程と、前
   記半導体基板及び前記絶縁膜にトランジスタ、ダイオー
   ド、コンデンサなどの素子を形成する工程とを含むこと
   を特徴とする半導体装置の製造方法。