JPH04362924A - 平板型光弁基板用半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直視型表示装置や投影型表示装置等に用いられ
る平板型光弁の駆動用基板装置に関する。

より詳しくは、基板表面に被覆された半導体薄膜に画素
電極群、スイッチ素子群、及び駆動回路素子群が形成さ
れた半導体集積回路基板装置に関する。この基板装置は
例えば液晶パネルに一体的に組み込まれいわゆるアクテ
ィブマトリクス装置を構成する。

〔従来の技術〕

アクティブマトリクス装置の原理は簡単であり、各画素
にスイッチ素子を設け、特定の画素を選択する場合には
対応するスイッチ素子を導通させ、非選択時においては
スイッチ素子を非導通状態にしておくものである。加え
て、各スイッチ素子は駆動回路を構成する周辺回路素子
によって駆動される。このスイッチ素子及び周辺回路素
子は液晶パネルを構成するガラス基板上に形成されてい
る。

従ってスイッチ素子及び周辺回路素子の薄膜化技術が重
要である。この素子として通常薄膜トランジスタが用い
られている。

従来、アクティブマトリクス装置においては薄膜トラン
ジスタはガラス基板上に堆積された非晶質シリコン薄膜
あるいは多結晶シリコン薄膜の表面に形成されていた。

これら非晶質シリコン薄膜及び多結晶シリコン薄膜は真
空蒸着法や化学気相成長法を用いてガラス基板上に容易
に堆積できるので比較的大画面のアクティブマトリクス
装置を製造するのに適している。従って直視型表示装置
等に好適である。

ところで、近年直視型表示装置とは別に、微細化された
高密度の画素を有する高速の超小型表示装置あるいは光
弁装置に対する要求が高まって来ている。かかる超小型
光弁装置は例えば投影型画像装置の一次画像形成面とし
て利用され、投影型のハイビジョンテレビとして応用可
能である。この為には、微細半導体製造技術を用いて１
μｍオーダの画素寸法を有し全体としても数ｃｍ程度の
寸法を有する高速の超小型光弁用の半導体集積基板装置
が望まれる。

しかしながら、従来の非晶質あるいは多結晶シリコン薄
膜を用いた場合には、材料が単結晶でない為に電流駆動
が低く高速動作が困難であり、さらに、微細半導体加工
技術を適用してサブミクロンオーダのトランジスタ素子
を形成する事ができない。例えば、非晶質シリコン薄膜
の場合にはその成膜温度が３００℃程度である為微細化
技術に必要な高温処理を実施する事ができない。又、多
結晶シリコン薄膜の場合には、結晶粒子の大きさが数μ
ｍ程度である為、必然的にトランジスタ素子の微細化が
制限される。又、多結晶シリコン薄膜の成膜温度は６０
０℃程度であり、１０００℃以上の高温処理を要する微
細化技術を十分に適用する事は不可能である。以上に述
べた様に、従来の非晶質又は多結晶シリコン薄膜を用い
たアクティブマトリクス表示装置用半導体集積回路基板
装置においては、通常の半導体集積回路素子と同程度の
集積密度、高速動作及びチップ寸法を実現する事が極め
て困難であるという問題点があった。

特に、半導体集積回路基板装置の小型化の為に、スイッ
チ素子群に加えて周辺回路素子群を極めて高密度に集積
形成する必要がある。しかしながら、より高度の微細化
技術を要する周辺回路素子群を超高密度で多結晶シリコ
ン薄膜あるいは非晶質シリコン薄膜に形成する事は困難
であった。この為、通常のＬＳＩチップと同程度のサイ
ズを有するアクティブマトリクス装置用半導体集積回路
基板装置を実現する事ができなかった。

上述した従来の技術の問題点に鑑み、本発明は画素に選
択給電する為のスイッチ素子群に加えて、より高速高密
度集積を要する周辺回路素子群を同一基板表面上に形成
する事のできる半導体基板装置の構造及び製造方法を提
供する事を目的とする。

〔問題点を解決する為の手段〕

上述した本発明の目的を達成する為に、本発明にかかる
光弁基板用半導体装置は、少くとも一部電気絶縁性の基
板と、該基板表面の少くとも一部分に配置され周辺回路
区域を規定する半導体単結晶薄膜とを具備している。該
周辺回路区域に隣接して画素アレイ区域が設けられてお
り、画素電極群及び各画素電極を選択給電する為のスイ
ッチ素子群が形成されている。本発明の特徴事項として
、該周辺回路区域を規定する半導体単結晶薄膜に回路素
子群が例えば超ＬＳＩ製造技術を用いて集積的に形成さ
れている。この回路素子群は種々多様な機能を有する周
辺回路を構成し、例えば該スイッチ素子群を駆動する為
の駆動回路を含んでいる。

かかる構造を有する光弁基板用半導体装置を製造する為
に、先ず少くとも一部電気絶縁性膜を上部に設けた基板
表面に半導体単結晶板例えば超ＬＳＩを形成する為に通
常用いられる高品質のシリコン単結晶ウェハを接着し、
このウェハを機械的あるいは化学的に研摩する事により
半導体単結晶薄膜を全面的に形成する。次に、該半導体
単結晶薄膜を選択的に加工し、該半導体単結晶薄膜から
なる周辺回路区域及びこれと隣接する画素アレイ区域を
形成する。例えば、半導体単結晶薄膜を部分的に除去し
残された部分で周辺回路区域を構成するとともに、該半
導体単結晶薄膜が除去された基板表面部分に半導体多結
晶又は半導体非晶質からなる薄膜を被覆する事により画
素アレイ区域を形成する。続いて、該画素アレイ区域に
画素電極群及び各画素電極群を選択給電する為のスイッ
チ素子群を形成する。さらに、該スイッチ素子群の形成
工程と同時的に又は前後して、周辺回路区域に超ＬＳＩ
技術あるいはＬＳＩ技術を用いて回路素子群を高密度に
集積し周辺回路を形成する。

この周辺回路は例えばスイッチ素子群を駆動する為の駆
動回路を含む。

〔発明の作用〕

上述した様に、本発明によれば半導体基板は周辺回路区
域と画素アレイ区域に区分されており、少くとも周辺回
路区域には半導体単結晶薄膜が被覆されている。そして
、周辺回路素子群はこの半導体単結晶薄膜に超高密度で
集積形成されている。

この為、本発明にかかる半導体集積回路基板装置は全体
として極めて小型のチップサイズを実現する事ができる
。この回路素子群は、例えばシリコン単結晶薄膜に形成
された相補型絶縁ゲート電界効果トランジスタを含む。

かかるＣＭＯＳトランジスタは低消費電力で高速動作が
可能である。

ＣＭＯＳトランジスタはシリコン単結晶薄膜に対して高
密度で形成する事ができるが、シリコン多結晶薄膜ある
いはシリコン非晶質薄膜に対して十分な性能（特に速度
）及び小さなサイズを有するＣＭＯＳトランジスタを形
成する事は実際上困難である。

周辺回路区域に形成された回路素子群は種々多様な機能
を有する周辺回路を構成する。例えば、周辺回路は画素
アレイ区域に形成されたスイッチ素子群を駆動する為の
駆動回路を含んでいる。さらに、外部から入力される画
像信号等に従って駆動回路を制御する為の制御回路を含
んでいる。あるいは、画素アレイ区域に形成された各画
素電極に一時的に蓄えられた電荷を記憶情報として検出
する為のＤＲＡＭセンスアップ回路を含んでいる。

さらには、周囲温度を検出する為の温度センサ、入射光
強度を検出する為の光センサあるいは電源供給の為のソ
ーラセル等を含んでいる。これらの付加的回路はシリコ
ン単結晶薄膜に対して通常の半導体製造技術を用い極め
て容易に製造する事ができる。

ところで、周辺回路区域に隣接する画素アレイ区域は半
導体単結晶薄膜を用いて形成しても良いがこの区域のみ
半導体多結晶薄膜あるいは半導体非晶質薄膜を利用して
も良い。これらの薄膜は、半導体単結晶薄膜に比べて回
路素子の高密度集積には適していないが、入射光に対し
て比較的感応しない。従って、入射光の悪影響を受けな
いスイッチ素子を形成する事ができる。このスイッチ素
子群の集積密度は、周辺回路素子群の集積密度に比べて
低いものである。かかるスイッチ素子としては絶縁ゲー
ト電界効果型の薄膜トランジスタを利用する事ができる
が、より素子寸法の小さな薄膜ダイオードを利用しても
良い。

〔実施例〕

以下図面を参照して本発明の好適な実施例を詳細に説明
する。第１図は、本発明にかかる平板型光弁基板用半導
体集積回路装置の典型的な構造例を示す模式的部分断面
図である。この典型例においては、電気絶縁性の透明基
板１が用いられている。図示する様に、基板１の表面は
、周辺回路区域とこれに隣接する画素アレイ区域に分割
されている。周辺回路区域には半導体単結晶薄膜２が被
覆されている。この半導体単結晶薄膜２は選択的にエッ
チングされており複数の島状の素子領域を形成している
。図においては、簡単の為に一対の素子領域のみが示さ
れている。これら素子領域には周辺回路を構成する回路
素子が各々形成されている。一方の素子領域にはＮ型の
絶縁ゲート電界効果トランジスタ３が形成されており、
他方の素子領域にはＰ型の絶縁ゲート電界効果トランジ
スタ４が形成されている。一対のＮ型トランジスタ３と
Ｐ型トランジスタ４はいわゆるＣＭＯＳトランジスタの
組を構成する。ＣＭＯＳトランジスタは極めて高性能な
回路素子であり、高速動作及び低消費電力を特徴として
いる。Ｎ型ＭＯＳトランジスタ３は、Ｐ型の素子領域表
面に離間して形成された一対のＮ＋位ドレイン領域Ｄ及
びソース領域Ｓと絶縁膜５を介して積層配置されたゲー
ト電極Ｇとから構成されている。一方、Ｐ型トランジス
タ４は、Ｎ−型の素子領域の表面に離間して形成された
Ｐ＋位の一対のドレイン領域Ｄ及びソース領域Ｓと絶縁
膜５を介して積層配置されたゲート電極Ｇとから構成さ
れている。

他方、画素アレイ区域には画素電極群及びスイッチ素子
群が形成されている。図においては、１個の画素電極６
と対応する１個のスイッチ素子のみが簡単の為示されて
いる。スイッチ素子は絶縁ゲート電界効果型薄膜トラン
ジスタ７から構成されている。薄膜トランジスタ７は、
基板１の表面に形成されたゲート電極Ｇと、ゲート絶縁
膜５′を介して積層された半導体多結晶薄膜８に形成さ
れた一対のドレイン領域Ｄ及びソース領域Ｓとから構成
されている。ソース領域Ｓを構成する半導体多結晶薄膜
８は延設されており画素電極６を構成する。半導体多結
晶薄膜８の膜厚を数１００入とする事により実質的に透
明な画素電極６を構成する事ができる。

次に、第２図に平板型光弁基板用半導体集積回路装置の
模式的平面配置構造を示す。図示する様に、基板１は半
導体単結晶薄膜２によって被覆された周辺回路区域と、
半導体多結晶薄膜８によって被覆された画素アレイ区域
に分割されている。

その境界は点線で示されている。

画素アレイ区域８にはマトリクス状に配置された画素電
極６の群と同じくマトリクス状に配置された薄膜トラン
ジスタ７の群が形成されている。

薄膜トランジスタ７のソース電極は対応する画素電極６
に接続されており、同じくゲート電極は走査線９に接続
されており、同じくドレイン電極は信号線１０に接続さ
れている。

一方周辺回路区域には、第１図に示すＣＭＯＳトランジ
スタ等からなるＸドライバ回路１１が形成されている。

このＸドライバ回路１１には、列状の信号線１０が接続
されている。さらに、Ｙドライバ回路１２を含み行状の
走査線９が接続されている。

これらのＸドライバ回路１１及びＹドライバ回路１２は
薄膜トランジスタ７からなるスイッチ素子群を駆動する
為のものである。Ｙドライバ回路１２は各走査線９を介
してスイッチ素子群を線順次で選択するものであり、Ｘ
ドライバ回路１１は信号線１０を介して、選択されたス
イッチ素子に画像信号を供給するものである。Ｘドライ
バ回路１１及びＹドライバ回路１２は共に類似した回路
構成を有する。

第３図に、一例としてＹドライバ回路１２の回路ブロッ
ク構成を示す。この例においては、Ｙ１ないしＹ５５で
示す合計５５本の走査線を線順次で選択する様にしてい
る。基本的構成として、５５段に接続されたシフトレジ
スタＦ１ないしＦ５５を具備している。これらシフトレ
ジスタには、クロック信号ＹＣ、駆動信号ＹＤ、フレー
ム信号ＦＳＹ及び同期信号ＹＳＴＢ等が入力されており
、走査線Ｙ１ないしＹ５５の選択タイミングを制御する
為のタイミング信号を各ＡＮＤゲート回路を介して出力
している。各ゲート回路の出力端には、レベルシフタＬ
Ｕ１ないしＬＵ５５が個々に接続されている。各レベル
シフタは、タイミング信号の電圧レベルを変換して出力
する為のものであって、走査線Ｙ１ないしＹ５５を介し
て各スイッチ素子のゲート電極に高電圧を印加する様に
している。通常、画素アレイを駆動する為に、１５Ｖ程
度の電圧が必要であるのに対して、ドライバ回路を含め
た周辺回路を動作する為には４．５Ｖ程度の電圧で十分
である。その為、レベルシフタＬＵ１ないしＬＵ５５を
用いて、一次電圧ＶＤＤ−ＶＧＮＤ＝４．５Ｖを、二次
電圧ＶＤＤ−ＶＳＳ＝１５Ｖに昇圧しているのである。

かかる構成とする事により、全体として周辺回路の低消
費電力化が図られる。

次に第４図に個々のシフトレジスタＦｎの詳細回路構成
例を示す。図示する様に、シフトレジスタは複数のイン
バータを含んでいる。このインバータは第１図に示すＮ
型ＭＯＳトランジスタ３及びＰ型ＭＯＳトランジスタ４
の組み合わせからなるＣＭＯＳトランジスタ対で簡単に
構成する事ができる。

さらに、第５図に個々のレベルシフタＬＵｎの詳細回路
構成例を示す。図示する様に、レベルシフタは複数のイ
ンバータ及び複数のＮ型ＭＯＳトランジスタやＰ型ＭＯ
Ｓトランジスタ等から構成されている。従って、レベル
シフタもシフトレジスタと同様に半導体単結晶薄膜２の
上に高密度で集積形成する事ができる。

第６図は本発明にかかる半導体集積回路基板装置を用い
て構成された光弁装置の一例を示す模式的分解斜視図で
ある。図示する様に、光弁装置は基板１と、該基板１に
対向配置された対向基板６１と、基板１と対向基板６１
の間に配置された電気光学物質例えば液晶６２とから構
成されている。前述した様に、基板１の表面には画素ア
レイ区域と周辺回路区域が規定されている。画素アレイ
区域を被覆する半導体多結晶薄膜８の表面には、複数の
画素電極６と対応する複数のスイッチ素子７とが形成さ
れている。又、周辺回路区域を被覆するシリコン単結晶
薄膜２の表面には、Ｘドライバ回路１１及びＹドライバ
回路１２とが形成されている。これら両区域の表面は液
晶配向膜６３によって被覆されている。又、基板１の裏
面側には偏光板６４が接着されている。

一方配向基板６１はガラス担体６５と、ガラス担体６５
の外側面に接着された偏光板６６と、ガラス担体６５の
内側面に形成された対向電極６７とから構成されている
。さらに、対向電極６７の表面は液晶配向層６８によっ
て被覆されている。

かかる構成を有する光弁装置の動作を簡潔に説明する。

多結晶薄膜トランジスタからなる個々のスイッチ素子７
のゲート電極は走査線９に接続されており、Ｙドライバ
回路１２によって走査信号が印加され線順次で個々のス
イッチ素子７の導通及び遮断を制御する。Ｘドライバ回
路１１から出力される画像信号は信号線１０を介して導
通状態にある選択されたスイッチ素子７に印加される。

印加された画像信号は対応する画素電極６に伝えられ、
画素電極を励起し液晶６２に作用してその透過率を実質
的に１００％とする。一方、非選択時においてはスイッ
チ素子７は非導通状態となり画素電極６に書き込まれた
画像信号を電荷として維持する。

なお液晶６２は比抵抗が高く通常は容量性として動作す
る。液晶６２は例えばネマティック層を呈するものが用
いられ、上下一対の配向膜６３及び６８によっていわゆ
るツイスト配向されている。ツイスト配向されているマ
ネティック液晶は入射光に対して旋光性を有する。液晶
に対して電圧が印加されるとこの旋光性は失われる。こ
の変化を、一対の偏光板６４及び６５を介して光の強度
変化に変換し光弁機能を行なうものである。

次に第７図（Ａ）ないし第７図（Ｊ）を参照して、第１
図に示す半導体集積回路装置の製造方法を詳細に説明す
る。先ず、第７図（Ａ）に示す工程において、石英ガラ
ス等からなる透明な電気絶縁性基板７１と、シリコンか
らなる単結晶半導体基板７２とが用意される。単結晶シ
リコン基板７２はＬＳＩ製造に用いられる高品質のシリ
コンウェハを用いる事が好ましく、その結晶方位は〈１
００〉０．０±１．０の範囲の一様性を有し、その単結
晶格子欠陥密度は５００個／ｃｍ３以下である。用意さ
れた例えば石英ガラス基板７１の表面及びシリコンウェ
ハ７２の表面を先ず精密に平滑仕上げする。続いて、平
滑仕上げされた両面を重ね合わせ加熱する事により両基
板を熱圧着する。この熱圧着処理により、両基板７１及
び７２は互いに強固に固着される。

第７図（Ｂ）に示す工程において、シリコンウェハ７２
の表面を研摩する。この結果、石英ガラス基板７１の表
面には数μｍ程度の所望の厚さまで研摩された単結晶シ
リコン薄膜７３が形成される。なお、シリコンウェハ基
板７２を薄膜化する為に機械的な研摩処理に代えて化学
的なエッチング処理を用いても良い。この様にして得ら
れた単結晶シリコン薄膜７３はシリコンウェハ７２の品
質が実質的にそのまま保存されるので、結晶方位の一様
性や格子欠陥密度に関して極めて優れた複合基板材料を
得る事ができる。

これに対して、従来より基板とシリコン単結晶薄膜の二
層構造よりなるＳＯＩ基板が知られている。ＳＯＩ基板
は例えば絶縁物質からなる担体表面に化学気相成長法等
を用いて多結晶シリコン薄膜を堆積させた後、レーザビ
ーム照射等により加熱処理を施こし多結晶膜を再結晶化
して単結晶構造に変換して得られていた。しかしなから
、一般に多結晶の再結晶化により得られた単結晶は必ず
しも一様な結晶方位を有しておらず又格子欠陥密度が大
きかった。従って、キャリアのライフタイムも短く、Ｄ
ＲＡＭを形成する事は困難である。

これらの理由により、従来の方法により製造されＳＯＩ
基板に対してシリコンウェハと同様に微細化技術を適用
する事は困難である。さらに、高速な品質を得る事も困
難であった。これに対して、本発明に用いられる複合基
板は基板と高品質のシリコンウェハ単結晶薄膜からなる
二層構造を有するので、通常のＬＳＩ製造技術を直接に
適用する事ができる。また、性能もバルクシリコンと同
様に得る事ができる。

続いて、第７図（Ｃ）に示す工程において、基板７１の
表面全体を被覆する単結晶シリコン薄膜７３の加工を行
ない、周辺回路区域及び画素アレイ区域を設定する。図
においては、両区域の境界部分のみが部分的に示されて
いる。この例においては、画素アレイ区域に存在するシ
リコン単結晶薄膜をエッチングにより全面的に除去し、
基板７１の表面を露出させる。一方、周辺回路区域にお
いては所定の形状にパタニングされたマスク７４を介し
て、プラズマイオンエッチング等により選択的除去処理
を行ない、シリコン単結晶薄膜７３からなる複数の島状
素子領域７５を形成する。図においては、簡単の為に１
個の素子領域のみが示されている。

第７図（Ｄ）に示す工程において、熱酸化処理を行ない
、島状にパタニングされたシリコン単結晶薄膜７３の表
面及び側面に二酸化シリコンからなるゲート絶縁膜７６
を形成する。

第７図（Ｅ）に示す工程において、化学気相成長法によ
り基板７１の全面を覆う様に多結晶シリコン膜を堆積す
る。この多結晶シリコン膜を所定の形状にパタニングさ
れたレジストマスク（図示せず）を用いて選択的にエッ
チングしゲート絶縁膜７６の表面に第１のゲート電極Ｇ
１を形成する。この時、画素アレイ区域においても同時
に多結晶シリコン膜の選択的エッチングを行ない第２の
ゲート電極Ｇ２を形成する。

続いて第７図（Ｆ）に示す工程において、ゲート電極Ｇ
１をマスクとしてゲート絶縁膜７６を介して不純物のイ
オン注入を行ない、シリコン単結晶薄膜７３の表面に第
１のドレイン領域Ｄ１及び第１のソース領域Ｓ１を形成
する。この結果、ゲート電極Ｇ１の下方においてドレイ
ン領域Ｄ１とソース領域Ｓ１の間に不純物の圧入されて
いないトランジスタチャネル形成領域が設けられる。従
って、島状の素子領域７５に絶縁ゲート電界効果型の単
結晶薄膜トランジスタが形成される。このトランジスタ
は、前述した様に周辺回路素子を構成する。

次に、基板７１の表面全体を化学気相成長法等により二
酸化シリコン被膜７７で被覆する。この二酸化シリコン
被膜７７は第２のゲート電極Ｇ２に対してゲート絶縁膜
を構成する。

続いて、第７図（Ｈ）に示す工程において、化学気相成
長法等を用い、二酸化シリコン被膜７７の表面全体に多
結晶シリコン薄膜７８を形成する。この多結晶シリコン
薄膜７８の膜厚は好ましくは数１００Å程度に設定され
実質的に透明である。所定の形状にパタニングされたマ
スク（図示せず）を介して、選択的エッチングを行ない
多結晶シリコン薄膜７８を部分的に除去する。

さらに、第７図（１）に示す工程において、パタニング
された多結晶シリコン薄膜７８に対して選択的を不純物
注入を行ない、第２のゲート電極Ｇ２の両側に第２のド
レイン領域Ｄ２及び第２のソース領域５２を形成する。

この不純物注入は、不純物イオン打ち込みあるいは不純
物拡散により行なわれる。この結果、画素アレイ区域に
は第２のゲート電極Ｇ２と第２のドレイン領域Ｄ２及び
第２のソース領域５２とから構成される絶縁ゲート電界
効果型の多結晶薄膜トランジスタが形成される。同時に
、ソース領域５２から延設された多結晶シリコン薄膜７
５の部分は透明画素電極７９を構成する。

最後に、第７図（Ｊ）に示す工程において、所定の電気
的結線の為の金属配線工程が行なわれた後、基板７１の
表面全体を透明な保護膜８０で被覆する。

この結果、画素アレイ区域には、多結晶薄膜トランジス
タからなるスイッチ素子と、同じく多結晶シリコン薄膜
からなる画素電極が形成される。

上述した実施例においては、画素アレイ区域は多結晶シ
リコン薄膜で被覆されている。しかしながら、これに限
られるものではなく画素アレイ区域をシリコン非晶質薄
膜で被覆し、この非晶質薄膜にスイッチ素子等を形成し
ても良い。あるいは、画素アレイ区域にも、シリコン単
結晶薄膜を残しておき、ここにスイッチ素子等を形成し
ても良い。

しかしながら、シリコン単結晶薄膜は前述した様にシリ
コンウェハの研摩により得られるのでその膜厚は数μｍ
程度である。従って、実質的に不透明でありこの部分を
直接透明画素電極として利用する事ができない。その為
、画素電極が形成される部分のシリコン単結晶薄膜を選
択熱酸化によりフィールド酸化膜に変換する等の処理が
必要である。これに対して、シリコン多結晶薄膜あるい
はシリコン非晶質薄膜は真空蒸着法又は化学気相成長法
等により極めて薄く形成する事ができるので、透明画素
電極としてもそのまま利用する事ができる。又、シリコ
ン単結晶薄膜トランジスタは、シリコン多結晶薄膜トラ
ンジスタあるいはシリコン非晶質薄膜トランジスタに比
べて入射光に起因するリーク電流が大きい。この為、ス
イッチ素子としてはむしろ単結晶よりも多結晶あるいは
非晶質によって構成される絶縁ゲート電界効果型の薄膜
トランジスタの方が好ましい。さらに、前述した様にシ
リコン多結晶薄膜あるいはシリコン非晶質薄膜は極めて
薄く堆積できるので表面の段差寸法が小さくて済み配線
パタン等の段切れを有効に防止する事が可能となる。

本実施例においては、第１のゲート電極Ｇ１と第２のゲ
ート電極Ｇ２は同一のシリコン多結晶薄膜を同時にパタ
ニングして得ていた。しかしながら、これに限られるも
のではなく、第２のゲート電極Ｇ２は例えばシリコン単
結晶薄膜７３を選択的にエッチングして島状の素子領域
を形成する際、同時にこの膜を用いて形成する事も可能
である。

次に、第８図を参照して本発明にかかる平板型光弁基板
用半導体集積回路装置の他の実施例を説明する。本実施
例においても、基板１は点線で示す様に、画素アレイ区
域と周辺回路区域に分割されている。画素アレイ区域に
はマトリクス状に配置された画素電極群及びスイッチ素
子群が形成されている。又、周辺回路区域はシリコン単
結晶薄膜により被覆されている。この薄膜には、先の実
施例と同様にＸドライバ回路１１及びＹドライバ回路１
２が形成されている他、さらに種々の機能を有する付加
回路８１も同時に形成されている。この付加回路も高品
質のシリコン単結晶薄膜に形成できるので、多様な付加
回路素子群を通常のＬＳＩ技術を用いて高密度に集積す
る事ができる。例えば、この付加回路８１としてはＸド
ライバ回路及びＹドライバ回路を制御する為の制御回路
が含まれる。

この制御回路はビデオ信号処理回路から構成されており
、外部の信号源から入力された画像信号あるいはビデオ
信号を処理しＸドライバ回路１１に転送する為のもので
ある。この様に、半導体集積回路基板装置の上に、ビデ
オ信号処理回路を付加する事により、該基板装置を直接
外部の画像信号源に接続する事ができる。従って、極め
て汎用性に優れた超小型の高速画像装置を得る事ができ
る。

付加的に組み込まれる回路としては、ビデオ信号処理回
路の他に様々な機能を有するものが考えられる。

付加回路の一例として例えばＤＲＡＭセンスアンプ回路
が含まれる。このＤＲＡＭセンスアンプ回路は、各画素
電極に一時的に蓄えられた電荷を記憶情報として検出す
る為のものであり、各画素の欠陥検出等に利用できる。

先ず、第９図を参照してその原理を簡潔に説明する。第
９図は、ある信号線Ｘｉとある走査線Ｙｊとの交点に存
在する１個の画素の等価回路を示している。画素は、ト
ランジスタからなるスイッチ素子９１と、液晶９２と、
容量素子９３等から形成されている。スイッチ素子９１
は半導体基板装置の表面に形成されており、液晶９２は
半導体基板装置の表面に形成された画素電極９４と対句
基板に形成された対向電極９５の間に挟持されている。

加えて、容量素子９３は画素電極９４と他の電極例えば
信号線用電極あるいは走査線用電極との間に形成されて
いる。あるいは、単結晶シリコン上に設ける事もできる
。スイッチトランジスタ９１のゲート電極は走査線Ｙｊ
に接続されており、同じくドレイン領域は信号線Ｘｉに
接続されており、同じくソース領域は画素電極９４に接
続されている。走査線Ｙｊを介してスイッチトランジス
タ９１を導通させると信号線Ｘｉを介して所定の電荷が
容量素子９３に充電される。その後、直ちにスイッチト
ランジスタ９１は走査線Ｙｊを介して非導通状態となり
、充電電荷は容量素子９３に蓄積される。この容量素子
の両端に表われる電圧により液晶９２が駆動され光弁機
能を行なう。従って、第９図に示す等価回路は実質的に
ＤＲＡＭの１個のメモリセルと同等である。即ち、容量
素子９３は信号線Ｘｉを介して供給される画像信号を電
荷として一時記憶する機能を有する。本発明においては
、この一時記憶の時間を従来のバルクシリコンを用いた
ＤＲＡＭと同程度に長く保つ事ができる。なぜならば、
材質が同じであるからである。

各画素に欠陥がない限り、メモリセルは正常に動作する
。従って、容量素子に保持された電荷を、記憶情報とし
て読み出す事により各画素の欠陥の有無を極めて簡単且
つ高速に検査する事ができる。

この為に、付加回路８１には、メモリセルに記憶された
情報を読み出す為のＤＲＡＭセンスアンプ回路が含まれ
ている。ＤＲＡＭの容量及びトランジスタとして、多結
晶シリコンを用いた場合には、情報保持時間が短くＤＲ
ＡＭ動作させる事は困難である。

第１０図に、かかるＤＲＡＭセンスアンプ回路の詳細回
路構成例を示す。第１０図においては、マトリクス画素
アレイの各列成分に対応する１個のＤＲＡＭセンスアン
プ回路が示されている。この回路は第８図に示すＸドラ
イバ回路１１及びＹドライバ回路１２に接続されている
。３段構造を有し、第１段１０１及び第２段１０２は読
み出し信号に応じて動作可能状態となる。即ち、等価的
にメモリアレイと見做される画素アレイに蓄積された情
報を読み出す時に、読み出し信号が出力されＤＲＡＭセ
ンスメモリ回路が読み取り可能状態におかれる。

第１段１０１の一対の入力端子には、Ｘドライバ回路１
１を介して信号線Ｘｉ上に読み出されるデータＤＸｉと
その反転情報である■■ｉが供給される。

第１段１０１はこの供給されたデータを増幅する。

さらに、第２段１０２の入力端子にはＹドライバ回路１
２を介して走査線上に表われる走査信号ＳＹｊ及びその
反転信号である■■ｊが供給される。この第２段１０２
は、走査信号に同期して、第１段から供給されるデータ
をさらに増幅する。最後に、第３段１０３はバッファで
あり、その出力端子に読み出されたデータが逐次供給さ
れる。図示しないが、この読み出されたデータは逐次基
準データと比較評価され、各画素の欠陥の有無を検出す
る。

図から明らかな様に、ＤＲＡＭセンスアンプ回路は多数
のトランスミッションゲート、インバータ及びＮ型とＰ
型のトランジスタ等から構成されている。これらの回路
素子は全て、絶縁ゲート電界効果型のトランジスタで構
成する事ができる。シリコン単結晶薄膜はかかるトラン
ジスタ素子群を高密度で低リーフ電流、高速動作で集積
するのに最も通している。特に、高速動作及び低消費電
力を保証する為に、単結晶シリコンＣＭＯＳトランジス
タを利用する事が可能となる。単結晶の場合、多結晶と
比べライフタイムが一桁以上大きい為にＤＲＡＭ機能を
容易に持たす事が可能になった。

第１１図に付加回路に含まれる周辺回路の他の例として
光センサ回路を示す。この光センサ回路は、半導体集積
回路基板装置に照射される入射光の強度を検出する為の
ものである。一般に、光弁装置は光源を具備している。

この光源には寿命があり、発光強度は徐々に低下する。

この発光強度の低下を常時モニタすることにより、光源
の保守点検あるいは交換を容易ならしめるものである。

図示する様に、光センサ回路は電源電圧ＶＤＤと接地端
子との間に接続されたフォトダイオード１１１を含む。

このフォトダイオードは、一導電型の単結晶シリコン薄
膜に対して、反対導電型の不純物を導入する事によりＰ
Ｎ接合を形成して容易に得る事ができる。フォトダイオ
ードの一端は電流電圧変換用抵抗１１２に接続されてい
る。この抵抗１１２はシリコン単結晶薄膜に対する不純
物導入により簡単に形成できる。抵抗１１２の一端は差
動増幅器１１３の正入力端子に接続されている。又、差
動増幅器１１３の負入力端子は差動増幅器１１３の出力
端子に結縁されている。この結果、差動増幅器１１３は
バッファを形成する。本光センサ回路はさらに他の差動
増幅器１１４を含んでいる。その正入力端子には、拡散
抵抗１１５を介してバッファ１１３の出力端子が接続さ
れており、その負入力端子には基準電圧Ｖｒｅｆが供給
されている。この差動増幅器１１４はフォトダイオード
１１１によって検出された入射光強度に比例した検出電
圧と基準電圧を比較する事により、検出電圧が基準電圧
を下回った時に警告信号を出力する。即ち、入射光の強
度が一定レベル以下となった時に、光弁装置の光源の保
守点検あるいは交換を促す為である。第１１図に示す光
センサ回路の各構成要素は全て、シリコン単結晶薄膜の
上に集積的に形成する事が可能である。

次に第１２図（Ａ）を参照して、付加回路に含まれる周
辺回路の一例として温度センサ回路を説明する。この温
度センサ回路は、半導体基板装置を光弁に組み込んだ場
合に電気光学物質例えば液晶に面接触しその温度変化を
モニタする。液晶のオーバヒート等によりその動作範囲
を超える惧れがある時、警告信号を発し正常な光弁の動
作を維持する為のものである。本例においては、光セン
サ回路は、電源ＶＤＤと接地ＶＳＳとの間に直列接続さ
れた１個のＮＰＮトランジスタ１２１と定電流回路１２
２とから構成されている。周知の様に、ＮＰＮトランジ
スタのベースエミッタ間電圧Ｖｆには電圧依存性がある
。従って、ベースエミッタ間に定電流源１２２を用いて
定電流Ｉｆを流す事により、定電流源１２２の一端に温
度に依存した出力電圧Ｖｆが表われる。この出力電圧Ｖ
ｆを所定の基準電圧と比較する事により、光弁装置に利
用される液晶のオーバヒートを検出する事が可能となる
。

このＮＰＮトランジスタ１２１はＣＭＯＳプロセス中に
おいて容易に製造する事が可能である。

又、定電流回路１２２も複数の絶縁ゲート電界効果トラ
ンジスタを用いて簡単に構成する事ができる。

第１２図（Ｂ）に、さらに高感度の温度特性を有する光
センサ回路を示す。第１２図（Ａ）に示す例と異なる点
は、２個のＮＰＮトランジスタがダーリントン接続され
ている点である。この温度センサ回路もＣＭＯＳＩＣに
内蔵でき、例えば１．５Ｖ動作でサーミスタと同程度の
感度を有する温度センサ回路が得られる。この温度セン
サ回路は、−１０℃から＋６０℃の温度範囲で−６ｍＶ
／℃の温度感度を保証でき、直線性に優れバラツキの小
さな量産に適したものである。図示する様に、ＮＰＮト
ランジスタ１２１及び１２３を、ベースエミッタ間電圧
が加算される様に複数個接続すると、コレクタが共通の
為必然的にダーリントン接続になる。

これに定電流源１２２を介して定電流Ｉｆを供給しセン
サ出力電圧Ｖｆを得る。

第１３図は、温度センサ素子として用いられるＮＰＮト
ランジスタが形成された半導体集積回路基板装置の断面
構造を示す模式図である。図示する様に、電気絶縁性の
石英ガラス基板１の表面には単結晶シリコン薄膜２が形
成されており、前述の複合基板を構成している。この複
合基板の左半分には、ＮＰＮトランジスタが形成されて
おり、右半分にはＮ型のＭＯＳトランジスタが形成され
ている。図から明らかな様に、ＮＰＮトランジスタとＮ
型ＭＯＳトランジスタは同時に形成する事ができる。Ｎ
ＰＮトランジスタは温度センサ素子として用いられ、Ｎ
型のＭＯＳトランジスタは例えば定電流回路を構成する
素子として用いられる。

Ｎ−型の単結晶シリコン薄膜層２にＰ−型のベース拡散
層を設ける。このベース拡散層内にＮ＋位のエミッタ領
域を形成する。Ｐ　型のベース拡散層はＣＭＯＳプロセ
スでＮ型ＭＯＳトランジスタのＰウェルと同時に拡散さ
れ、Ｎ＋位のエミッタ領域はＮ型ＭＯＳトランジスタの
Ｎ＋位ソース領域及びドレイン領域と同時に形成できる
。

次に第１４図を参照して、周辺回路としてソーラセルを
内蔵する平板型光弁基板用半導体集積回路装置を示す。

図示する様に、基板１は２つの区域に分割されている。

点線で囲まれた区域が画素アレイ区域であり、画素電極
群及びスイッチ素子群が集積的に形成されている。点線
で囲まれた範囲以外が周辺回路区域であり、Ｘドライバ
回路１１及びＹドライバ回路１２が形成されている。同
時に、周辺回路区域の周端部に沿ってソーラセル１４１
が形成されている。このソーラセル１４１は、光弁装置
に照射される入射光を電気エネルギーに変換し、画素ア
レイやＸドライバ回路１１及びＹドライバ回路１２に駆
動電力を供給している。なお、先に述べた種々の例と同
様に周辺回路区域は高品質のシリコン単結晶薄膜により
被覆されている。このシリコン単結晶薄膜は、基板の表
面にシリコンウェハを接着した後研摩する事により得ら
れる。ソーラセル１４１は、ＰＮ接合を利用して入射光
の光エネルギーを電気エネルギーに変換する半導体素子
である。現在では、このソーラセルはシリコン単結晶を
用いて、最も変換効率の高いものが得られている。従っ
て、本発明にかかる半導体集積回路基板装置の周辺部に
ソーラセル素子を形成する事は極めて有効である。

第１５図に、かかるソーラセルの断面構造を模式的に示
す。基板１の表面に接着された単結晶シリコン薄膜２は
あらかじめＮ型の不純物により拡散処理を施こされてお
り、０．１ないし１Ωｃｍの抵抗率を有する。その表面
部分に対して、Ｐ型の不純物例えばボロンを拡散しＰ型
層１４２を形成する。

この結果、光起電力を有するＰＮ接合が得られる。

さらに、基板１の表面を一酸化シリコンなどからなる反
射防止膜１４３で保護する。この反射防止膜は真空蒸着
により形成できる。続いて、反射防止膜１４３の一部分
にコンタクトホールを形成し、Ｎ型のシリコン単結晶薄
膜２に金属からなる負極端子１４４を接続する。又、反
射防止膜１４３の他の部分にもコンタクトホールを開け
、Ｐ型拡散層１４２に対して金属からなる正極端子１４
５を接続する。

これらの電極端子１４４及び１４５は周辺回路に対する
電源供給端子として用いられる。

第１６図は、Ｘドライバ回路１１及びＹドライバ回路１
２から引き出される外部接続端子のパタン例を示す模式
的平面図である。図示する様に、外部接続用端子配線群
１６１は基板１の表面の一周辺部に集中的に形成されて
いる。この結果、外部回路との電気的接続が極めて容易
になる。例えば、基板１と図示しない対向基板を重ねて
ヒートシールを行ない光弁装置を製造する時、同時に外
部接続用端子配線１６１に対する電気接続処理を行なう
事ができる。この時、外部接続用端子配線１６１は基板
１の周辺角部に形成されているので、ヒートシールを行
なう為の加熱部材はＸドライバ回路１１やＹドライバ回
路１２に直接当設する事がない。従って、光弁装置組み
立て中において、半導体集積回路基板装置の上に形成さ
れた回路素子を熱的に破壊する惧れがない。

最後に、第１７図及び第１８図を参照して、画素電極を
選択給電する為のスイッチ素子の例を示す。

第１７図はある信号線Ｘｉとある走査線Ｙｊの交点に存
在する１個の画素電極及び１個のスイッチ素子を示す模
式的部分平面図である。図示する様に、画素電極１７１
の一辺と対応する信号線Ｘｉとの間には一方のダイオー
ド１７２が接続されている。又、画素電極１７１の他の
辺と対応する走査線Ｙｊとの間には他方のダイオード１
７３が接続されている。

これら一対のダイオード１７２及び１７３が、画素電極
１７１を選択給電する為のスイッチ素子を構成する。先
に述べた実施例においてはスイッチ素子として絶縁ゲー
ト電界効果型のトランジスタが用いられていた。このト
ランジスタに比べてダイオードはその素子面積が小さく
従って１画素当たりの開口率を大きくとる事ができる。

即ち、１画素当たりにおける透明画素電極１７１の占め
る面積的割合が大きくなり、それだけ画像表示性能に優
れた透過型の光弁装置を得る事ができる。図示する様に
、走査線Ｙｊに印加される選択信号に同期して、信号線
Ｘｉに画像信号を供給する事により、一対のダイオード
１７２及び１７３を介して画素電極１７１に電荷を供給
し蓄積する事が可能となる。　第１８図は第１７図に示
す１画素部分の断面構造を示す。

本実施例においては、基板１の表面に接着形成されたシ
リコン単結晶薄膜２をそのまま利用してダイオード１７
２及び１７３を形成している。しかしながら、シリコン
単結晶薄膜を画素アレイ区域から除去した後シリコン多
結晶薄膜あるいは非晶質薄膜を形成し、この薄膜にダイ
オードを形成しても良い事は勿論である。この例におい
ては、シリコン単結晶薄膜２を選択的にエッチングし一
対の島状素子領域を形成している。各々の島状素子領域
に異なる導電型の不純物を導入してＰ＋領域及びＮ領域
からなるＰＮ接合を形成しダイオードを得ている。そし
て、一対のダイオード１７２及び１７３の間に、透明材
料からなる画素電極１７１を真空蒸着等により形成する
。図から明らかな様に、ダイオードを形成する為の島状
素子領域の寸法は極めて小さくて済みその分各画素の開
口率を大きくとれる。因みに、絶縁ゲート電界効果型薄
膜トランジスタを用いた場合には開口率が５０％ないし
６０％であるのに対して、一対のダイオードを用いた場
合には開口率を８０％程度に向上する事ができる。

〔発明の効果〕

上述した様に、本発明によれば光弁装置用基板の表面を
画素アレイ区域とそれに隣接する周辺回路区域に分割し
ている。そして、少くとも周辺回路区域には基板に接着
形成された高品質の半導体単結晶薄膜が被覆されている
。画素アレイ区域に画素電極群及びスイッチ素子群を形
成するとともに、周辺回路区域の半導体単結晶薄膜に対
して種々多様な機能を有する周辺回路を構成する回路素
子群を集積的に形成する事ができる。即ち、単結晶シリ
コンを用いたトランジスタは、チップ内で例えば閾値電
圧を約１００ｍＶ以下のバラツキで形成できる為に、高
精度の周辺回路を容易に形成できる。この半導体単結晶
薄膜に対しては集積回路技術を用いて、超ＬＳＩに匹敵
する種々の機能を有する周辺回路を単結晶であるが為に
容易に付加する事ができる。従って、高速の超小型且つ
多機能の光弁用半導体集積回路基板を得る事ができると
いう効果がある。周辺回路としては、例えばスイッチ素
子群駆動用のＸドライバ回路及びＹドライバ回路や、Ｄ
ＲＡＭセンスアンプ回路や、光検出回路や、温度検出回
路や、ソーラセル等を自由自在に形成する事ができる。

【図面の簡単な説明】

第１図は光弁基板用半導体装置の典型的な構造を示す部
分断面図、第２図は同じく光弁基板用半導体装置の全体
平面図、第３図は光弁基板用半導体装置の周辺回路区域
に形成されるＹドライバ回路の回路構成を示すブロック
図、第４図は第３図に示すＹドライバ回路の部品を構成
するシフトレジスタの詳細回路構成を示す回路図、第５
図は同じくＹドライバ回路の構成部品の１つであるレベ
ルシフタの詳細回路構成を示す回路図、第６図は第１図
に示す光弁基板用半導体装置を用いて構成された光弁装
置の模式的分解斜視図、第７図（Ａ）ないし第７図（Ｊ
）は第１図に示す光弁基板用半導体装置の製造方法を示
す工程図、第８図は光弁基板用半導体装置の他の実施例
を示す模式的平面図、第９図は第８図に示す付加回路に
含まれるＤＲＡＭセンスアンプ回路の動作を説明する為
の画素等価回路図、第１０図は第８図に示す付加回路に
含まれるＤＲＡＭセンスアンプ回路の詳細回路構成を示
す回路ブロック図、第１１図は第８図に示す付加回路に
含まれろ光センサ回路の具体的構成例を示す回路図、第
１２図（Ａ）は第８図に示す付加回路に含まれる温度セ
ンサ回路の具体的構成を示す回路図、第１２図（Ｂ）は
同じく温度センサの改良された例を示す回路図、第１３
図は第１２図（Ａ）に示されるＮＰＮトランジスタの構
造を示す模式的部分断面図、第１４図は光弁基板用半導
体装置のさらに他の実施例を示す模式的平面図、第１５
図は第１４図に示されたソーラセルの構造を示す模式的
部分断面図、第１６図は光弁基板用半導体装置の別の一
実施例を示す模式的平面図、第１７図は光弁基板用半導
体装置の画素アレイ区域に形成されるスイッチ素子群の
例を示す模式図、及び第１８図は第１７図に示されるス
イッチ素子の断面構造を示す模式図である。 １…基板　２…半導体単結晶薄膜 ３…Ｎ型ＭＯＳトランジスタ ４…Ｐ型ＭＯＳトランジスタ ５…第１絶縁膜　５′…第２絶縁膜 ６…画素電極　７…薄膜トランジスタ ８…半導体多結晶薄膜　Ｄ…ドレイン領域Ｓ…ソース領
域　Ｇ…ゲート電極

Claims (12)

【特許請求の範囲】
1. 【請求項１】少くとも一部電気絶縁性の膜を含む基板と
   、 該基板表面の少くとも一部分に配置され周辺回路区域を
   規定する半導体単結晶薄膜と、該周辺回路区域に隣接す
   る画素アレイ区域に形成された画素電極群及び各画素電
   極を選択給電する為のスイッチ素子群と、 該周辺回路区域において半導体単結晶薄膜に集積的に形
   成された回路素子群からなり該スイッチ素子群を駆動す
   る為の駆動回路を含む周辺回路とから構成される光弁基
   板用半導体装置。
2. 【請求項２】該回路素子群は、シリコンからなる単結晶
   薄膜 に形成された相補型絶縁ゲート電界効果トランジスタを
   含む請求項１に記載の光弁基板用半導体装置。
3. 【請求項３】該周辺回路は、駆動回路を制御する為の制
   御回 路を含んでいる請求項１に記載の光弁基板用半導体装置
   。
4. 【請求項４】該周辺回路は、各画素電極に一時的に蓄え
   られ た電荷を記憶情報として検出する為のＤＲＡＭセンスア
   ンプ回路を含む請求項１に記載の光弁基板用半導体装置
   。
5. 【請求項５】該周辺回路は、周囲温度を検出する為の温
   度 センサを含む請求項１に記載の光弁基板用半導体装置。
6. 【請求項６】該周辺回路は、入射光強度を検出する為の
   光 センサを含む請求項１に記載の光弁基板用半導体装置。
7. 【請求項７】該周辺回路は、電源供給の為のソーラセル
   を含 む請求項１に記載の光弁基板用半導体装置。
8. 【請求項８】該周辺回路は、基板表面の一周辺部に集中
   的に 形成された外部接続用端子配線を含む請求項１に記載の
   光弁基板用半導体装置。
9. 【請求項９】該基板表面には部分的に半導体多結晶薄膜
   又は 半導体非晶質薄膜が形成されており画素アレイ区域を規
   定するとともに、該スイッチ素子群は半導体多結晶薄膜
   又は半導体非晶質薄膜に形成された薄膜スイッチ素子群
   からなる請求項１に記載の光弁基板用半導体装置。
10. 【請求項１０】該スイッチ素子群は、該画素アレイ区域
    に形成 されたダイオード素子群からなる請求項１に記載の光弁
    基板用半導体装置。
11. 【請求項１１】少くとも一部電気絶縁性の膜を含む基板
    表面に 半導体単結晶板を接着し該半導体単結晶板を研摩する事
    により半導体単結晶薄膜を形成する第１工程と、 該半導体単結晶薄膜を加工し該半導体単結晶薄膜からな
    る周辺回路区域及びこれと隣接する画素アレイ区域を形
    成する第２工程と、 該画素アレイ区域に画素電極群及び各画素電極群を選択
    給電する為のスイッチ素子群を形成する第３工程と、 該第３工程と同時的に又は前後して、該周辺回路区域に
    回路素子群を集積し該スイッチ素子群を駆動する為の駆
    動回路を含む周辺回路を形成する第４工程とからなる光
    弁基板用半導体装置の製造方法。
12. 【請求項１２】該第２工程は、該半導体単結晶薄膜を部
    分的に 除去し、除去された部分に半導体多結晶又は半導体非晶
    質からなる薄膜を被覆する事により画素アレイ区域を形
    成する工程である請求項１１に記載の光弁基板用半導体
    装置の製造方法。