JPH02116268A - 符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は符号化装置、特にデジタル画像信号を予測符号
化によって帯域圧縮する符号化装置に関するものである
。

〔従来の技術〕

従来より、デジタル画像信号の予測符号化については単
なる前値予測のみならず、２次元、３次元といった複数
の時空間領域で相関のある画像を用いた予測を行うこと
が提案されている。また、この様な所謂高次元の予測符
号化によって、画質の改善が図られている。

〔発明が解決しようとしている問題点〕ところで、一般
にデジタル画像信号を予測符号化する場合の帯域圧縮率
は、画質を劣化させることなく伝送することのできる範
囲で、各画素に割当てられたビット数によって定まる。

例えば、８ビツトのデジタル画像信号を予測符号化によ
って４ビツトに圧縮する場合には帯域圧縮率は１／２と
なる。

一方、近年画像信号は更に高精細化が望まれ、デジタル
画像信号の素材信号のビットレートは極めて高くなって
いる。これに対して、通信路、記録再生系等が許容可能
なビットレートは上記帯域圧縮されたデジタル画像信号
に対しても決して余裕のあるものではなくなってきてい
る。

そこで、更なる高圧縮率の符号化が望まれ、前述した様
な高次元の予測符号化が注目されているが、例えば各画
素について８ビツトを４ビツトに圧縮していたものを３
ビツトにまで圧縮した場合には、かなり大きな画質の劣
化を伴ってしまうものであった。即ち、帯域圧縮により
各画素に割当てられたビット数が少なければ、各画素に
ついて更に１ビツトのデータ圧縮を行うことになり、い
かに優れた予測を行った場合でも良好な画像を伝送する
ことが困難となってくる。

更に、複雑な高次元の予測を行う場合、予測値の演算に
時間がかかり、画像信号の伝送ビットレートで定められ
た処理時間内に処理することができなくなり、実際には
それ程複雑な演算を行うことは不可能である。そのため
、各画素についてのビット数を減らすことは困難であっ
た。

本発明は上述の問題に鑑み、画質を劣化させることなく
更なる高圧縮率の帯域圧縮が可能な符号化装置を提供す
ることを目的としている。

〔問題点を解決するための手段〕

かかつ目的下に於いて、本発明の符号化装置にあっては
、ｉビットのデジタル画像信号をライン単位で複数系統
に分割し、分割された各系統の信号を符合する際、複数
系統中の第１の系統の信号は一次元予測符号化によりｎ
　（ｎ＜ｉ）ビットに圧縮し、第２の系統の信号は高次
元予測符号化によりｍ（ｍ＜ｎ）ビットに圧縮する構成
としている。

〔作　用〕

上記の述く構成することにより、画像の垂直方向への予
測誤差の伝播は第１の系統で処理されるライン毎、即ち
数ライン内に抑えることができ、かつ処理時間について
も並列処理を行うため余裕が生じる。更には高次元予測
の際に一次元予測によりｎビットで量子化したデータの
局部復号値を用いることができるので、通常の高次元予
測に比べて精度の良い予測を行うことができる。そのた
め高次元予測によりｍビットに圧縮することによる画質
劣化を抑えることが可能となる。

〔実施例〕

以下、本発明の一実施例について説明する。

第１図は本発明の一実施例としての符号化装置を示す図
である。図中、端子１には８ビツトの画像データがライ
ン順次で所定のサンプリングレートに従って入力されて
いる。２はデータ分配器で、端子ｌに入力されているデ
ータを１ライン（水平走査線）毎に後段の時間軸伸長回
路３，４に交互に供給する。

即ち、時間軸伸長回路３，４には２水平走査期間毎に１
ライン分の画像データが１水平走査期間で入力されるこ
とになる。時間軸伸長回路３，４は夫々メモリよりなり
、その書込クロックの周波数は続出クロックのそれの２
倍に設定されており、■ライン分の画像データを２水平
走査期間かけて読出すことになる。

この様子を第４図に示す。第４図（ａ）は端子ｌに入力
された画像データを模式的に示し、Ｌｌ、　Ｌ２・・・
等は水平走査線番号を示す。第４図（ｂ）、　　（Ｃ）
は時間軸伸長回路３．４から夫々出力される画像データ
を模式的に示し、Ｌｌ、■、２・・・等のもつ意味は同
様である。図示の如く、時間軸伸長回路３から読出され
る画像データと、時間軸伸長回路４からのそれの出力タ
イミングは後述する高次元予測器の演算に必要な時間（
第４図中ｄにて示す）だけシフトしている。

５はＤＰＣＭ　（差分符号化）回路であり、時間軸伸長
回路３の出力する８ビツトの画像データと、後述する１
画素遅延回路６の出力する８ビツトの予測値とを入力と
し、４ビツトの符号化データ及び８ビツトの局部復号値
とを出力する。該ＤＰＣＭ回路５の具体的構成について
第２図にその一例を示す。

第２図に於いて、５１は符号化しようとする画像データ
の入力端子であり、入力された画像データは減算器５２
に入力され、端子５７から入力された予測値との差分値
が演算される。減算器５２の出力は量子化器５３に入力
し、後述する様な量子化特性に従って差分値を４ビツト
で量子化する。この量子化値は端子５８を介して符号化
データとして出力される一方、量子化器５３の特性Ｑの
逆の特性ｑを有する代表値設定回路５４に入力される。

代表値設定回路５４は各量子化ステップ中の所定の代表
値を加算器５５に供給し、加算器５５では前述の予測値
とこの代表値を加算して局部復号値が演算される。この
局部復号値は端子５６を介して出力されるが、ＤＰＣＭ
回路５では前値差分予測を行うので、１画素分の期間（
実際には１画素分の期間から量子化器２局部後号回路等
の処理時間を差引いた期間）遅延回路６で遅延したもの
を予測値として用いるので端子５７へ入力される予測値
は遅延回路６の出力となる。尚、第２図に於いて点線で
示す回路部分をルックアップテーブルで構成すれば上記
処理時間を短（できる。

第１図に戻り、時間軸伸長回路４の出力する８ビツトの
画像データと、後述する２次元予測値（８ビツト）とは
ＤＰＣＭ回路７に入力される。ＤＰＣＭ回路７の具体的
構成は基本的にはＤＰＣＭ回路５と同一であり、例えば
第２図に示す構成をそのまま用いることがきでる。但し
、量子化器５３の量子化ビット数は３ビツトであり、後
述の如く量子化特性が設定されている。また、これに従
って代表値設定回路５４の特性も切換わる。

次にＤＰＣＭ回路７で用いる２次元予測値について説明
する。第３図は本実施例の装置に於ける２次元予測を説
明するための図である。今、符号化しようとしている画
素が第３図のＤであるとし、図示の各画素Ａ、　Ｂ、　
Ｃの値ａ、　ｂ、　ｃに対し、本実施例に於いてＤＰＣ
Ｍ回路７で用いる２次元予測値は（ｂ＋ｃ−ａ）として
いる。ＤＰＣＭ回路７の構成については基本的には第２
図に示す構成と同様であり、現画素の局部復号値Ｃを出
力し加算器１１に供給している。時間軸伸長回路３では
ＤＰＣＭ回路７から画素Ｃの局部復号値Ｃが出力されて
いる時に画素Ｂの局部復号値すが遅延回路６から出力さ
れる様に出力タイミングを合わせてあり、この時、一画
素期間遅延回路９からは画素Ａの局部復号値ａが出力さ
れる。従って、減算器ＩＯでは（ｂ−ａ）が演算され、
加算器１１では（ｂ＋ｃ−ａ）が演算されることになる
。この（ｂ＋ｃ−ａ）は一画素期間（実際はＤＰＣＭ回
路７内部及び加算器１１の処理時間を差引いたもの）遅
延回路１２を介して予測値としてＤＰＣＭ回路７に入力
されることになる。

上述の如き構成にて２次元予測を行えば、ＤＰＣＭ回路
７から得た局部復号値には加算器１１による処理のみが
施されるのでＤＰＣＭ回路７から局部復号値が出力され
てから予測値を得るまでの時間は極めて短く、この予測
符号化回路の動作可能周波数を大きく低下させることは
ない。これは、前ラインのデータについてはｌ水平走査
期間前に符号化されているため、前ラインの局部復号値
を用いる場合には時間的余裕があるからである。

ＤＰＣＭ回路７の量子化器５３′　　は減算器５２で得
た８ビツトの差分値を３ビツトに圧縮する。ＤＰＣＭ回
路７の量子化器５３′　を表２に、ＤＰＣＭ回路５の量
子化器５３の非線形量子化特性を表１に夫々示す。

３ビツト量子化を行う場合、特に留意しなければならな
い点は、差分値がＯ近傍の場合に於ける粒状雑音（グラ
ニュラ−ノイズ）を防止しつつ、エツジビジネスの発生
をも防止する処にある。そこで、表２に示す如く量子化
器５３′　の量子化特性は差分値が０近傍（−５〜５）
にある時には量子化器５３の量子化特性と同一として粒
状雑音の 第１表 第２表 発生を抑え、かつ代表値の絶対値が差分値の絶対値より
３０以上大きくなることを避けることによりエツジビジ
ネスの発生も防止した。但し、この様に代表値の絶対値
の最大が８０しかとれないので、所謂勾配過負荷となり
エツジ部分の鮮鋭度が劣化する可能性があるが、前述の
２次元予測によれば、縦方向のエツジについては主に前
ラインの同一位置の画素によって予測値が決定され、横
方向のエツジについては主に直前の画素によって予測値
が決定されるため差分値は大きくならないので大きな問
題は生じない。

この様にして、ＤＰＣＭ回路７からは３ビツトの符号化
データが出力されることになる。

時間軸圧縮回路１３．　１４は夫々、ＤＰＣＭ回路５゜
７から２水平走査期間に１ライン分の割で出力される符
号化データをライン単位で１／２に時間軸圧縮してデー
タセレクタ１５に夫々出力する。セレクタ１５からはラ
イン順次で３ビツトまたは４ビツトの並列データが出力
され端子１６に供給されることになる。もちろん、この
後シリアル化の際バッファメモリにより一定レートのシ
リアルデータとすることによりビットレートは一画素当
り３．５ビツトとなるものである。

上述した実施例の符号化装置に於いては１画素当りのビ
ット数を３．５としながらも、実質上１画素当り４ビツ
トの符号化を行った場合と同等の画像を得ることができ
る。また、予測値の演算に必要な演算時間を殆ど長くな
らず処理の高速化を阻害することもない。更には、ライ
ン毎に時間軸伸長して並列処理するので、高ビットレー
トの画像信号をも処理可能である。

尚、上述の実施例に於いては一方のラインを前値予測、
他方のラインを二次元予測としたが、方のラインが一次
元予測であれば画像の垂直方向に予測誤差が伝播するこ
とがなく、同様の効果が期待できる。また、他方のライ
ンについても実施例の予測方法に限られるものではなく
、高次の二次元予測や三次元予測を用いることも可能で
ある。

また、量子化特性についても必要とする画像の性質によ
って、勾配過負荷を避け、エツジビジネスを許容する様
設定することも可能である。

更に、分割する系統数符号化データのビット数について
も上述実施例のものに限られるものではな（、本発明は
特許請求の範囲の記載の範囲内に於いて適宜変更可能な
ものである。

〔発明の効果〕

以上、説明した様に、本発明の符号化装置によれば、画
質を劣化させず、高速処理の可能で、かつ更に高い圧縮
率でデータの圧縮が行えるものである。

【図面の簡単な説明】

第１図は本発明の一実施例としての符号化装置を示す図
、 第２図は第１図に於けるＤＰＣＭ回路の具体的な構成例
を示す図、 第３図は第１図の装置にて用いる２次元予測について説
明するための図、 第４図は第１図の装置の動作を説明すためのタイミング
チャートである。 ２はデータ分配器、３，４は夫々時間軸伸長回路、５．
７は夫々ＤＰＣＭ回路、６．８．　１９．　１２は夫々
一画素期間遅延回路、１０は減算器、１１は加算器であ
る。

Claims (2)

【特許請求の範囲】
1. （１）ｉビットのデジタル画像信号をライン単位で複数
   系統に分割し、該分割された各系統の信号を符合化する
   装置であって、前記複数の系統中の第１の系統の信号は
   一次元予測符号化によりｎ（ｎ＜ｉ）ビットに圧縮し、
   前記複数の系統中の第２の系統の信号は高次元予測符号
   化によりｍ（ｍ＜ｎ）ビットに圧縮することを特徴とす
   る符号化装置。
2. （２）前記第２の系統に於ける予測差分値の０近傍の非
   線形量子化特性を前記第１の系統に於ける予測差分値の
   ０近傍の非線形量子化特性と一致せしめたことを特徴と
   する特許請求の範囲第（１）項記載の符号化装置。