JPH02117209A - パルス幅変調装置 - Google Patents
パルス幅変調装置Info
- Publication number
- JPH02117209A JPH02117209A JP1243253A JP24325389A JPH02117209A JP H02117209 A JPH02117209 A JP H02117209A JP 1243253 A JP1243253 A JP 1243253A JP 24325389 A JP24325389 A JP 24325389A JP H02117209 A JPH02117209 A JP H02117209A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistors
- transistor
- comparator
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Gyroscopes (AREA)
- Amplifiers (AREA)
- Semiconductor Lasers (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は請求項１の前文によるパルス幅変調装置に関
するものである。
するものである。
パルス幅変調器は、発振器の電圧を２つの異なる電圧と
比較し、また比較結果を互いに論理演算する課題を有す
る。パルス幅変調器はしばしば電源装置に、特にスイッ
チングレギュレータに使用される。
比較し、また比較結果を互いに論理演算する課題を有す
る。パルス幅変調器はしばしば電源装置に、特にスイッ
チングレギュレータに使用される。
後段の論理回路を有する２つのコンパレータがらパルス
幅変調器を実現することは知られている。
幅変調器を実現することは知られている。
たとえば発振器ののこぎり波状電圧が一方のコンパレー
タのなかで第１の比較電圧と、また他方のコンパレータ
のなかで第２の比較電圧と比較される。コンパレータの
出力端はアンド論理回路の入力端を形成し、その出力端
がパルス幅変調器の出力端である。論理回路の出力は、
第１の比較電圧がのこぎり波状電圧よりも大きいとき、
また同時に第２の比較電圧が同じくのこぎり波状電圧よ
りも大きいときのみ、能動的である。しかし、このよう
な回路は、集積回路内でより高い集積密度およびより短
いスイッチング時間を得ようと努力する際に、占有面積
が比較的大きい、またそれと結び付いてスイッチング時
間が長いという欠点を有する。
タのなかで第１の比較電圧と、また他方のコンパレータ
のなかで第２の比較電圧と比較される。コンパレータの
出力端はアンド論理回路の入力端を形成し、その出力端
がパルス幅変調器の出力端である。論理回路の出力は、
第１の比較電圧がのこぎり波状電圧よりも大きいとき、
また同時に第２の比較電圧が同じくのこぎり波状電圧よ
りも大きいときのみ、能動的である。しかし、このよう
な回路は、集積回路内でより高い集積密度およびより短
いスイッチング時間を得ようと努力する際に、占有面積
が比較的大きい、またそれと結び付いてスイッチング時
間が長いという欠点を有する。
〔発明が解決しようとする課題］
本発明の課題は、これまでに知られている解決策を改善
する、複数の入力端を存するパルス幅変調器を提供する
ことである。
する、複数の入力端を存するパルス幅変調器を提供する
ことである。
この課題は冒頭に記載した種類のパルス幅変調器におい
て請求項１の特徴部分に記載されている手段によって解
決される。
て請求項１の特徴部分に記載されている手段によって解
決される。
本発明の有利な実施例は請求項２以下にあげられている
。
。
［発明の効果］
本発明は、相補性ＭＯＳ回路技術での実現に基づいて必
要な論理演算回路がコンパレータの回路のなかに含めら
れ得るという利点を有する。それによって追加的なトラ
ンジスタが必要とされず、従って回路の占有面積がわず
かであり、またスイッチング時間がより短くなる。
要な論理演算回路がコンパレータの回路のなかに含めら
れ得るという利点を有する。それによって追加的なトラ
ンジスタが必要とされず、従って回路の占有面積がわず
かであり、またスイッチング時間がより短くなる。
以下、図面に示されている２つの実施例により本発明を
一層詳細に説明する。同一の要素には同一の参照符号が
付されている。
一層詳細に説明する。同一の要素には同一の参照符号が
付されている。
第１図による実施例は、刊行物ＩＣＣ−＼ルリン継続エ
ンジニアリング教育プログラム、１９８６年６月、第７
．４．１〜７．４．５頁から公知のＣＭＯＳコンパレー
タから出発している。このようなコンパレータ回路は、
共通のソース端子でｔ流源Ｍ５から給電され、またそれ
ぞれ１つの負荷トランジスタＭ３およびＭ４を駆動する
入力トランジスタＭ１およびＭ２から成る差動入力段を
含んでいる。
ンジニアリング教育プログラム、１９８６年６月、第７
．４．１〜７．４．５頁から公知のＣＭＯＳコンパレー
タから出発している。このようなコンパレータ回路は、
共通のソース端子でｔ流源Ｍ５から給電され、またそれ
ぞれ１つの負荷トランジスタＭ３およびＭ４を駆動する
入力トランジスタＭ１およびＭ２から成る差動入力段を
含んでいる。
負荷トランジスタの制御端子は互いに、またトランジス
タＭ３のドレイン端子と接続されている。
タＭ３のドレイン端子と接続されている。
電流源はトランジスタＭ５により実現され、その制御端
子は端子ＶＢを介してバイアス電圧により制御される。
子は端子ＶＢを介してバイアス電圧により制御される。
コンパレータの後に、トランジスタＭ６およびＭ７を有
する参照段とトランジスタＭ８およびＭ９を有する出力
段とから成る出力ドライバ回路が接続されている。コン
パレータ回路装置は供給電圧源から端子ＶＤＤおよび■
ＳＳを介して給電される。参照トランジスタＭ６はトラ
ンジスタＭ１およびＭ３の出力回路の接続点から制御さ
れる。トランジスタＭ７はダイオードとして接続されて
おり、またトランジスタＭ９と結び付いて電流ミラー回
路を形成している。出力トランジスタＭ８はトランジス
タＭ２およびＭ４の出力回路の接続点におけるコンパレ
ータの出力により制御される。
する参照段とトランジスタＭ８およびＭ９を有する出力
段とから成る出力ドライバ回路が接続されている。コン
パレータ回路装置は供給電圧源から端子ＶＤＤおよび■
ＳＳを介して給電される。参照トランジスタＭ６はトラ
ンジスタＭ１およびＭ３の出力回路の接続点から制御さ
れる。トランジスタＭ７はダイオードとして接続されて
おり、またトランジスタＭ９と結び付いて電流ミラー回
路を形成している。出力トランジスタＭ８はトランジス
タＭ２およびＭ４の出力回路の接続点におけるコンパレ
ータの出力により制御される。
第２のコンパレータは第１のコンパレータに相応して構
成されており、またコンパレータトランジスタＭ１１な
いしＭ１５ならびに出力ドライバ回路のトランジスタＭ
１６ないしＭ４０を含んでいる。トランジスタＭ１１な
いしＭ４０の接続はトランジスタＭ１ないしＭ９の接続
に相応して行われる。
成されており、またコンパレータトランジスタＭ１１な
いしＭ１５ならびに出力ドライバ回路のトランジスタＭ
１６ないしＭ４０を含んでいる。トランジスタＭ１１な
いしＭ４０の接続はトランジスタＭ１ないしＭ９の接続
に相応して行われる。
コンパレータに与えるべき発振器電圧は端子■Ｓを介し
てトランジスタＭ１およびＭ１１の制御端子に供給され
る。両比較電圧は一方では端子■ｌを介してトランジス
タＭ２の制御端子に、また他方では端子■２を介してト
ランジスタＭ１２の制御端子に供給される。
てトランジスタＭ１およびＭ１１の制御端子に供給され
る。両比較電圧は一方では端子■ｌを介してトランジス
タＭ２の制御端子に、また他方では端子■２を介してト
ランジスタＭ１２の制御端子に供給される。
本発明によれば、いま両コンパレータの出力段はアンド
論理演算の実現のために互いに接続されている。そのた
めに出力トランジスタＭ８およびＭ１８はそれらの出力
回路で直列に接続されており、また出力相補性トランジ
スタＭ９およびＭ４０は並列に接続されている。パルス
幅変調器の出力端子は出力段の直列回路および並列回路
の接続点に位置している。論理演算は、第１のコンパレ
−タの出力がトランジスタＭ８を導通させ、かつ第２の
コンパレータの出力がトランジスタＭ１８を導通させた
ときに初めて出力端子ｖＯが論理１の電位に位置し得る
ことにより行われる。他方において、出力端子■０は、
出力相補性トランジスタＭ９およびＭ１９の一方のみが
駆動されるときには、論理０の電位に位置している。本
発明による回路装置は２つのＣＭＯＳ差動コンパレータ
と同数のトランジスタを必要とする。
論理演算の実現のために互いに接続されている。そのた
めに出力トランジスタＭ８およびＭ１８はそれらの出力
回路で直列に接続されており、また出力相補性トランジ
スタＭ９およびＭ４０は並列に接続されている。パルス
幅変調器の出力端子は出力段の直列回路および並列回路
の接続点に位置している。論理演算は、第１のコンパレ
−タの出力がトランジスタＭ８を導通させ、かつ第２の
コンパレータの出力がトランジスタＭ１８を導通させた
ときに初めて出力端子ｖＯが論理１の電位に位置し得る
ことにより行われる。他方において、出力端子■０は、
出力相補性トランジスタＭ９およびＭ１９の一方のみが
駆動されるときには、論理０の電位に位置している。本
発明による回路装置は２つのＣＭＯＳ差動コンパレータ
と同数のトランジスタを必要とする。
第２図に示されている実施例は刊行物Ｉ ＥＥＥＩＳＳ
Ｃ，第５ｃ−１７巻、第６号、１９８２年１２月、第９
６９〜９８２真から知られているＣＭＯＳコンパレータ
回路に基づいている。その際にコンパレータは第１図の
実施例に相応してトランジスタＭ２１ないしＭ２５また
はＭ３１ないしＭ３５により形成される。しかし出力ド
ライバ回路として、各コンパレータに対して出力トラン
ジスタＭ２６またはＭ３６および出力相補性トランジス
タを存する１つの出力段しか設けられていない。出力ト
ランジスタはコンパレータのそれぞれ対応付けられてい
る出力により制御されるが、出力相補性トランジスタは
電流源トランジスタに相応して端子ＶＢを介してバイア
ス電圧により制御される。
Ｃ，第５ｃ−１７巻、第６号、１９８２年１２月、第９
６９〜９８２真から知られているＣＭＯＳコンパレータ
回路に基づいている。その際にコンパレータは第１図の
実施例に相応してトランジスタＭ２１ないしＭ２５また
はＭ３１ないしＭ３５により形成される。しかし出力ド
ライバ回路として、各コンパレータに対して出力トラン
ジスタＭ２６またはＭ３６および出力相補性トランジス
タを存する１つの出力段しか設けられていない。出力ト
ランジスタはコンパレータのそれぞれ対応付けられてい
る出力により制御されるが、出力相補性トランジスタは
電流源トランジスタに相応して端子ＶＢを介してバイア
ス電圧により制御される。
第２図による実施例では再出力相補性トランジスタは単
一の出力相補性トランジスタＭ４０により置換されてい
る。その他の点ではコンパレータの出力信号の論理演算
に関して第１図の実施例で説明したことと同一のことが
当てはまる。すなわちトランジスタＭ２６およびＭ３６
はそれらの出力回路で直列に接続されており、他方にお
いて出力相補性トランジスタは、２つのトランジスタが
設けられているかぎり、並列に接続されている。
一の出力相補性トランジスタＭ４０により置換されてい
る。その他の点ではコンパレータの出力信号の論理演算
に関して第１図の実施例で説明したことと同一のことが
当てはまる。すなわちトランジスタＭ２６およびＭ３６
はそれらの出力回路で直列に接続されており、他方にお
いて出力相補性トランジスタは、２つのトランジスタが
設けられているかぎり、並列に接続されている。
端子ＶＯを有する出力端子は出力トランジスタおよび出
力相補性トランジスタの直列回路の接続点に位置してい
る。この実施例も２つの個別のＣＭＯＳコンパレータと
同数またはそれよりも少数のトランジスタですませるこ
とができる。
力相補性トランジスタの直列回路の接続点に位置してい
る。この実施例も２つの個別のＣＭＯＳコンパレータと
同数またはそれよりも少数のトランジスタですませるこ
とができる。
第１図および第２図は出力信号の論理演算口・吃を含め
た２つのコンパレータの概略回路図である。 ＭＬ Ｍ２・・・人力トランジスタ Ｍ３、Ｍ４・・・負荷トランジスタ Ｍ５・・・電流源 Ｍ６、Ｍ７・・・参照トランジスタ Ｍ８、Ｍ１８、Ｍ２６、Ｍ３６・・・出力トランジスタ Ｍ９、Ｍ１９、Ｍ４０・・・出力相補性トランジスタ ■１、■２・・・参照信号 ＶＳ・・・入力信号 Ｉ０１ Ｉ０２
た２つのコンパレータの概略回路図である。 ＭＬ Ｍ２・・・人力トランジスタ Ｍ３、Ｍ４・・・負荷トランジスタ Ｍ５・・・電流源 Ｍ６、Ｍ７・・・参照トランジスタ Ｍ８、Ｍ１８、Ｍ２６、Ｍ３６・・・出力トランジスタ Ｍ９、Ｍ１９、Ｍ４０・・・出力相補性トランジスタ ■１、■２・・・参照信号 ＶＳ・・・入力信号 Ｉ０１ Ｉ０２
Claims (1)
- 【特許請求の範囲】 １）対応付けられている出力段（Ｍ８、Ｍ９、Ｍ１８、
Ｍ１９；Ｍ２６、Ｍ３６、Ｍ４０）を有する２つのコン
パレータ（Ｍ１ないしＭ５、Ｍ１１ないしＭ１５；Ｍ２
１ないしＭ２５；Ｍ３１ないしＭ３５）が入力信号（Ｖ
Ｓ）を２つの参照信号（Ｖ１、Ｖ２）と比較し、また比
較結果が論理演算される相補性ＭＯＳ回路技術によるパ
ルス幅変調装置において、出力段（Ｍ８、Ｍ９、Ｍ１８
、Ｍ１９；Ｍ２６、Ｍ３６、Ｍ４０）が論理演算の実行
のために一括接続されていることを特徴とするパルス幅
変調装置。 ２）出力段（Ｍ８、Ｍ９、Ｍ１８、Ｍ１９；Ｍ２６、Ｍ
３６、Ｍ４０）のコンパレータ出力により制御される出
力トランジスタ（Ｍ８、Ｍ１８；Ｍ２６、Ｍ３６）がそ
れらの出力回路で直列に、またそれらの出力相補性トラ
ンジスタ（Ｍ９、Ｍ１９；Ｍ４０）が並列に接続されて
いることを特徴とする請求項１記載の装置。 ３）出力相補性トランジスタ（Ｍ９、Ｍ１９；Ｍ４０）
が１つのトランジスタ（Ｍ４０）としてまとめられてい
ることを特徴とする請求項２記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP88115840.6 | 1988-09-26 | ||
| EP88115840A EP0360888B1 (de) | 1988-09-26 | 1988-09-26 | CMOS-Pulsweitenmodulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02117209A true JPH02117209A (ja) | 1990-05-01 |
Family
ID=8199373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1243253A Pending JPH02117209A (ja) | 1988-09-26 | 1989-09-18 | パルス幅変調装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5049761A (ja) |
| EP (1) | EP0360888B1 (ja) |
| JP (1) | JPH02117209A (ja) |
| AT (1) | ATE97522T1 (ja) |
| DE (1) | DE3885750D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677786A (ja) * | 1992-08-26 | 1994-03-18 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5808496A (en) * | 1993-05-19 | 1998-09-15 | Texas Instruments Incorporated | Low current comparator with hysteresis |
| JP2570575B2 (ja) * | 1993-06-17 | 1997-01-08 | 日本電気株式会社 | フリップフロップ回路 |
| EP0726578A1 (en) * | 1995-02-09 | 1996-08-14 | International Business Machines Corporation | Multiple reference sense amplifier |
| DE19708203C2 (de) * | 1997-02-28 | 1998-12-03 | Siemens Ag | Komparatorschaltung |
| JP3589557B2 (ja) * | 1997-12-24 | 2004-11-17 | シャープ株式会社 | センスアンプ回路 |
| US6157221A (en) * | 1999-03-23 | 2000-12-05 | Northrop Grumman Corporation | Three input comparator |
| DE69929579D1 (de) * | 1999-06-30 | 2006-04-13 | St Microelectronics Nv | LVDS Empfänger unter Verwendung von differentiellen Verstärkern |
| US6320768B1 (en) * | 2000-10-06 | 2001-11-20 | Texas Instruments Incorporated | Power supply pulse width modulation (PWM) control system |
| EP1330051B1 (en) * | 2000-10-26 | 2009-12-16 | Fujitsu Limited | Pulse width control circuit |
| US10153757B2 (en) | 2015-03-06 | 2018-12-11 | Microchip Technology Incorporated | Three input comparator |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4874772A (ja) * | 1971-12-29 | 1973-10-08 | ||
| US4238695A (en) * | 1978-10-20 | 1980-12-09 | Bell Telephone Laboratories, Incorporated | Comparator circuit having high speed, high current switching capability |
| JPS5819026A (ja) * | 1981-07-24 | 1983-02-03 | Nec Corp | パルス幅変調回路 |
| JPS59122020A (ja) * | 1982-12-27 | 1984-07-14 | Toshiba Corp | 信号変化検出装置 |
-
1988
- 1988-09-26 DE DE88115840T patent/DE3885750D1/de not_active Expired - Lifetime
- 1988-09-26 AT AT88115840T patent/ATE97522T1/de not_active IP Right Cessation
- 1988-09-26 EP EP88115840A patent/EP0360888B1/de not_active Expired - Lifetime
-
1989
- 1989-09-18 JP JP1243253A patent/JPH02117209A/ja active Pending
- 1989-09-26 US US07/412,916 patent/US5049761A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0360888B1 (de) | 1993-11-18 |
| DE3885750D1 (de) | 1993-12-23 |
| EP0360888A1 (de) | 1990-04-04 |
| US5049761A (en) | 1991-09-17 |
| ATE97522T1 (de) | 1993-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196742A (en) | Low voltage differential circuit | |
| JPH02117209A (ja) | パルス幅変調装置 | |
| US5148120A (en) | Class-AB push-pull drive circuit | |
| US4435654A (en) | Output level adjustment means for low fanout ECL lacking emitter follower output | |
| KR970018992A (ko) | 전류의 횡축 성분 제어 장치를 갖춘 전류 드라이버 회로(current driver circuit with regulator for quadrature axis component of current) | |
| US3443122A (en) | Gating circuit utilizing junction type field effect transistor as input driver to gate driver | |
| US4310810A (en) | Modulator systems | |
| US5055709A (en) | DCFL latch having a shared load | |
| US4549096A (en) | Monolithically integrated semiconductor circuit with transistors | |
| JPS58139506A (ja) | 差動増幅回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH04117716A (ja) | 出力回路 | |
| JP3508333B2 (ja) | 定電圧回路 | |
| US20040183600A1 (en) | Electronic circuit comprising an amplifier for amplifying a binary signal | |
| JPH0563550A (ja) | 差動型入力回路 | |
| JP2601399Y2 (ja) | 昇圧回路 | |
| JP2558878B2 (ja) | 容量結合回路 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JP2693501B2 (ja) | 差動増幅回路 | |
| SU1499427A1 (ru) | Двухтактный импульсный усилитель | |
| JPS6342747Y2 (ja) | ||
| JPH0671201B2 (ja) | レベル変換装置 | |
| EP0443238A2 (en) | Precision switched current source | |
| JPH02123814A (ja) | 電圧比較器 | |
| JPH08330938A (ja) | レベルシフト回路 |