JPH02118738A - 二重化制御システムの異常レベルによる切換方式 - Google Patents
二重化制御システムの異常レベルによる切換方式Info
- Publication number
- JPH02118738A JPH02118738A JP63271669A JP27166988A JPH02118738A JP H02118738 A JPH02118738 A JP H02118738A JP 63271669 A JP63271669 A JP 63271669A JP 27166988 A JP27166988 A JP 27166988A JP H02118738 A JPH02118738 A JP H02118738A
- Authority
- JP
- Japan
- Prior art keywords
- shelf
- mpu
- control means
- standby
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、制御対象機器からデータを入力して演算しつ
つ、この対象機器を制御するＭＰ［Ｊンエルフが、稼働
側と待機側の二重に構成された待機冗長形の二重化制御
システムに関するもので、特に、稼働側ＭＰＩＪシェル
フに異常が発生して、稼働側ＭＰＵシェルフから待機側
ＭＰＵシェルフに常用権の切換を行う場合、稼働側ＭＰ
Ｕシェルフの異常レベルが、待機側ＭＰＵシェルフの異
常のレベルより高い場合にのみ、常用権の切換を行い、
常用権の往復を避けるようにした切換方式に関する。 なお、以下各図において、同一符号は同一もしくは相当
部分を示す。
つ、この対象機器を制御するＭＰ［Ｊンエルフが、稼働
側と待機側の二重に構成された待機冗長形の二重化制御
システムに関するもので、特に、稼働側ＭＰＩＪシェル
フに異常が発生して、稼働側ＭＰＵシェルフから待機側
ＭＰＵシェルフに常用権の切換を行う場合、稼働側ＭＰ
Ｕシェルフの異常レベルが、待機側ＭＰＵシェルフの異
常のレベルより高い場合にのみ、常用権の切換を行い、
常用権の往復を避けるようにした切換方式に関する。 なお、以下各図において、同一符号は同一もしくは相当
部分を示す。
【従来の技術］
第２図は、この種の従来のシステムの要部の構成例を示
す。同図の人出力シエルフ１は、電源ユニット１１．稼
働側入出力伝送ユニット１２．待機側入出力伝送ユニッ
ｌ−１３，入出カニニット１４．１５．１６゜１７、１
８より構成されている。人出カニニットは、ここでは５
個の例を示したが、この個数は必要に応じて増加するこ
とができる。外部の制御対象機器（図外）との入出力デ
ータＡの制御演算を行うＭＰＵシェルフ２としては稼働
側ＭＰＵシェルフ２ａと待機側ＭＰＵシェルフ２ｂとが
設けられている。稼働側ＭＰＵシェルフ２ａは、通常、
電源ユニット２１（２１ａ） 、ＭＰＵニー１−７ト２
２ （２２ａ）、メモリユニット２３ （２３ａ） 、
伝送インターフェイスユニット２４（２４ａ） 、入出
力伝送ユニット２５ （２５ａ）等より構成されている
。また待機側ＭＰＵシェルフ２ｂはＭＰＵシェルフ２ａ
と同様に、電源ユニット２１ （２１ｂ）、ＭＰＵユニ
ット２２（２２ｂ） 、メモリユニット２３（２３ｂ）
、伝送インターフェイスユニット２４（２４ｂ） 、
入出力伝送ユニット２５ （２５ｂ ）等より構成され
ている。 制御対象機器との入出力データＡにおける外部からの入
力データは、入出力シェルフ１の人出力ユニッ目４．１
５．１６．１７．１８に入り、ここでＡ／Ｄ変換された
後、稼働側ＭＰＵシェルフ２ａには、稼働側入出力伝送
ユニット１２を経由して、また待機側ＭＰＵシェルフ２
ｂには、待機側入出力伝送ユニット１３を経由して送ら
れる。 稼働側ＭＰＵシェルフ２ａでは、入出力シェルフ１より
送られた入出力データＡとしてのこの入力データを、入
出力伝送ユニッ） ２５ａで受け、ＭＰＵユニット２２
ａ、およびメモリユニット２３ａを用いてこの入力デー
タについての制御演算を行った後、その演算結果である
入出力データＡとしての出力データを再び入出力伝送ユ
ニッ） ２５ａを介して入出力シェルフ１側へ返送する
。この返送データ（入出力データＡ）は人出力シエルフ
エの稼働側入出力伝送ユニット１２で受信され、さらに
人出カニニット１４〜１８を介してＤＡ変換されたうえ
、それぞれ対応する外部の制御対象機器へ送出される。 即ちＭＰＵシェルフ２ａは稼働状態に置かれている。 他方、待機側ＭＰＵシェルフ２ｂは稼働側ＭＰＵシェル
フ２ａと同様に、入出力シェルフ１の待機側入出力伝送
ユニッ目３から入出力伝送ユニット２５ｂを介し受信し
た入力データ（入出力データＡ）についての制御演算を
ＭＰＵユニッ） ２２ｂ、メモリユニット２３ｂを用い
て実行し、その演算結果を再び入出力伝送ユツト２５ｂ
を介し入出力シェルフｌへ返送するが、この返送データ
は外部の制御対象機器へは送出されない。即ちＭＰＵシ
ェルフ２ｂは待機状態に置かれている。 なお、３は図外のマンマシンインターフェイスを介して
ＭＰＵシェルフ２ａ、２ｂの動作状態の監視等を行うた
めの伝送ラインであり、各ＭＰＵシェルフ２ａ、２ｂは
それぞれの伝送インターフェイスユニット２４ａ、２４
ｂを介して伝送ライン３側とデータを交信する。 ところで稼働側ＭＰＵシェルフ２ａに異常が発生した場
合、稼働側ＭＰＵシェルフ２ａより、待機側ＭＰＵシェ
ルフ２ｂに常用権の切換が行われる。即ちここで今まで
の待機側ＭＰＵシェルフ２ｂが新たに稼働側ＭＰＵシェ
ルフとなり、逆に今までの稼働側ＭＰＵシェルフ２ａは
新たに待機側ＭＰＵシェルフとなる。異常を生じたＭＰ
Ｕシェルフ２ａは、異常修復後も引続いて待機側ＭＰＵ
シェルフとなる。 【発明が解決しようとする課題】 しかしながら、前述の方式では、稼働側ＭＰＵシェルフ
２ａに異常が発生した場合、待機側ＭＰＵシェルフ２ｂ
に無条件で常用権を切換えるが、万一、待機側ＭＰＵシ
ェルフ２ｂにも異常が生じていた場合、待機側ＭＰＵシ
ェルフ２ｂに常用権を切換えた瞬間に、もとの稼働側Ｍ
ＰＵシェルフ２ａに常用権が切換わってしまうため、上
記ＭＰＵシェルフ間に常用権の往復が生ずる欠点があっ
た。
す。同図の人出力シエルフ１は、電源ユニット１１．稼
働側入出力伝送ユニット１２．待機側入出力伝送ユニッ
ｌ−１３，入出カニニット１４．１５．１６゜１７、１
８より構成されている。人出カニニットは、ここでは５
個の例を示したが、この個数は必要に応じて増加するこ
とができる。外部の制御対象機器（図外）との入出力デ
ータＡの制御演算を行うＭＰＵシェルフ２としては稼働
側ＭＰＵシェルフ２ａと待機側ＭＰＵシェルフ２ｂとが
設けられている。稼働側ＭＰＵシェルフ２ａは、通常、
電源ユニット２１（２１ａ） 、ＭＰＵニー１−７ト２
２ （２２ａ）、メモリユニット２３ （２３ａ） 、
伝送インターフェイスユニット２４（２４ａ） 、入出
力伝送ユニット２５ （２５ａ）等より構成されている
。また待機側ＭＰＵシェルフ２ｂはＭＰＵシェルフ２ａ
と同様に、電源ユニット２１ （２１ｂ）、ＭＰＵユニ
ット２２（２２ｂ） 、メモリユニット２３（２３ｂ）
、伝送インターフェイスユニット２４（２４ｂ） 、
入出力伝送ユニット２５ （２５ｂ ）等より構成され
ている。 制御対象機器との入出力データＡにおける外部からの入
力データは、入出力シェルフ１の人出力ユニッ目４．１
５．１６．１７．１８に入り、ここでＡ／Ｄ変換された
後、稼働側ＭＰＵシェルフ２ａには、稼働側入出力伝送
ユニット１２を経由して、また待機側ＭＰＵシェルフ２
ｂには、待機側入出力伝送ユニット１３を経由して送ら
れる。 稼働側ＭＰＵシェルフ２ａでは、入出力シェルフ１より
送られた入出力データＡとしてのこの入力データを、入
出力伝送ユニッ） ２５ａで受け、ＭＰＵユニット２２
ａ、およびメモリユニット２３ａを用いてこの入力デー
タについての制御演算を行った後、その演算結果である
入出力データＡとしての出力データを再び入出力伝送ユ
ニッ） ２５ａを介して入出力シェルフ１側へ返送する
。この返送データ（入出力データＡ）は人出力シエルフ
エの稼働側入出力伝送ユニット１２で受信され、さらに
人出カニニット１４〜１８を介してＤＡ変換されたうえ
、それぞれ対応する外部の制御対象機器へ送出される。 即ちＭＰＵシェルフ２ａは稼働状態に置かれている。 他方、待機側ＭＰＵシェルフ２ｂは稼働側ＭＰＵシェル
フ２ａと同様に、入出力シェルフ１の待機側入出力伝送
ユニッ目３から入出力伝送ユニット２５ｂを介し受信し
た入力データ（入出力データＡ）についての制御演算を
ＭＰＵユニッ） ２２ｂ、メモリユニット２３ｂを用い
て実行し、その演算結果を再び入出力伝送ユツト２５ｂ
を介し入出力シェルフｌへ返送するが、この返送データ
は外部の制御対象機器へは送出されない。即ちＭＰＵシ
ェルフ２ｂは待機状態に置かれている。 なお、３は図外のマンマシンインターフェイスを介して
ＭＰＵシェルフ２ａ、２ｂの動作状態の監視等を行うた
めの伝送ラインであり、各ＭＰＵシェルフ２ａ、２ｂは
それぞれの伝送インターフェイスユニット２４ａ、２４
ｂを介して伝送ライン３側とデータを交信する。 ところで稼働側ＭＰＵシェルフ２ａに異常が発生した場
合、稼働側ＭＰＵシェルフ２ａより、待機側ＭＰＵシェ
ルフ２ｂに常用権の切換が行われる。即ちここで今まで
の待機側ＭＰＵシェルフ２ｂが新たに稼働側ＭＰＵシェ
ルフとなり、逆に今までの稼働側ＭＰＵシェルフ２ａは
新たに待機側ＭＰＵシェルフとなる。異常を生じたＭＰ
Ｕシェルフ２ａは、異常修復後も引続いて待機側ＭＰＵ
シェルフとなる。 【発明が解決しようとする課題】 しかしながら、前述の方式では、稼働側ＭＰＵシェルフ
２ａに異常が発生した場合、待機側ＭＰＵシェルフ２ｂ
に無条件で常用権を切換えるが、万一、待機側ＭＰＵシ
ェルフ２ｂにも異常が生じていた場合、待機側ＭＰＵシ
ェルフ２ｂに常用権を切換えた瞬間に、もとの稼働側Ｍ
ＰＵシェルフ２ａに常用権が切換わってしまうため、上
記ＭＰＵシェルフ間に常用権の往復が生ずる欠点があっ
た。
前記の課題を解決するために、本発明の方式においては
、ｒ制御対象機器から（入出力シェルフ１などを介し）
入力したデータ（入出力データＡの入力データなど）に
基づいて所定の演算を行い、この制御対象機器を制御す
るためのデータ（入出力データＡの出力データなど、以
下制御出力データという）を得る２つの演算制御手段（
ＭＰＵシェルフ２ａ、２ｂなど）を備え、 前記演算制御手段の一方（ＭＰＵシェルフ２８など、以
下稼働側演算制御手段という）のみの前記制御出力デー
タを（入出力シェルフ１などを介し）前記制御対象機器
に与え、前記演算制御手段の他方（ＭＰＵシェルフ２ｂ
など、以下待機側演算制御手段という）の前記制御出力
データの前記制御対象機器への出力を保留待機させるよ
うにした二重化制御システムにおいて、 前記２つの演算制御手段の各々の異常レベルを求める異
常レベル判定手段（異常レベル判定部２７ａ、２７ｂ
、レジスタ２８ａ、２８ｂなど）を設け、前記稼働側演
算制御手段に異常が発生したとき、この稼働側演算制御
手段の前記異常レベルが前記待機側演算制御手段の前記
異常レベルより高い場合にのみ、前記稼働側演算制御手
段を新たな待機側演算制御手段とし、かつ前記待機側演
算制御手段を新たな稼働側演算制御手段とするように」
するものとする。
、ｒ制御対象機器から（入出力シェルフ１などを介し）
入力したデータ（入出力データＡの入力データなど）に
基づいて所定の演算を行い、この制御対象機器を制御す
るためのデータ（入出力データＡの出力データなど、以
下制御出力データという）を得る２つの演算制御手段（
ＭＰＵシェルフ２ａ、２ｂなど）を備え、 前記演算制御手段の一方（ＭＰＵシェルフ２８など、以
下稼働側演算制御手段という）のみの前記制御出力デー
タを（入出力シェルフ１などを介し）前記制御対象機器
に与え、前記演算制御手段の他方（ＭＰＵシェルフ２ｂ
など、以下待機側演算制御手段という）の前記制御出力
データの前記制御対象機器への出力を保留待機させるよ
うにした二重化制御システムにおいて、 前記２つの演算制御手段の各々の異常レベルを求める異
常レベル判定手段（異常レベル判定部２７ａ、２７ｂ
、レジスタ２８ａ、２８ｂなど）を設け、前記稼働側演
算制御手段に異常が発生したとき、この稼働側演算制御
手段の前記異常レベルが前記待機側演算制御手段の前記
異常レベルより高い場合にのみ、前記稼働側演算制御手
段を新たな待機側演算制御手段とし、かつ前記待機側演
算制御手段を新たな稼働側演算制御手段とするように」
するものとする。
本発明の二重化制御システムの切換方式では、異常が発
生した場合、異常が発生した稼働側ＭＰＵシェルフと待
機側ＭＰＵシェルフの各々について異常レベルを求め、
稼働側ＭＰＵシェルフの異常レベルが、待機側Ｍ Ｐ
ｔＪシェルフの異常レベルより高い場合にのみ、常用権
を切換えるようにしたため、切換にあたり、万一、待機
側ＭＰｔＪＰｔ上フに異常が生じていても、上記ＭＰＵ
シェルフ間に常用権の往復は生じない。
生した場合、異常が発生した稼働側ＭＰＵシェルフと待
機側ＭＰＵシェルフの各々について異常レベルを求め、
稼働側ＭＰＵシェルフの異常レベルが、待機側Ｍ Ｐ
ｔＪシェルフの異常レベルより高い場合にのみ、常用権
を切換えるようにしたため、切換にあたり、万一、待機
側ＭＰｔＪＰｔ上フに異常が生じていても、上記ＭＰＵ
シェルフ間に常用権の往復は生じない。
第１図は、本発明の一実施例としての構成を示すブロッ
ク図で、第２図に対応するものである。 第１図においては第２図に対し新たに、ＭＰＵシェルフ
２ａ、２ｂにおけるＭＰＵユニット２２ａ 、 ２２ｂ
内にそれぞれ異常レベル判定部２７ （２７ａ、 ２７
ｂ）が付加され、また同じ（メモリユニット２３ａ、２
３ｂ内にそれぞれレジスタ２８ （２８ａ 、 ２８ｂ
）が付加されている。 そして人出力シエルフｌ、稼働側ＭＰＵシェルフ２ａお
よび待機側ＭＰＵシェルフ２ｂの正常時（即ち異常発生
前であって、ＭＰＵシェルフ２ａが前記の稼働状態にあ
り、ＭＰＵシェルフ２ｂが前記の待機状態にあるとき）
の動作は第２図の場合と全く同様である。 本発明においては、稼働側ＭＰＵシェルフ２ａに異常が
発生した場合、稼働側ＭＰＵシェルフ２ａから待機側Ｍ
ＰＵシェルフ２ｂに稼働を切換える前に、異常発生時の
稼働側ＭＰＵシェルフ２ａ＆び待機側ＭＰｔＪＰｔ上フ
２ｂのそれぞれの異常の程度を示す異常レベルを、各々
のＭＰＵシェルフ２ａ、２ｂのＭ Ｐ ［Ｊユニット２
２ａ、 ２２ｂに設けた異常レベル判定部２７ａ、２８
ｂを介して求め、同ＭＰＵにシェルフ２ａ、２ｂのメモ
リユニット２３ａ２３ｂに設けたレジスタ２８ａ、 ２
８ｂに記憶する。 異常レベルは、通常、ＭＰＵシェルフを構成するユニッ
トを単位とし、重要度の大きいものから、この例では電
源ユニント、ＭＰＵユニンｌ−、メモリユニット、伝送
インターフェイスユニット、入出カニニットの順番とし
、異常を発生しているユニットが先頭の順番に近づ（は
ど異常レベルが高いものと定める。 ここで、稼働側ＭＰＵシェルフ２ａの異常レベルが、？
ｅ機側ＭＰＵシェルフ２ｂの異常レベルより高い場合は
、稼働側ＭＰＬＩシェルフ２ａから待機側ＭＰＵシェル
フ２ｂに常用権の切換えを行う。 即ちここで待機側ＭＰＵシェルフ２ｂが新たに稼働側Ｍ
ＰＵシェルフとなり、逆に稼働側ＭＰＵシェルフ２ａが
待機側となる。異常を生じたＭＰＵシェルフ２ａは、修
復後も引続いて待機側ＭＰＵシェルフとなる。 他方、ｆｉｆｆＪＪ（、ｌｌＭＰＵシェルフ２ａの異常
レベルが、待４Ｈ１，Ｉ Ｍ Ｐ Ｕシェルフ２ｂの異
常レベルより低い場合および等しい場合は、常用権の切
換えを行わず異常に対する必要処理を行う。 【発明の効果］ 本発明によれば、待機冗長形の二重化制御システムにお
いて、稼働側Ｍ Ｐ Ｕシェルフから待機側ＭＰＵシェ
ルフへの常用権の切換にあたり、各々のＭＰＵシェルフ
の異常レベルを求め、稼働側ＭＰＵシェルフの異常レベ
ルが、待機側Ｍ Ｐ Ｕ シェルフの異常レベルより高
い場合にのみ切換えるようにしたため、切換にあたり待
機側ＭＰＵシェルフに異常が生じていても、上記ＭＰＵ
シェルフ間に常用権の往復が生ずることはない。このこ
とは制御システムの安定な運転のために有効である。
ク図で、第２図に対応するものである。 第１図においては第２図に対し新たに、ＭＰＵシェルフ
２ａ、２ｂにおけるＭＰＵユニット２２ａ 、 ２２ｂ
内にそれぞれ異常レベル判定部２７ （２７ａ、 ２７
ｂ）が付加され、また同じ（メモリユニット２３ａ、２
３ｂ内にそれぞれレジスタ２８ （２８ａ 、 ２８ｂ
）が付加されている。 そして人出力シエルフｌ、稼働側ＭＰＵシェルフ２ａお
よび待機側ＭＰＵシェルフ２ｂの正常時（即ち異常発生
前であって、ＭＰＵシェルフ２ａが前記の稼働状態にあ
り、ＭＰＵシェルフ２ｂが前記の待機状態にあるとき）
の動作は第２図の場合と全く同様である。 本発明においては、稼働側ＭＰＵシェルフ２ａに異常が
発生した場合、稼働側ＭＰＵシェルフ２ａから待機側Ｍ
ＰＵシェルフ２ｂに稼働を切換える前に、異常発生時の
稼働側ＭＰＵシェルフ２ａ＆び待機側ＭＰｔＪＰｔ上フ
２ｂのそれぞれの異常の程度を示す異常レベルを、各々
のＭＰＵシェルフ２ａ、２ｂのＭ Ｐ ［Ｊユニット２
２ａ、 ２２ｂに設けた異常レベル判定部２７ａ、２８
ｂを介して求め、同ＭＰＵにシェルフ２ａ、２ｂのメモ
リユニット２３ａ２３ｂに設けたレジスタ２８ａ、 ２
８ｂに記憶する。 異常レベルは、通常、ＭＰＵシェルフを構成するユニッ
トを単位とし、重要度の大きいものから、この例では電
源ユニント、ＭＰＵユニンｌ−、メモリユニット、伝送
インターフェイスユニット、入出カニニットの順番とし
、異常を発生しているユニットが先頭の順番に近づ（は
ど異常レベルが高いものと定める。 ここで、稼働側ＭＰＵシェルフ２ａの異常レベルが、？
ｅ機側ＭＰＵシェルフ２ｂの異常レベルより高い場合は
、稼働側ＭＰＬＩシェルフ２ａから待機側ＭＰＵシェル
フ２ｂに常用権の切換えを行う。 即ちここで待機側ＭＰＵシェルフ２ｂが新たに稼働側Ｍ
ＰＵシェルフとなり、逆に稼働側ＭＰＵシェルフ２ａが
待機側となる。異常を生じたＭＰＵシェルフ２ａは、修
復後も引続いて待機側ＭＰＵシェルフとなる。 他方、ｆｉｆｆＪＪ（、ｌｌＭＰＵシェルフ２ａの異常
レベルが、待４Ｈ１，Ｉ Ｍ Ｐ Ｕシェルフ２ｂの異
常レベルより低い場合および等しい場合は、常用権の切
換えを行わず異常に対する必要処理を行う。 【発明の効果］ 本発明によれば、待機冗長形の二重化制御システムにお
いて、稼働側Ｍ Ｐ Ｕシェルフから待機側ＭＰＵシェ
ルフへの常用権の切換にあたり、各々のＭＰＵシェルフ
の異常レベルを求め、稼働側ＭＰＵシェルフの異常レベ
ルが、待機側Ｍ Ｐ Ｕ シェルフの異常レベルより高
い場合にのみ切換えるようにしたため、切換にあたり待
機側ＭＰＵシェルフに異常が生じていても、上記ＭＰＵ
シェルフ間に常用権の往復が生ずることはない。このこ
とは制御システムの安定な運転のために有効である。
第１図は本発明の一実施例としてのシステムの要部構成
を示すブロック回路図、第２図は第１図に対応する従来
システムのブロック回路図である。 ■・・・・・・入出力シェルフ、１１・・・・・・電源
ユニット、１２・・・・・・稼働側入出力伝送ユニット
、１３・・・・・・待機側入出力伝送ユニット、１４．
１５．１６．１７．１８・・・・・・入出力ユニッ＋−
１２（２ａ、２ｂ）・・・・・・ＭＰＵシェルフ、（２
ａ・・・・・・稼働側ＭＰＵシェルフ、２ｂ・・・・・
・待機側ＭＰＵシェルフ） 、２１（２１ａ、２１ｂ）
−−電源ユニット、２２（２２ａ、２２ｂ） −Ｍ
Ｐ Ｕユニット、２３ （２３ａ 。 ２３ｂ）・・・・・・メモリユニット、２４（２４ａ、
２４ｂ） ・・・・・・伝送インターフェイスユニット
、２５（２５ａ、２５ｂ） ・・・・・・入出力伝送ユ
ニット、２７ （２７ａ 、 ２７ｂ）・・・・・・異
常レベル判定部、２８ （２８ａ 、 ２８ｂ）・・・
・・・レジスタ、３・・・・・・伝送ライン、Ａ・・・
・・・入出力データ。 第１図 オ ２図
を示すブロック回路図、第２図は第１図に対応する従来
システムのブロック回路図である。 ■・・・・・・入出力シェルフ、１１・・・・・・電源
ユニット、１２・・・・・・稼働側入出力伝送ユニット
、１３・・・・・・待機側入出力伝送ユニット、１４．
１５．１６．１７．１８・・・・・・入出力ユニッ＋−
１２（２ａ、２ｂ）・・・・・・ＭＰＵシェルフ、（２
ａ・・・・・・稼働側ＭＰＵシェルフ、２ｂ・・・・・
・待機側ＭＰＵシェルフ） 、２１（２１ａ、２１ｂ）
−−電源ユニット、２２（２２ａ、２２ｂ） −Ｍ
Ｐ Ｕユニット、２３ （２３ａ 。 ２３ｂ）・・・・・・メモリユニット、２４（２４ａ、
２４ｂ） ・・・・・・伝送インターフェイスユニット
、２５（２５ａ、２５ｂ） ・・・・・・入出力伝送ユ
ニット、２７ （２７ａ 、 ２７ｂ）・・・・・・異
常レベル判定部、２８ （２８ａ 、 ２８ｂ）・・・
・・・レジスタ、３・・・・・・伝送ライン、Ａ・・・
・・・入出力データ。 第１図 オ ２図
Claims (1)
- 【特許請求の範囲】 １）制御対象機器から入力したデータに基づいて所定の
演算を行い、この制御対象機器を制御するためのデータ
（以下制御出力データという）を得る２つの演算制御手
段を備え、前記演算制御手段の一方（以下稼働側演算制
御手段という）のみの前記制御出力データを前記制御対
象機器に与え、前記演算制御手段の他方（以下待機側演
算制御手段という）の前記制御出力データの前記制御対
象機器への出力を保留待機させるようにした二重化制御
システムにおいて、前記２つの演算制御手段の各々の異
常レベルを求める異常レベル判定手段を設け、 前記稼働側演算制御手段に異常が発生したとき、この稼
働側演算制御手段の前記異常レベルが前記待機側演算制
御手段の前記異常レベルより高い場合にのみ、前記稼働
側演算制御手段を新たな待機側演算制御手段とし、かつ
前記待機側演算制御手段を新たな稼働側演算制御手段と
するようにしたことを特徴とする二重化制御システムの
異常レベルによる切換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271669A JPH02118738A (ja) | 1988-10-27 | 1988-10-27 | 二重化制御システムの異常レベルによる切換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271669A JPH02118738A (ja) | 1988-10-27 | 1988-10-27 | 二重化制御システムの異常レベルによる切換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02118738A true JPH02118738A (ja) | 1990-05-07 |
Family
ID=17503232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63271669A Pending JPH02118738A (ja) | 1988-10-27 | 1988-10-27 | 二重化制御システムの異常レベルによる切換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02118738A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04314138A (ja) * | 1990-09-26 | 1992-11-05 | Honeywell Inc | プロセス制御装置のフェイルオーバ方法 |
| JPH04359322A (ja) * | 1990-09-26 | 1992-12-11 | Honeywell Inc | プロセス制御システムにおける汎用入出力冗長方式のバックアップ方法 |
-
1988
- 1988-10-27 JP JP63271669A patent/JPH02118738A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04314138A (ja) * | 1990-09-26 | 1992-11-05 | Honeywell Inc | プロセス制御装置のフェイルオーバ方法 |
| JPH04359322A (ja) * | 1990-09-26 | 1992-12-11 | Honeywell Inc | プロセス制御システムにおける汎用入出力冗長方式のバックアップ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| US12013769B2 (en) | Hot-standby redundancy control system, method, control apparatus, and computer readable storage medium | |
| EP2547045A1 (en) | Field communication system | |
| CN209014940U (zh) | 一种基于fpga的核电站数字控制计算机系统架构 | |
| KR20080020807A (ko) | Ｐｌｃ 시스템의 삼중화 장치 및 방법 | |
| JP2019149158A (ja) | 回路機器 | |
| JP3175465B2 (ja) | 二重化制御装置の切替え方法及びその二重化制御装置 | |
| JPS62187901A (ja) | ２重化コントロ−ラの制御方法 | |
| KR20020048502A (ko) | 이중 스위치 보드 및 이중화 방법 | |
| RU2745946C1 (ru) | Резервированная система управления на основе программируемых контроллеров | |
| KR200357938Y1 (ko) | 디엠에이를 이용한 이중화 메모리의 업데이트장치 | |
| JPH0495154A (ja) | 待機冗長形二重化システムの多重故障時の制御方法 | |
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| JPH03111945A (ja) | プログラマブル制御装置 | |
| JPS61260348A (ja) | ２重系計算制御方式 | |
| JPH01137338A (ja) | スタンバイ系のチェック方式 | |
| JPH0267038A (ja) | 分散形交換システムの制御方式 | |
| JPS5936306B2 (ja) | 計算機システムの診断方式 | |
| KR100208281B1 (ko) | 교환시스템에 있어서 하위프로세서 | |
| SU1010734A1 (ru) | Устройство дл управлени переключением резерва | |
| JPH0250737A (ja) | 二重化システム | |
| JPS62278601A (ja) | 論理制御装置 | |
| JPS617901A (ja) | デイジタル制御装置 | |
| JPH01266634A (ja) | 二重化制御システム | |
| JPH0281101A (ja) | プログラマブルコントローラシステム |