JPH0212054B2

JPH0212054B2 -

Info

Publication number: JPH0212054B2
Application number: JP17623981A
Authority: JP
Inventors: Kenji Machida
Original assignee: Individual
Current assignee: Individual
Priority date: 1981-11-02
Filing date: 1981-11-02
Publication date: 1990-03-16
Also published as: JPS57103421A

Description

【発明の詳細な説明】この発明は、目的とする周波数でその周波数伝
達関数を零とする高選択度の帯域波回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a highly selective band-wave circuit whose frequency transfer function becomes zero at a target frequency.

高調波歪率計の基本波除去回路などに用いられ
る高選択度の帯域波回路として、たとえば第１
図に示すようなウイーン・ブリツジ回路や、第２
図に示すような並列Ｔ型回路が知られている。こ
れらの帯域波回路において、波角周波数（以
下ω₀と略記する）およびω₀で周波数伝達関数が
零となるための平衡条件は、入力信号源e_sが定電
圧源で出力端が無負荷とすると、次のようにな
る。 For example, the first
The Vienna Bridge circuit as shown in the figure and the second
A parallel T-type circuit as shown in the figure is known. In these band wave circuits, the equilibrium condition for the wave angular frequency (hereinafter abbreviated as ω ₀ ) and the frequency transfer function to be zero at ω ₀ is that the input signal source e _s is a constant voltage source and the output end is unloaded. Then, it becomes as follows.

(イ) 第１図のウイーン・ブリツジ回路の場合、た
とえばC₁₁＝C₁₂＝Ｃ、R₁₁＝R₁₂＝Ｒとすると、
ω₀および平衡条件は、それぞれ次式のように
なる。(a) In the case of the Vienna Bridge circuit shown in Figure 1, for example, if C ₁₁ = C ₁₂ = C and R ₁₁ = R ₁₂ = R, then
ω ₀ and the equilibrium condition are as shown in the following equations.

(ロ) 第２図の並列Ｔ型回路の場合、たとえばR₂₁
＝R₂₂＝R₂₃／ｍ＝Ｒ、C₂₁＝C₂₂＝C₂₃／ｎ＝Ｃ、
ｍ＝1/2、ｎ＝２とすると、ω₀および平衡条件
は、それぞれ次式のようになる。 (b) In the case of the parallel T-type circuit shown in Figure 2, for example, R ₂₁
= R ₂₂ = R ₂₃ /m = R, C ₂₁ = C ₂₂ = C ₂₃ /n = C,
When m=1/2 and n=2, ω ₀ and the equilibrium condition are as shown in the following equations.

ω₀＝１／CR …(3) mn＝１ …(4) ところで、上述したような帯域波回路では、
第(1)式乃至第(4)式から判るように、ω₀決定素子
であるCRが平衡にも関係している。たとえばウ
イーン・ブリツジ回路の場合、ω₀を変更するた
めにC₁₁，C₁₂，R₁₁あるいはR₁₂を任意に変更する
と、第(2)式の平衡条件がくずれる。また並列Ｔ型
回路の場合、ω₀を変更するためにC₂₁乃至C₂₃あ
るいはR₂₁乃至R₂₃を任意に変更すると、第(4)式
のｍあるいはｎが変化して平衡条件がくずれる。
すなわち、ω₀の調整と平衡の調整が互いに影響
することになる。この点に関し、ω₀と平衡の相
互影響を防ぐために、ウイーン・ブリツジ回路で
は少なくとも２連動、並列Ｔ型回路では少なくと
も３連動の可変素子が用いられる。たとえばウイ
ーン・ブリツジ回路において、ω₀を変更するに
当たりＲを固定してＣを変える場合を考える。す
なわち、C₁₁とC₁₂を連動させるとC₁₂／C₁₁の比を
一定にできるので、ω₀を変更しても第(2)式の平
衡条件はくずれない。同様に、並列Ｔ型回路にお
いて、ω₀を変更するにあたりＲを固定してC₂₁乃
至C₂₃を連動させると、第(4)式のｎを一定にでき
るので、ω₀を変更しても平衡条件はくずれない。 ω ₀ =1/CR …(3) mn=1 …(4) By the way, in the band wave circuit as described above,
As can be seen from equations (1) to (4), CR, which is the ω ₀ determining element, is also related to equilibrium. For example, in the case of the Wien Bridge circuit, if C ₁₁ , C ₁₂ , R ₁₁ or R ₁₂ are arbitrarily changed in order to change ω ₀ , the equilibrium condition of equation (2) is disrupted. Furthermore, in the case of a parallel T-type circuit, if C ₂₁ to C ₂₃ or R ₂₁ to R ₂₃ are arbitrarily changed in order to change ω ₀ , m or n in equation (4) changes and the equilibrium condition is disrupted.
In other words, the adjustment of ω ₀ and the adjustment of equilibrium influence each other. In this regard, in order to prevent mutual influence of ω ₀ and balance, at least two variable elements are used in Wien bridge circuits and at least three variable elements in parallel T-type circuits. For example, consider a case in which R is fixed and C is changed when changing ω ₀ in the Vienna Bridge circuit. That is, by interlocking C ₁₁ and C ₁₂ , the ratio of C ₁₂ /C ₁₁ can be kept constant, so even if ω ₀ is changed, the equilibrium condition of equation (2) is not disrupted. Similarly, in a parallel T-type circuit, when changing ω ₀ , if R is fixed and C ₂₁ to C ₂₃ are linked, n in equation (4) can be kept constant, so even if ω ₀ is changed, Equilibrium conditions remain unchanged.

ところが、上述したことは理想状態であつて、
実用上の問題として、連動素子には必ず連動誤差
があるために、ω₀の変更とともに平衡も若干く
ずれるようになる。この軽微な平衡のずれは、信
号減衰量の小さな領域ではほとんど問題にならな
い。しかし、目的とするω₀の近傍で減衰量が大
きくなつてくると、上記平衡のずれが大きな問題
となつてくる。すなわち、上記ω₀と平衡の調整
の相互影響の残留によつて、この帯域波回路の
周波数伝達関数を零とするための調整が極めて行
ないにくいものとなる。したがつて、上記したよ
うに帯域波回路を用いて周波数伝達関数を零と
するには、相応の微調整機構あるいは自動調整回
路が必要とされる。 However, the above is an ideal situation,
As a practical problem, since interlocking elements always have interlocking errors, as ω ₀ changes, the balance will be slightly disturbed. This slight imbalance is hardly a problem in a region where the amount of signal attenuation is small. However, as the amount of attenuation increases near the target ω ₀ , the above-mentioned imbalance becomes a major problem. That is, due to the residual mutual influence of the above-mentioned ω ₀ and balance adjustment, it becomes extremely difficult to perform adjustment to make the frequency transfer function of this band wave circuit zero. Therefore, in order to make the frequency transfer function zero using a band wave circuit as described above, a corresponding fine adjustment mechanism or automatic adjustment circuit is required.

この発明は上記事情にかんがみなされたもの
で、ω₀および平衡の調整が独立でき、周波数伝
達関数を零とするための微調整が行ないやすい帯
域波回路を提供することを目的とする。 The present invention has been made in consideration of the above circumstances, and it is an object of the present invention to provide a band wave circuit in which ω ₀ and balance can be adjusted independently and fine adjustments can be easily made to make the frequency transfer function zero.

上記目的を達成するために、この発明に係る帯
域波回路は、ブートストラツプ回路およびキヤ
パシタの直列回路をその一辺に含むブリツジ回路
を備えている。このブリツジ回路において、ブー
トストラツプ回路を含むブリツジ辺でω₀の調整
を行ない、他のブリツジ辺で平衡調整を行なえ
ば、ω₀および平衡の調整が独立される。このた
め、周波数伝達関数を零とするための微調整が行
ないやすくなる。 In order to achieve the above object, a band wave circuit according to the present invention includes a bridge circuit including a bootstrap circuit and a series circuit of a capacitor on one side thereof. In this bridge circuit, if ω ₀ is adjusted on the bridge side including the bootstrap circuit and balance adjustment is performed on the other bridge sides, ω ₀ and the balance adjustment can be made independent. Therefore, it becomes easier to make fine adjustments to make the frequency transfer function zero.

次に、図面を参照してこの発明の一実施例を説
明する。第３図は、この発明に係る帯域波回路
の基本的な回路構成を示す。同図のブリツジ回路
において、第１辺は、抵抗R₃₁，R₃₂、キヤパシ
タC₃₁および非反転増幅器A₃₁からなるブートス
トラツプ回路と、キヤパシタC₃₂とから形成され
る。抵抗R₃₁およびR₃₂の一端同志の接続点ｂ点
と増幅器A₃₁の出力端ｃ点とはキヤパシタC₃₁を
介して接続され、抵抗R₃₂の他端およびキヤパシ
タC₃₂の一端は増幅器A₃₁の入力端ｄ点に接続さ
れる。ここで、抵抗R₃₁およびキヤパシタC₃₂の他
端はそれぞれａ点およびｅ点とする。第２辺は抵
抗R₃₃からなり、その一端はｅ点に接続される。
抵抗R₃₃の他端はｆ点とする。第３辺は抵抗R₃₄
からなり、その一端はｆ点に接続される。抵抗
R₃₄の他端はｇ点とする。第４辺は抵抗R₃₅から
なり、その一端はｇ点に接続され、その他端は前
記ａ点に接続される。 Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 3 shows the basic circuit configuration of a band wave circuit according to the present invention. In the bridge circuit shown in the figure, the first side is formed of a bootstrap circuit consisting of resistors R ₃₁ and R ₃₂ , a capacitor C ₃₁ and a non-inverting amplifier A ₃₁ , and a capacitor C ₃₂ . The connection point b between one ends of resistors R ₃₁ and R ₃₂ and the output end c of amplifier A ₃₁ are connected via capacitor C ₃₁ , and the other end of resistor R ₃₂ and one end of capacitor C ₃₂ are connected to amplifier A _31. is connected to the input end point d. Here, the other ends of resistor R ₃₁ and capacitor C ₃₂ are assumed to be point a and point e, respectively. The second side consists of a resistor _R33 , one end of which is connected to point e.
The other end of resistor _R33 is assumed to be point f. The third side is resistance R ₃₄
, one end of which is connected to point f. resistance
The other end of R ₃₄ is point g. The fourth side consists of a resistor _R35 , one end of which is connected to point g, and the other end connected to point a.

以上のような構成のブリツジ回路において、起
電力Eiの定電圧信号源e_sがａ点とｆ点との間に接
続される。出力電圧E₀はｅ点とｇ点との間から
取出される。ここで、ａ点乃至ｇ点の各電位をそ
れぞれEa乃至Egとし、抵抗R₃₂およびキヤパシタ
C₃₁を流れる電流をそれぞれI₁およびI₂とする。ま
た、増幅器A₃₁の増幅度をＡとし、入力インピー
ダンスを無限大、出力インピーダンスを零とみな
し、前記ｅ点、ｇ点間からの出力電圧E₀は無負
荷時のものとする。 In the bridge circuit configured as described above, a constant voltage signal source e _s of electromotive force Ei is connected between point a and point f. Output voltage E ₀ is taken out between point e and point g. Here, the potentials from point a to point g are respectively Ea to Eg, and the resistance R ₃₂ and capacitor
Let the currents flowing through C ₃₁ be I ₁ and I ₂ , respectively. Further, it is assumed that the amplification degree of the amplifier A ₃₁ is A, the input impedance is infinite, and the output impedance is zero, and the output voltage E ₀ between the points e and g is that at no load.

以上の場合の第３図の回路動作を、ここではｆ
点を電位の基準に選び、Ef＝０として説明する。
信号源e_sの角周波数をωとして、ａ点とｆ点間の
電位差を第１辺と第２辺の各電位および電圧降下
から考えると、 Ei＝Ea−Ef＝R₃₁（I₁＋I₂）＋R₃₂I₁ ＋１／jωC₃₂I₁＋Ee−Ef …(5) となる。Ef＝０を代入してこれを整理すると、 Ei−Ee＝（R₃₁＋R₃₂＋１／jωC₃₂）I₁ ＋R₃₁I₂ …(6) を得る。ここで、ａ点とｄ点間の電位差を与える
と、Ef＝０ではEa＝Eiであるから、 Ea−Ed＝Ei−Ed＝R₃₁（I₁＋I₂）＋R₃₂I₁ ＝（R₃₁＋R₃₂）I₁＋R₃₁I₂ …(7) となる。同様にａ点とｃ点間の電位差を考える
と、 Ei−Ec＝R₃₁（I₁＋I₂）＋１／jωC₃₁I₂ ＝R₃₁I₁＋（R₃₁＋１／jωC₃₁）I₂ …(8) となる。一方、増幅器A₃₁の増幅度はＡであるか
ら、 Ec＝AEd …(9) である。第(9)式を第(8)式に代入すると、 Ei−AEd＝R₃₁I₁＋（R₃₁＋１／jωC₃₁）I₂ …(10) となる。ここで、第(7)式の両辺をＡ倍すると、 AEi−AEd＝Ａ（R₃₁＋R₃₂）I₁＋AR₃₁I₂ …(11) となる。第(11)式から第(10)式を引くと、（Ａ−１）Ei＝｛Ａ（R₃₁＋R₃₂）−R₃₁｝I₁＋｛AR₃₁
−（R₃₁＋１／jωC₃₁）｝I₂ ＝｛（Ａ−１）R₃₁＋AR₃₂｝I₁＋｛（Ａ−１）R₃₁−
１／jωC₃₁｝I₂…(12) となる。ここで、式を整理しやすくするために次
の変数変換を行なう。 The circuit operation of FIG. 3 in the above case is described here as f
This will be explained by selecting a point as the reference potential and assuming that Ef=0.
Letting the angular frequency of the signal source e _s be ω, and considering the potential difference between points a and f from each potential and voltage drop on the first and second sides, Ei=Ea−Ef=R ₃₁ (I ₁ + I ₂ )+R ₃₂ I ₁ +1/jωC ₃₂ I ₁ +Ee−Ef (5). By substituting Ef=0 and rearranging this, we obtain Ei−Ee=(R ₃₁ +R ₃₂ +1/jωC ₃₂ )I ₁ +R ₃₁ I ₂ (6). Here, given the potential difference between point a and point d, Ea=Ei when Ef=0, so Ea−Ed=Ei−Ed=R ₃₁ (I ₁ + I ₂ ) + R ₃₂ I ₁ = (R ₃₁ +R ₃₂ ) I ₁ + R ₃₁ I ₂ ...(7). Similarly, considering the potential difference between points a and c, Ei−Ec=R ₃₁ (I ₁ + I ₂ ) + 1/jωC ₃₁ I ₂ = R ₃₁ I ₁ + (R ₃₁ + 1/jωC ₃₁ ) I ₂ …( 8) becomes. On the other hand, since the amplification degree of the amplifier A ₃₁ is A, Ec=AEd (9). Substituting equation (9) into equation (8) yields Ei−AEd=R ₃₁ I ₁ + (R ₃₁ +1/jωC ₃₁ ) I ₂ (10). Here, when both sides of equation (7) are multiplied by A, AEi-AEd=A(R ₃₁ +R ₃₂ )I ₁ +AR ₃₁ I ₂ (11). Subtracting equation (10) from equation (11), (A-1) Ei = {A (R ₃₁ + R ₃₂ ) − R ₃₁ }I ₁ + {AR ₃₁
−(R ₃₁ +1/jωC ₃₁ )}I ₂ ={(A-1)R ₃₁ +AR ₃₂ }I ₁ +{(A-1)R ₃₁ −
1/jωC ₃₁ }I ₂ …(12). Here, in order to make the equation easier to organize, we perform the following variable conversion.

第（13）式を用いて第(12)式を書き直すと、（Ａ−１）Ei＝k₁I₁＋k₂I₂ …(14) となる。これをI₂について整理すると、 I₂＝１／k₂｛（Ａ−１）Ei−k₁I₁｝ …(15) となる。第（15）式を第(6)式に代入すると、 Ei−Ee＝（R₃₁＋R₃₂＋１／jωC₃₂）I₁＋R₃₁／k₂｛（
Ａ−１）Ei−k₁I₁｝＝（R₃₁＋R₃₂＋１／jωC₃₂−k₁／k₂R₃₁）I₁＋R₃₁／k₂（Ａ−１）Ei ＝｛（１−k₁／k₂）R₃₁＋R₃₂＋１／jωC₃₂｝I₁＋
R₃₁／k₂（Ａ−１）Ei…(16) となる。これを整理すると、｛１−R₃₁／k₂（Ａ−１）｝Ei−Ee＝｛（１−k₁／k₂
）R₃₁＋R₃₂＋１／jωC₃₂｝I₁…(17) となる。一方、ｅ点とｆ点間の電位差Ee−Efに
ついて考えると、Ef＝０であるから、 Ee−Ef＝Ee＝R₃₃I₁ …(18) である。これをI₁について整理すると、 I₁＝１／R₃₃Ee …(19) となる。第（19）式を第（17）式に代入すると、｛１−R₃₁／k₂（Ａ−１）｝Ei−Ee＝｛（１−k₁／k₂
）R₃₁＋R₃₂＋１／jωC₃₂｝１／R₃₃Ee ＝｛（１−k₁／k₂）R₃₁／R₃₃＋R₃₂／R₃₃＋１／jωC
₃₂R₃₃｝Ee…(20) となる。これを整理すると、｛１−R₃₁／k₂（Ａ−１）｝Ei＝｛（１−k₁／k₂）R₃₁／R₃₃＋R₃₂／R₃₃＋１／jωC₃₂R₃₃＋１｝Ee…(21) となる。第（21）式の両辺にk₂をかけると、｛k₂−R₃₁（Ａ−１）｝Ei＝｛（k₂−k₁）R₃₁／R₃₃＋k
₂（R₃₂／R₃₃＋１／jωC₃₂R₃₃＋１）｝Ee…(22) となる。ここで、第（22）式の変数を第（13）式
からもとの変数にもどすと、｛（Ａ−１）R₃₁−１／jωC₃₁−R₃₁（Ａ−１）｝Ei ＝〔｛（Ａ−１）R₃₁−１／jωC₃₁−（Ａ−１
）R₃₁−AR₃₂｝R₃₁／R₃₃ ＋｛（Ａ−１）R₃₁−１／jωC₃₁｝｛R₃₂／R_3
3＋１／jωC₃₂R₃₃＋１｝〕Ee…(23) となる。これを整理すると、 −１／jωC₃₁Ei＝〔｛−１／jωC₃₁−AR₃₂｝R₃₁／R
₃₃＋｛（Ａ−１）R₃₁−１／jωC₃₁｝・｛jωC₃₂（R₃₂＋R₃₃）＋１／jωC₃₂R₃₃
｝〕Ee…(24) となる。第（24）式両辺に−jωC₃₁をかけると、 Ei＝〔｛１＋jωC₃₁R₃₂A｝R₃₁／R₃₃＋｛−jωC₃₁R₃₁（
Ａ−１）＋１｝・｛jωC₃₂（R₃₂＋R₃₃）＋１／jωC₃₂R_3
3｝〕Ee ＝jωC₃₂R₃₃｛１＋jωC₃₁R₃₂A｝R₃₁／R₃₃＋｛１−jωC_3
1R₃₁（Ａ−１）｝｛１＋jωC₃₂（R₃₂＋R₃₃）｝／jωC₃₂R₃₃Ee ＝jωC₃₂R₃₁−ω²C₃₁C₃₂R₃₁R₃₂A＋１＋ω²C₃₁C₃₂R₃₁
（R₃₂＋R₃₃）（Ａ−１）／jωC₃₂R₃₃ ＋jω｛C₃₂（R₃₂＋R₃₃）−C₃₁R₃₁（Ａ−１）｝／ Ee ＝１＋ω²C₃₁C₃₂R₃₁｛（R₃₂＋R₃₃）（Ａ−１）−R₃₂A｝
＋jω｛C₃₂R₃₁＋C₃₂（R₃₂＋R₃₃）／jωC₃₂R₃₃ −C₃₁R₃₁（Ａ−１）｝／ Ee ＝１＋ω²C₃₁C₃₂R₃₁｛（Ａ−１）R₃₃−R₃₂｝／jωC₃₂R₃₃ ＋jω｛C₃₂（R₃₁＋R₃₂＋R₃₃）−C₃₁R₃₁（Ａ−１）｝ E
e…(25) となる。これをEeについて整理すると、 Ee＝jωC₃₂R₃₃／１＋ω²C₃₁C₃₂R₃₁｛（Ａ−１）R₃₃−R_3
2｝／＋jω｛C₃₂（R₃₁＋R₃₂＋R₃₃）−C₃₁R₃₁（Ａ−１）
｝Ei…(26) となる。ここで、整理しやすくするために次の変
数変換を行なう。 When formula (12) is rewritten using formula (13), it becomes (A-1) Ei=k ₁ I ₁ +k ₂ I ₂ (14). When this is rearranged for I ₂ , I ₂ =1/k ₂ {(A-1)Ei−k ₁ I ₁ } (15). Substituting equation (15) into equation (6), Ei−Ee=(R ₃₁ +R ₃₂ +1/jωC ₃₂ )I ₁ +R ₃₁ /k ₂ {(
A-1) Ei−k ₁ I ₁ } = (R ₃₁ + R ₃₂ + 1/jωC ₃₂ −k ₁ /k ₂ R ₃₁ ) I ₁ + R ₃₁ /k ₂ (A-1)Ei = {(1-k ₁ /k ₂ )R ₃₁ +R ₃₂ +1/jωC ₃₂ }I ₁ +
R ₃₁ /k ₂ (A-1) Ei...(16). Rearranging this, {1-R ₃₁ /k ₂ (A-1)}Ei-Ee={(1-k ₁ /k ₂
) R ₃₁ + R ₃₂ + 1/jωC ₃₂ }I ₁ …(17). On the other hand, considering the potential difference Ee−Ef between point e and point f, Ef=0, so Ee−Ef=Ee=R ₃₃ I ₁ (18). When this is rearranged for I ₁ , I ₁ = 1/R ₃₃ Ee (19). Substituting equation (19) into equation (17), {1-R ₃₁ /k ₂ (A-1)}Ei-Ee={(1-k ₁ /k ₂
)R ₃₁ +R ₃₂ +1/jωC ₃₂ }1/R ₃₃ Ee = {(1-k ₁ /k ₂ )R ₃₁ /R ₃₃ +R ₃₂ /R ₃₃ +1/jωC
₃₂ R ₃₃ }Ee…(20). Rearranging this, {1-R ₃₁ /k ₂ (A-1)}Ei={(1-k ₁ /k ₂ )R ₃₁ /R ₃₃ +R ₃₂ /R ₃₃ +1/jωC ₃₂ R ₃₃ +1}Ee...(21). Multiplying both sides of equation (21) by k ₂ gives {k ₂ − R ₃₁ (A-1)} Ei = {(k ₂ − k ₁ ) R ₃₁ /R ₃₃ +k
₂ (R ₃₂ /R ₃₃ +1/jωC ₃₂ R ₃₃ +1)}Ee…(22). Here, if we return the variables in equation (22) to the original variables from equation (13), we get {(A-1)R ₃₁ -1/jωC ₃₁ -R ₃₁ (A-1)}Ei = [ {(A-1)R ₃₁ -1/jωC ₃₁ -(A-1
)R ₃₁ −AR ₃₂ }R ₃₁ /R ₃₃ +{(A-1)R ₃₁ −1/jωC ₃₁ }{R ₃₂ /R _{3
3} +1/jωC ₃₂ R ₃₃ +1}]Ee...(23) Rearranging this, −1/jωC ₃₁ Ei=[{−1/jωC ₃₁ −AR ₃₂ }R ₃₁ /R
₃₃ +{(A-1)R ₃₁ -1/jωC ₃₁ } ・{jωC ₃₂ (R ₃₂ +R ₃₃ )+1/jωC ₃₂ R ₃₃
}] Ee…(24) becomes. Multiplying both sides of equation (24) by −jωC ₃₁ , Ei=[{1+jωC ₃₁ R ₃₂ A}R ₃₁ /R ₃₃ +{−jωC ₃₁ R ₃₁ (
A-1)+1}・{jωC ₃₂ (R ₃₂ +R ₃₃ )+1/jωC ₃₂ R _{3
3} }〕Ee =jωC ₃₂ R ₃₃ {1+jωC ₃₁ R ₃₂ A}R ₃₁ /R ₃₃ +{1−jωC _{3
1} R ₃₁ (A-1)} {1+jωC ₃₂ (R ₃₂ +R ₃₃ )}/jωC ₃₂ R ₃₃ Ee =jωC ₃₂ R ₃₁ −ω ² C ₃₁ C ₃₂ R ₃₁ R ₃₂ A+1+ω ² C ₃₁ C ₃₂ R ₃₁
(R ₃₂ + R ₃₃ ) (A-1) / jωC ₃₂ R ₃₃ + jω {C ₃₂ (R ₃₂ + R ₃₃ ) − C ₃₁ R ₃₁ (A-1)} / Ee = 1 + ω ² C ₃₁ C ₃₂ R ₃₁ {( R ₃₂ + R ₃₃ ) (A-1) - R ₃₂ A}
+jω{C ₃₂ R ₃₁ +C ₃₂ (R ₃₂ +R ₃₃ )/jωC ₃₂ R ₃₃ −C ₃₁ R ₃₁ (A-1)}/Ee = 1+ω ² C ₃₁ C ₃₂ R ₃₁ {(A-1) R ₃₃ − R ₃₂ }/jωC ₃₂ R ₃₃ +jω{C ₃₂ (R ₃₁ +R ₃₂ +R ₃₃ )−C ₃₁ R ₃₁ (A-1)} E
e…(25) becomes. Organizing this for Ee, Ee=jωC ₃₂ R ₃₃ /1+ω ² C ₃₁ C ₃₂ R ₃₁ {(A-1) R ₃₃ −R _{3
2} } /+jω{C ₃₂ (R ₃₁ +R ₃₂ +R ₃₃ )−C ₃₁ R ₃₁ (A-1)
}Ei…(26). Here, to make it easier to organize, we will perform the following variable conversion.

１＋ω²C₃₁C₃₂R₃₁｛（Ａ−１）R₃₃−R₃₂｝＝
X₃ ω｛C₃₂（R₃₁＋R₃₂＋R₃₃）−C₃₁R₃₁（Ａ−１）＝Y₃ …(27) ωC₃₂R₃₃＝Z₃ 第（27）式を用いて第（26）式を書き直すと、 Ee＝jZ₃／X₃＋jY₃Ei＝jZ₃（X₃−jY₃）／（X₃＋jY₃）
（X₃−jY₃）Ei＝jZ₃X₃＋Z₃Y₃／X²／₃＋Y²／₃Ei…(28) となる。 1+ω ² C ₃₁ C ₃₂ R ₃₁ {(A-1) R ₃₃ −R ₃₂ }=
_X ₃ _ω _{_} _{_} _{_} _{_} _{_} _{_} _{_} _{_} Rewriting the equation, Ee=jZ ₃ /X ₃ +jY ₃ Ei=jZ ₃ (X ₃ −jY ₃ )/(X ₃ +jY ₃ )
(X ₃ - jY ₃ ) Ei = jZ ₃ X ₃ + Z ₃ Y ₃ /X ² / ₃ + Y ² / ₃ Ei...(28).

次に、ブリツジ回路の第３辺と第４辺について
考える。 Next, consider the third and fourth sides of the bridge circuit.

Ef＝０としたのであるから、ｇ点電位Egはａ
点電位Ea＝EiをR₃₄とR₃₅によつて分圧した形で
与えられる。したがつて、 Eg＝R₃₄／R₃₄＋R₃₅Ei …(29) となる。一方、出力電圧E₀はｅ点とｇ点間の電
位差であるから、 E₀＝Ee−Eg …(30) である。したがつて、第（30）式に第（28）式お
よび第（29）式を代入すると、 E₀＝jZ₃X₃＋Z₃Y₃／X²／₃＋Y²／₃Ei−R₃₄／R₃₄＋R₃₅Ei ＝（jZ₃＋Z₃Y₃／X²／₃＋Y²／₃−R₃₄／R₃₄＋R₃₅）Ei
…(31) となる。ここで、周波数伝達関数G₃（jω）を考え
ると、第（31）式は次のようになる。 Since we set Ef=0, the potential Eg at point g is a
It is given by dividing the point potential Ea=Ei by _R34 and _R35 . Therefore, Eg=R ₃₄ /R ₃₄ +R ₃₅ Ei...(29). On the other hand, since the output voltage E ₀ is the potential difference between the point e and the point g, E ₀ =Ee−Eg (30). Therefore, by substituting equations (28) and (29) into equation (30), E ₀ = jZ ₃ X ₃ + Z ₃ Y ₃ /X ² / ₃ + Y ² / ₃ Ei−R ₃₄ / R ₃₄ + R ₃₅ Ei = (jZ ₃ + Z ₃ Y ₃ /X ² / ₃ + Y ² / ₃ − R ₃₄ / R ₃₄ + R ₃₅ ) Ei
…(31) becomes. Here, considering the frequency transfer function G ₃ (jω), equation (31) becomes as follows.

G₃（jω）＝E₀／Ei＝jZ₃X₃＋Z₃Y₃／X²／₃＋Y²／₃−R₃₄
／R₃₄＋R₃₅…(32) 第（32）式において、ω＝ω₀のときG₃（jω₀）
の虚数項が零となるものとすると、このとき
jZ₃X₃＝０であるから、これを第（27）式からも
との変数にもどすと、 jZ₃X₃＝jω₀C₃₂R₃₃〔１＋ω₀ ²C₃₁C₃₂R₃₁｛（Ａ−１）
R₃₃−R₃₂｝〕＝０…(33) となる。ここで、ω₀＞０であるから、第（33）
式が成立つのは、１＋ω₀ ²C₃₁C₃₂R₃₁｛（Ａ−１）R₃₃−R₃₂｝＝０
…(34) のとき、すなわちX₃＝０のときである。第（34）
式をω₀について整理すると、となる。また、ω＝ω₀のときX₃＝０を第（32）
式に代入すると、 G₃（jω₀）＝Z₃Y₃／Y²／₃−R₃₄／R₃₄＋R₃₅＝Z₃／Y₃−R_3
4／R₃₄＋R₃₅ …(36) となる。第（27）式から第（36）式のZ₃，Y₃を
もとの変数にもどすと、 G₃（jω₀）＝ω₀C₃₂R₃₃／ω₀｛C₃₂（R₃₁＋R₃₂＋R₃₃）
−C₃₁R₃₁（Ａ−１）｝−R₃₄／R₃₄＋R₃₅ ＝R₃₃／R₃₁＋R₃₂＋R₃₃−C₃₁／C₂₃R₃₁（Ａ−
１）−R₃₄／R₃₄＋R₃₅ ＝R₃₃（R₃₄＋R₃₅）−R₃₄｛R₃₁＋R₃₂＋R₃₃−C
₃₁／C₃₂R₃₁（Ａ−１）｝／｛R₃₁＋R₃₂＋R₃₃−C₃₁／C₃₂R
₃₁（Ａ−１）｝（R₃₄＋R₃₅）＝R₃₃R₃₅−R₃₄〔R₃₂＋R₃₁｛１−C₃₁／C₃₂（
Ａ−１）｝〕／〔R₃₂＋R₃₃＋R₃₁｛１−C₃₁／C₃₂（Ａ−
１）｝〕（R₃₄＋R₃₅）…(37) となる。第（35）式および第（37）式において、
Ａ＝１とすると、この両式は次のように単純化さ
れる。G ₃ (jω)=E ₀ /Ei=jZ ₃ X ₃ +Z ₃ Y ₃ /X ² / ₃ +Y ² / ₃ −R ₃₄
/R ₃₄ +R ₃₅ …(32) In equation (32), when ω=ω ₀ , G ₃ (jω ₀ )
Assuming that the imaginary term of is zero, then
_Since _jZ ₃ _{_} _{_} _{_} _{_} _{_} ^_ _{_} _{_} _{_} -1)
R ₃₃ −R ₃₂ }]=0...(33). Here, since ω ₀ > 0, the (33rd)
The formula holds true when 1+ω ₀ ² C ₃₁ C ₃₂ R ₃₁ {(A-1) R ₃₃ −R ₃₂ }=0
...(34), that is, when X ₃ =0. No. (34)
If we rearrange the equation for ω ₀ , we get becomes. Also, when ω = ω _0, X ₃ = 0 is the (32nd)
Substituting into the equation, G ₃ (jω ₀ ) = Z ₃ Y ₃ /Y ² / ₃ −R ₃₄ /R ₃₄ +R ₃₅ = Z ₃ /Y ₃ −R _{3
4} /R ₃₄ + R ₃₅ …(36). Returning Z ₃ and Y ₃ in equations (27) to (36) to their original variables, G ₃ (jω ₀ ) = ω ₀ C ₃₂ R ₃₃ /ω ₀ {C ₃₂ (R ₃₁ + R ₃₂ + _R33 )
-C ₃₁ R ₃₁ (A-1)} -R ₃₄ /R ₃₄ +R ₃₅ =R ₃₃ /R ₃₁ +R ₃₂ +R ₃₃ -C ₃₁ /C ₂₃ R ₃₁ (A-
1) −R ₃₄ /R ₃₄ +R ₃₅ =R ₃₃ (R ₃₄ +R ₃₅ ) −R ₃₄ {R ₃₁ +R ₃₂ +R ₃₃ −C
₃₁ /C ₃₂ R ₃₁ (A-1)} / {R ₃₁ +R ₃₂ +R ₃₃ -C ₃₁ /C ₃₂ R
₃₁ (A-1)} (R ₃₄ + R ₃₅ ) = R ₃₃ R ₃₅ - R ₃₄ [R ₃₂ + R ₃₁ {1-C ₃₁ /C ₃₂ (
A-1)}] / [R ₃₂ +R ₃₃ +R ₃₁ {1-C ₃₁ /C ₃₂ (A-
1)] (R ₃₄ + R ₃₅ )...(37). In equations (35) and (37),
If A=1, both equations can be simplified as follows.

第（39）式から、G₃（jω₀）＝０を与える条件、
すなわち平衡条件は、 R₃₃R₃₅＝R₃₄（R₃₁＋R₃₂） …(40) となる。 From equation (39), the condition that gives G ₃ (jω ₀ )=0,
That is, the equilibrium condition is R ₃₃ R ₃₅ = R ₃₄ (R ₃₁ + R ₃₂ )...(40).

第（40）式に示された平衡条件式には、C₃₁，
C₃₂のパラメータは含まれていない。すなわち、
第（38）式に示すように、キヤパシタC₃₁，C₃₂の
少なくとも１つを変えることでω₀を調整し、第
（40）式に示すように、抵抗R₃₃，R₃₄あるいは
R₃₅の少なくとも１つを変えることで平衡を調整
するようにすれば、ω₀と平衡の調整を完全に独
立とすることができる。また、従来の帯域波回
路ではω₀と平衡の調整の相互影響を少なくする
必要性から連動可変素子を用いるため、第(1)式あ
るいは第(3)式から判るように、たとえば連動可変
キヤパシタＣの変化に対するω₀の変化は同率で
逆比例する。すなわち、連動可変キヤパシタＣが
ｘ倍になればω₀は１／ｘになる。ところが、上
述したようにこの発明に係る帯域波回路では、
本質的にω₀と平衡の調整を独立にできるので、
連動可変素子を用いる必要がない。第（38）式か
ら判るように、たとえばキヤパシタC₃₁の変化に
対するω₀の変化は1/2乗率で逆比例する。すなわ
ち、キヤパシタC₃₁がｘ倍になればω₀は１／√
になる。 The equilibrium condition shown in equation (40) includes C ₃₁ ,
C ₃₂ parameters are not included. That is,
As shown in equation (38), ω ₀ is adjusted by changing at least one of the capacitors C ₃₁ and C ₃₂ , and as shown in equation (40), the resistance R ₃₃ , R ₃₄ or
By adjusting the balance by changing at least one of R ₃₅ , it is possible to make the adjustment of ω ₀ and the balance completely independent. Furthermore, in conventional band wave circuits, interlocking variable elements are used to reduce the mutual influence of ω ₀ and balance adjustment, so as can be seen from equation (1) or equation (3), for example, interlocking variable capacitors The change in ω ₀ with respect to the change in C is equally and inversely proportional. That is, if the variable interlocking capacitor C increases x times, ω ₀ becomes 1/x. However, as mentioned above, in the band wave circuit according to the present invention,
Essentially, ω ₀ and equilibrium adjustment can be made independently, so
There is no need to use interlocking variable elements. As can be seen from equation (38), for example, the change in ω ₀ with respect to the change in the capacitor C ₃₁ is inversely proportional to the 1/2 power. In other words, if the capacitor C ₃₁ becomes x times, ω ₀ becomes 1/√
become.

以上述べたように、この発明に係る帯域波回
路によれば、ω₀と平衡の調整を独立させること
ができる。さらに、ω₀決定素子を連動させる必
然性がないことから、ω₀決定素子の変化に対す
るω₀の変化を従来の帯域波回路の1/2乗に圧縮
できる。このため、ω₀における周波数伝達関数
を零にする微調整が行ないやすくなるとともに、
精密な連動素子が不要となるのでコスト的にも有
利な帯域波回路を得ることができる。 As described above, according to the band wave circuit according to the present invention, ω ₀ and balance adjustment can be made independent. Furthermore, since there is no necessity of interlocking the ω ₀ determining elements, the change in ω ₀ with respect to the change in the ω ₀ determining element can be compressed to the 1/2 power of the conventional band wave circuit. Therefore, it is easier to make fine adjustments to make the frequency transfer function at ω ₀ zero, and
Since precise interlocking elements are not required, a band wave circuit that is advantageous in terms of cost can be obtained.

次に、第（37）式においてＡ≠１の場合を考え
てみる。ここで、１−C₃₁／C₃₂（Ａ−１）＝０ …(41) すなわち、Ａ＝C₃₂／C₃₁＋１ …(42) とした場合は、第（37）式は次のようになる。 Next, consider the case where A≠1 in equation (37). Here, if 1-C ₃₁ /C ₃₂ (A-1)=0...(41), that is, A=C ₃₂ /C ₃₁ +1...(42), then equation (37) becomes as follows. Become.

G₃（jω₀）＝R₃₃R₃₅−R₃₄R₃₂／（R₃₂＋R₃₃）（R₃₄＋R₃₅）…(43) 第（43）式における平衡条件は、 R₃₃R₃₅＝R₃₄R₃₂ …(44) となる。この場合の平衡条件としては、その前提
として第（42）式の成立が要求される。このた
め、キヤパシタC₃₁あるいはC₃₂によつてω₀を変
更する場合はC₃₁とC₃₂を連動させることが必要と
なる。たとえば、Ａ＝２とした場合は、C₃₁＝C₃₂
が保たれるように、C₃₁およびC₃₂を連動させなけ
ればならない。この場合、実用上の連動誤差か
ら、前述したこの発明の目的、すなわちω₀と平
衡の独立性が失なわれる恐れがある。ところが、
第（42）式が満足されておれば、第（35）式およ
び第（44）式から判るように、ω₀と平衡は独立
できる。たとえば、第（42）式を満足する条件の
１つとして、C₃₁＝C₃₂＝Ｃ，Ａ＝２を考え、これ
を第（35）式に代入すると、となり、ω₀は、第（44）式の平衡条件に含まれ
ないR₃₁によつて可変できる。G ₃ (jω ₀ ) = R ₃₃ R ₃₅ −R ₃₄ R ₃₂ / (R ₃₂ + R ₃₃ ) (R ₃₄ + R ₃₅ )…(43) The equilibrium condition in equation (43) is R ₃₃ R ₃₅ = R ₃₄ R ₃₂ …(44). In this case, the equilibrium condition requires that equation (42) holds true. Therefore, when changing ω ₀ using the capacitor C ₃₁ or C ₃₂ , it is necessary to link C ₃₁ and C ₃₂ . For example, if A=2, C ₃₁ = C ₃₂
C ₃₁ and C ₃₂ must be linked so that In this case, there is a risk that the above-described purpose of the present invention, that is, the independence of ω ₀ and equilibrium, will be lost due to practical interlocking errors. However,
If Equation (42) is satisfied, as can be seen from Equations (35) and (44), ω ₀ and equilibrium can be independent. For example, if we consider C ₃₁ =C ₃₂ =C, A=2 as one of the conditions for satisfying equation (42), and substitute this into equation (35), we get Therefore, ω ₀ can be varied by R ₃₁ , which is not included in the equilibrium condition of equation (44).

なお、第（41）式において、｜C₃₁／C₃₂（Ａ−１）｜≪１ …(46) なる条件が満足されるならば、実用上Ａ≠１であ
つても、第（38）式および第（40）式のω₀およ
び平衡の条件を適用できる。すなわち、第（46）
式を満たす限り、Ａ≠１であつてもC₃₁≪C₃₂であ
れば、実用上Ａ＝１の場合と同様な効果を得るこ
とができる。しかし、実用上の問題として考える
ならば、Ａを大きくとつてC₃₁≪C₃₂とするよりも
Ａ≒１として第（46）式を満たした方がC₃₁，C₃₂
の設定の自由度が高くなるのでより望ましい。 In addition, in equation (41), if the following condition is satisfied: |C ₃₁ /C ₃₂ (A-1) | <<1...(46), even if A≠1 in practice, the equation (38) The conditions of ω ₀ and equilibrium in Equation and Equation (40) can be applied. That is, No. (46)
As long as the formula is satisfied, even if A≠1, if C ₃₁ <<C ₃₂ , the same effect as in the case of A=1 can be obtained in practice. However, if we think about it as a practical problem, it is better to set A≒1 and satisfy equation (46) than to set A large so that C ₃₁ _≪C ₃₂ _.
This is more desirable because it increases the degree of freedom in setting.

また、第（35）式および第（37）式において、
Ａ＝０（ｃ点電位Ec＝０とすることに相当する）
とおいても、やはり帯域波作用を示すことが判
るが、この場合はω₀と平衡の調整が独立しない。 Also, in equations (35) and (37),
A=0 (corresponds to point c potential Ec=0)
However, in this case, ω ₀ and balance adjustment are not independent.

また、第３図のブリツジ回路の第１辺におい
て、抵抗R₃₁，R₃₂とキヤパシタC₃₂は単なる直列
回路であるから、図示はしないが、このキヤパシ
タC₃₂を抵抗R₃₁のａ点側に配置しても何ら差支え
ない。または図示はしないが、増幅器A₃₁の入力
端を、抵抗R₃₂側に接続する代りに、抵抗R₃₁の
ａ点側に接続しても、ブートストラツプ回路とし
ての作用は全く同じで、前述したと全く同様な作
用効果を得ることができる。 Also, in the first side of the bridge circuit in Figure 3, the resistors R ₃₁ and R ₃₂ and the capacitor C ₃₂ are simply a series circuit, so although not shown, the capacitor C ₃₂ is connected to the point a side of the resistor R ₃₁ . There is no problem in placing it. Alternatively, although not shown, if the input terminal of the amplifier A ₃₁ is connected to the point a side of the resistor R ₃₁ instead of connecting it to the resistor R ₃₂ side, the function as a bootstrap circuit is exactly the same, and as described above. Exactly the same effects can be obtained.

また、このブリツジ回路の第３辺および第４辺
は、抵抗の代りに、この抵抗によつて生じる電圧
降下に相当する信号源におきかえても差支えな
い。 Further, the third and fourth sides of this bridge circuit may be replaced with signal sources corresponding to the voltage drop caused by the resistors instead of the resistors.

次に、この発明の他の実施例について説明す
る。第４図は第３図からの変形を判りやすくする
ための補助的回路図である。第４図の構成要素、
R₄₁乃至R₄₅，C₄₁，C₄₂およびA₄₁の接続関係は、
第３図の構成要素R₃₁乃至R₃₅，C₃₁，C₃₂および
A₃₁のものと同一である。第４図のブリツジ回路
において、ａ点とｆ点との間に、起電力Ei₁の定
電圧信号源e_s1と起電力Ei₂の定電圧信号源e_s2の直
列回路が接続される。この場合、信号源e_s1とe_s2
の位相関係を「＋」と「−」によつて表わすこと
にする。信号源e_s1の「＋」側および信号源e_s2の
「−」側は、それぞれａ点およびｆ点に接続され、
信号源e_s1とe_s2の接続点ｈ点はｇ点に接続される。
また、出力電圧E₀はｅ点とｇ点との間から取出
される。このブリツジ回路の第３辺と第４辺につ
いて、ｇ点とｈ点を切離した場合のａ点とｇ点間
の電位差Ea−Eg、およびｇ点とｆ点間の電位差
Eg−Efが、 Ea−Eg＝Ei₁ Eg−Ef＝Ei₂ Ei₁＋Ei₂＝Ei …(47) の関係にある場合、ｇ点とｈ点間の電位差は零で
ある。したがつて、第（47）式が満足されている
限り、ｇ点とｈ点は接続してもしなくても同等で
ある。また、第３図および第４図のブリツジ回路
は各辺とも同じ回路構成であるから、両者は等価
である。 Next, other embodiments of the invention will be described. FIG. 4 is an auxiliary circuit diagram for making the modification from FIG. 3 easier to understand. Components in Figure 4,
The connection relationships between R ₄₁ to R ₄₅ , C ₄₁ , C ₄₂ and A ₄₁ are as follows:
Components R ₃₁ to R ₃₅ , C ₃₁ , C ₃₂ and
Same as A ₃₁ . In the bridge circuit of FIG. 4, a series circuit of a constant voltage signal source e _s1 of an electromotive force Ei ₁ and a constant voltage signal source e _s2 of an electromotive force Ei ₂ is connected between points a and f. In this case, the signal sources e _s1 and e _s2
Let us express the phase relationship by "+" and "-". The "+" side of signal source e _s1 and the "-" side of signal source e _s2 are connected to point a and point f, respectively,
A connection point h between signal sources e _s1 and e _s2 is connected to point g.
Further, the output voltage E ₀ is taken out from between point e and point g. Regarding the third and fourth sides of this bridge circuit, the potential difference Ea-Eg between points a and g when points g and h are separated, and the potential difference between points g and f
When Eg-Ef has the following relationship: Ea-Eg=Ei ₁ Eg-Ef=Ei ₂ Ei ₁ +Ei ₂ =Ei (47), the potential difference between point g and point h is zero. Therefore, as long as Equation (47) is satisfied, points g and h are equivalent whether or not they are connected. Furthermore, since the bridge circuits shown in FIGS. 3 and 4 have the same circuit configuration on each side, they are equivalent.

次に第４図を出発点として、第５図に示す実施
例を説明する。第５図の構成要素R₅₁乃至R₅₅，
C₅₁，C₅₂およびA₅₁の接続関係は、第３図の構成
要素R₃₁乃至R₃₅，C₃₁，C₃₂およびA₃₁のものと同
一である。なお、第５図のブリツジ回路の第３辺
は、抵抗R₅₄と増幅度Amの反転増幅器A₅₂との並
列回路からなる。増幅器A₅₂の出力端および抵抗
R₅₄の一端はｆ点に接続され、抵抗R₅₄の他端は
増幅器A₅₂の入力端ｇ点に接続される。また、電
位の基準を接地点にとり、これをｈ点とする。 Next, the embodiment shown in FIG. 5 will be described using FIG. 4 as a starting point. Components R ₅₁ to R ₅₅ in FIG. 5,
The connection relationships of C ₅₁ , C ₅₂ and A ₅₁ are the same as those of the components R ₃₁ to R ₃₅ , C ₃₁ , C ₃₂ and A ₃₁ in FIG. Note that the third side of the bridge circuit in FIG. 5 consists of a parallel circuit of a resistor R ₅₄ and an inverting amplifier A ₅₂ with an amplification factor Am. Amplifier A ₅₂ output terminal and resistance
One end of R ₅₄ is connected to point f, and the other end of resistor R ₅₄ is connected to the input end of amplifier A _52, point g. Further, the reference potential is set to the ground point, and this is defined as the h point.

以上のような構成のブリツジ回路において、起
電力Ei₁の定電圧信号源e_s1がａ点とｈ点に与えら
れ、出力電圧E₀はｅ点とｈ点との間から取出さ
れる。また、ａ点乃至ｈ点の各点の電位をそれぞ
れEa乃至Ehとし、抵抗R₅₅を流れる電流をI₃とす
る。さらに、増幅器A₅₁およびA₅₂の入力インピ
ーダンスは無限大、出力インピーダンスは零とみ
なし、ｅ点、ｇ点間の出力は無負荷とする。 In the bridge circuit configured as described above, a constant voltage signal source e _s1 of an electromotive force Ei ₁ is applied to points a and h, and an output voltage E ₀ is taken out from between points e and h. Further, the potentials at points a to h are respectively Ea to Eh, and the current flowing through the resistor _R55 is _I3 . Further, it is assumed that the input impedances of the amplifiers A ₅₁ and A ₅₂ are infinite, the output impedances are zero, and the output between points e and g is unloaded.

第５図のブリツジ回路において、まず第３辺と
第４辺について考える。ｈ点は、電位の基準とし
たのでEh＝０である。したがつて、ａ点とｈ点
間の電位差すなわち信号源電圧Ei₁は、 Ei₁＝Ea−Eh＝Ea …(48) となる。またEgはEaよりも抵抗R₅₅による電圧降
下分だけ低電位であるから、 Eg＝Ea−R₅₅I₃ …(49) となる。同様にEfはEgよりも抵抗R₅₄による電圧
降下分だけ低電位であるから、 Ef＝Eg−R₅₄I …(50) となる。一方、増幅器A₅₂は増幅度Amの反転増
幅器であるから、位相の反転を「−」符号で表わ
せば、 Ef＝−AmEg …(51) となる。ここで第（49）式をI₃について整理する
と、 I₃＝１／R₅₅（Ea−Eg） …(52) となる。また、第（50）式および第（51）式か
ら、 Eg−R₅₄I₃＝−AmEg …(53) を得るが、これを整理して第（52）式を代入する
と、（１＋Am）Eg＝R₅₄I₃＝R₅₄／R₅₅（Ea−Eg） …(54) となる。これをさらに整理すると、（１＋Am＋R₅₄／R₅₅）Eg＝R₅₄／R₅₅Ea …(55) となる。これをEgについて整理すると、 Eg＝R₅₄／R₅₅／１＋Am＋R₅₄／R₅₅Ea …(56) となる。また、第（51）式と第（56）から Ef＝−AmR₅₄／R₅₅／１＋Am＋R₅₄／R₅₅Ea ＝−R₅₄／R₅₅／１／Ａ＋１＋R₅₄／R₅₅AmEa …(57) を得る。 In the bridge circuit shown in FIG. 5, first consider the third and fourth sides. Since point h is used as a potential reference, Eh=0. Therefore, the potential difference between point a and point h, that is, the signal source voltage Ei ₁ is Ei ₁ =Ea−Eh=Ea (48). Furthermore, since Eg has a lower potential than Ea by the voltage drop caused by the resistor R ₅₅ , Eg=Ea−R ₅₅ I ₃ (49). Similarly, Ef has a lower potential than Eg by the voltage drop caused by the resistor _R54 , so Ef=Eg− _R54I (50). On the other hand, since the amplifier A ₅₂ is an inverting amplifier with an amplification degree Am, if the phase inversion is expressed by a "-" sign, Ef=-AmEg (51). Here, when formula (49) is rearranged with respect to I ₃ , I ₃ =1/R ₅₅ (Ea−Eg) (52). Also, from equations (50) and (51), we obtain Eg−R ₅₄ I ₃ = −AmEg …(53), but when we rearrange this and substitute equation (52), we get (1+Am)Eg = R ₅₄ I ₃ = R ₅₄ / R ₅₅ (Ea−Eg) …(54). If we organize this further, we get (1+Am+ _R54 / _R55 )Eg= _R54 / _R55Ea ...(55). If we organize this regarding Eg, Eg=R ₅₄ /R ₅₅ /1+Am+R ₅₄ /R ₅₅ Ea...(56). Also, from equations (51) and (56), we obtain Ef=-AmR ₅₄ /R ₅₅ /1+Am+R ₅₄ /R ₅₅ Ea =-R ₅₄ /R ₅₅ /1/A+1+R ₅₄ /R ₅₅ AmEa...(57) .

第（56）式および第（57）式において、Amが
非常に大きく、実用上無限大とみなせる場合は、
Am＝∞を両式に代入して、を得る。また、ｇ点とｆ点間の電位差Eg−Efを
Ei₂とすれば、これに第（488）式、第（58）式お
よび第（59）式を代入して、 Ei₂＝Eg−Ef＝０−（R₅₄／R₅₅Ea）＝R₅₄／R₅₅Ea＝R₅₄／R₅₅Ei₁ …(60) を得る。さらに、Ei＝Ei₁＋Ei₂とすれば、第
（60）式から、 Ei＝Ei₁＋Ei₂＝Ei₁＋R₅₄／R₅₅Ei₁ ＝R₅₅＋R₅₄／R₅₅Ei₁ …(61) を得る。 In equations (56) and (57), if Am is very large and can be considered infinite in practical terms, then
Substituting Am=∞ into both equations, get. Also, the potential difference Eg−Ef between point g and point f is
If Ei ₂ , then substitute equations (488), (58), and (59) into Ei ₂ = Eg - Ef = 0 - (R ₅₄ / R ₅₅ Ea) = R ₅₄ /R ₅₅ Ea=R ₅₄ /R ₅₅ Ei ₁ …(60) is obtained. Furthermore, if Ei = Ei ₁ + Ei ₂ , then from equation (60), Ei = Ei ₁ + Ei ₂ = Ei ₁ + R ₅₄ / R ₅₅ Ei ₁ = R ₅₅ + R ₅₄ / R ₅₅ Ei ₁ ...(61) obtain.

ここで、第４図と第５図の回路を比較すると、
第４図におけるEi₁，Ei₂と第５図におけるEi₁，
Ei₂が同等の働きをすることは明らかである。ま
た、第４図および第５図のブリツジ回路の第１辺
および第２辺はいずれも同じ回路構成なので、ど
ちらもｈ点を基準に考えれば等価である。すなわ
ち、第５図のブリツジ回路は第３図のブリツジ回
路と同様な帯域波作用を持つ。ただし、第５図
の場合は、入力信号源e_s1と出力電圧E₀を取出す
端子との接地回路が互いに共通となつているの
で、他の回路への適合性は第３図の場合よりもよ
い。 Now, if we compare the circuits in Figures 4 and 5, we get
Ei ₁ and Ei ₂ in Figure 4 and Ei ₁ in Figure 5,
It is clear that Ei ₂ works equally well. Furthermore, since both the first side and the second side of the bridge circuits in FIGS. 4 and 5 have the same circuit configuration, they are equivalent when considered with respect to point h. That is, the bridge circuit of FIG. 5 has a band wave effect similar to that of the bridge circuit of FIG. 3. However, in the case of Figure 5, the grounding circuit between the input signal source e _s1 and the terminal from which the output voltage E ₀ is taken out is common, so compatibility with other circuits is better than in the case of Figure 3. good.

第３図のブリツジ回路の周波数伝達関数G₃
（jω）＝E₀／Eiと、第５図のブリツジ回路の周波
数伝達関数G₅（jω）＝E₀／Ei₁の関係を求めてみる
と、第（61）式を用いて、 G₃（jω）＝E₀／Ei＝１／R₅₄／＋R₅₅＝E₀／Ei₁ ＝R₅₅／R₅₄＋R₅₅G₅（jω） …(62) となる。すなわち、G₃（jω）とG₅（jω）は、大き
さがR₅₅／（R₅₅＋R₅₄）だけ異なる以外は同じで
ある。増幅器A₅₁の増幅度Ａが１とすれば、第５
図のω₀および平衡条件の式は、第（38）式およ
び第（40）式と同様で、次のようになる。 Frequency transfer function G ₃ of the bridge circuit in Fig. 3
(jω) = E ₀ /Ei and the frequency transfer function G ₅ (jω) = E ₀ /Ei ₁ of the bridge circuit shown in Fig. 5. Using equation (61), we find that G ₃ (jω)=E ₀ /Ei=1/R ₅₄ /+R ₅₅ =E ₀ /Ei ₁ =R ₅₅ /R ₅₄ +R ₅₅ G ₅ (jω) (62). That is, G ₃ (jω) and G ₅ (jω) are the same except that their sizes differ by R ₅₅ /(R ₅₅ +R ₅₄ ). If the amplification degree A of amplifier A ₅₁ is 1, then the fifth
The equations for ω ₀ and the equilibrium condition in the figure are similar to equations (38) and (40), and are as follows.

なお、第５図の増幅器A₅₁の増幅度Ａが２の場
合のω₀およびその平衡条件は、第３図を用いて
第（44）および第（45）式を導びいたときと同様
の手順で求めることができる。ただし、第５図の
回路では、ｆ点電位Efを零とせずに、ｈ点電位
を零としている。また、ω₀においては、出力電
圧E₀すなわちｅ点電位Eeが零になる点に注意し
てほしい。すなわち、Ef≠＝０、Ee＝０とおい
て、第（44）および第（45）式を求めたと同様の
解析をすれば明らかなように、ａ点からｆ点まで
の間の回路において、抵抗R₅₃はω₀の決定に関与
しない。増幅器A₅₁の増幅度Ａを２とし、増幅器
A₅₂の増幅度が十分に大きいものとし、キヤパシ
タの容量をC₅₁＝C₅₂＝Ｃとしたとき、ω₀および
平衡条件の式は、次のようになる。 Note that when the amplification degree A of amplifier A ₅₁ in FIG. 5 is 2, ω ₀ and its equilibrium condition are the same as when deriving equations (44) and (45) using FIG. It can be found by following the steps. However, in the circuit shown in FIG. 5, the potential at point h is set to zero instead of the potential at point f Ef. Also, please note that at ω ₀ , the output voltage E ₀ , that is, the potential Ee at point e becomes zero. In other words, if Ef≠=0 and Ee=0, and the same analysis as in equations (44) and (45) is performed, it is clear that in the circuit from point a to point f, the resistance R ₅₃ does not participate in the determination of ω ₀ . Amplifier A ₅₁ 's amplification degree A is 2, and the amplifier
Assuming that the amplification degree of A ₅₂ is sufficiently large and the capacitance of the capacitor is C ₅₁ =C ₅₂ =C, the equations for ω ₀ and the equilibrium condition are as follows.

すなわち、ω₀は、平衡調整から独立した抵抗
R₅₁によつて調整できる。 That is, ω ₀ is the resistance independent of the balancing adjustment
Can be adjusted by R ₅₁ .

次に第４図を出発点として、第６図に示す実施
例を説明する。第６図の構成要素、R₆₁乃至R₆₅，
C₆₁，C₆₂およびA₆₁の接続関係は、第３図の構成
要素、R₃₁乃至R₃₅，C₃₁，C₃₂およびA₃₁のものと
同一である。第４図のブリツジ回路において、ａ
点とｆ点との間に、起電流Icの定電流信号源i_s1と
起電力Ei₂の定電圧信号源e_s2との直列回路が接続
される。この場合、信号源i_s1とe_s2の位相関係を
「＋」と「−」によつて表わすことにする。信号
源i_s1の「＋」側および信号源e_s2の「−」側は、
それぞれａ点およびｆ点に接続され、信号源i_s1
とe_s2の接続点ｈ点はｇ点に接続される。また、
出力電圧E₀はｅ点とｇ点との間から取出される。
このブリツジ回路において、ａ点乃至ｈ点の各電
位をそれぞれEa乃至Ehとし、R₆₂，C₆₁，R₆₅の各
素子を流れる電流をそれぞれI₁，I₂，I₃とする。
また、増幅器A₆₁の入力インピーダンスを無限
大、出力インピーダンスを零とみなし、ｅ点、ｇ
点間の出力電圧は無負荷時のものとする。まず、
このブリツジ回路の第３辺と第４辺について考え
る。ａ点とｇ点間の電位差Ea−Egおよびｇ点と
ｆ点間の電位差Eg−Efについて、 Ea−Eg＝Ei₁ Eg−Ef＝Ei₂｝ …(65) の関係にある場合、第４図のEi₁，Ei₂と第６図の
Ei₁，Ei₂は同等の働きをし、ブリツジ回路の第１
辺と第２辺は、第４図、第６図とも同じ回路であ
るから、これらは等価な回路であることが判る。
すなわち、第６図のブリツジ回路は第３図のブリ
ツジ回路と同様な帯域波作用を持つ。 Next, the embodiment shown in FIG. 6 will be described using FIG. 4 as a starting point. Components of FIG. 6, R ₆₁ to R ₆₅ ,
The connection relationships of C ₆₁ , C ₆₂ and A ₆₁ are the same as those of the components R ₃₁ to R ₃₅ , C ₃₁ , C ₃₂ and A ₃₁ in FIG. In the bridge circuit of Fig. 4, a
A series circuit of a constant current signal source i _s1 of an electromotive current Ic and a constant voltage signal source e _s2 of an electromotive force Ei ₂ is connected between the point and the point f. In this case, the phase relationship between the signal sources i _s1 and e _s2 will be expressed by "+" and "-". The "+" side of signal source i _s1 and the "-" side of signal source e _s2 are
connected to point a and point f, respectively, and the signal source i _s1
The connection point h between and e _s2 is connected to point g. Also,
Output voltage E ₀ is taken out between point e and point g.
In this bridge circuit, the potentials at points a to h are respectively Ea to Eh, and the currents flowing through the elements R ₆₂ , C ₆₁ , and R ₆₅ are I ₁ , I ₂ , and I _{3 ,} respectively.
Also, assuming that the input impedance of amplifier A ₆₁ is infinite and the output impedance is zero, point e, g
The output voltage between points is that at no load. first,
Let us consider the third and fourth sides of this bridge circuit. Regarding the potential difference Ea-Eg between point a and g and the potential difference Eg-Ef between point g and f, if the relationship is Ea-Eg=Ei ₁ Eg-Ef=Ei ₂ }...(65), then the fourth Ei ₁ and Ei ₂ in Figure 6 and
Ei ₁ and Ei ₂ have the same function and are the first of the bridge circuits.
Since the side and the second side are the same circuit in both FIGS. 4 and 6, it can be seen that these are equivalent circuits.
That is, the bridge circuit of FIG. 6 has a band wave effect similar to that of the bridge circuit of FIG. 3.

なお、第６図の回路の場合、ω₀および平衡条
件を与える式が第３図の回路の場合と多少異なつ
たものになるので、本質は変らないが、第６図の
動作を改めて説明する。 In the case of the circuit shown in Figure 6, the equations giving ω ₀ and the equilibrium conditions are somewhat different from those of the circuit shown in Figure 3, so although the essence remains the same, we will explain the operation of Figure 6 again. .

第６図において、ｈ点を電位の基準とし、Eg
＝Eh＝０とする。また、信号源i_s1およびe_s2の角
周波数をωとする。まず電流について考えると、 Ic＝I₁＋I₂＋I₃ …(66) であり、ａ点とｇ点との間の電圧降下は、Eg＝
０であるから、 Ea−Eg＝Ea＝R₆₅I₃ …(67) となる。また、簡単化のため、増幅器A₆₁の増幅
度Ａが１の場合を考える。すると、Ed＝Ecとな
るから、抵抗R₆₂とキヤパシタC₆₁の電圧降下は等
しいので、 R₆₂I₁＝１／jωC₆₁I₂ …(68) を得る。これをI₂について整理すると、 I₂＝jωC₆₁R₆₂I₁ …(69) となる。第（66）式と第（67）式から、 Ea＝R₆₅I₃＝R₆₅｛Ic−（I₁＋I₂）｝ …(70) を得る。これに第（69）式を代入すると、 Ea＝R₆₅｛Ic−（１＋jωC₆₁R₆₂）I₁｝ …(71) となる。また、第（65）式から、Eg＝０なので、 Ef＝−Ei₂ …(72) である。ａ点とｆ点間の電位差Ea−Efを、ブリ
ツジ回路の第３辺、第４辺について考えると、第
（71）式と第（72）式から、 Ea−Ef＝R₆₅｛Ic−（１＋jωC₆₁R₆₂）I₁｝＋Ei₂＝R₆₅Ic−（R₆₅＋jωC₆₁R₆₂R₆₅）I₁＋Ei₂ ＝R₆₅Ic−（jωC₆₂R₆₅−ω²C₆₁C₆₂R₆₅）１／jωC₆₂I₁＋Ei₂…(73) を得る。一方、Ea−Efをブリツジ回路の第１辺、
第２辺について考えると、 Ea−Ef＝R₆₁（I₁＋I₂）＋R₆₂I₁＋１／jωC₆₂I₁＋Ee−
Ef ＝（R₆₁＋R₆₂＋１／jωC₆₂）I₁＋R₆₁I₂＋Ee−Ef…(
74) となる。この式の右辺に第（69）式と第（72）式
を代入すると、 Ea−Ef＝（R₆₁＋R₆₂＋１／jωC₆₂）I₁＋jωC₆₁R₆₁R₆₂I₁＋Ee＋Ei₂ ＝｛１−ω²C₆₁C₆₂R₆₁R₆₂＋jωC₆₂（R₆₁＋R₆₂）｝
１／jωC₆₂I₁＋Ee＋Ei₂…(75) となる。ここで、第（73）式と第（75）式は等し
いから、 R₆₅Ic−（jωC₆₂R₆₅−ω²C₆₁C₆₂R₆₂R₆₅）１／jωC₆₂I
₁＋Ei₂ ＝｛１−ω²C₆₁C₆₂R₆₁R₆₂＋jωC₆₂（R₆₁＋R₆₂）｝
１／jωC₆₂I₁＋Ee＋Ei₂…(76) を得る。これを整理すると、 R₆₅Ic−Ee＝｛１−ω²C₆₁C₆₂R₆₁R₆₂＋jωC₆₂（R₆₁＋R
₆₂）｝１／jωC₆₂I₁ ＋（jωC₆₂R₆₅−ω²C₆₁C₆₂R₆₂R₆₅）１／jωC₆₂I₁ ＝｛１−ω²C₆₁C₆₂R₆₂（R₆₁＋R₆₅）＋jωC₆₂（R₆₁
＋R₆₂＋R₆₅）｝１／jωC₆₂I₁…(77) となる。一方、抵抗R₆₃による電圧降下Ee−Ef
は、 Ee−Ef＝R₆₃I₁ …(78) であるから、第（72）式と第（78）式からI₁を求
めると、 I₁＝１／R₆₃（Ee−Ef）＝１／R₆₃（Ee＋Ei₂） …(79) となる。また、出力電圧E₀は、Eg＝０であるか
ら、 E₀＝Ee−Eg＝Ee …(80) である。したがつて、第（77）式、第（79）式お
よび第（80）式から、 R₆₅Ic−E₀＝｛１−ω²C₆₁C₆₂R₆₂（R₆₁＋R₆₅）＋jωC₆₂
（R₆₁＋R₆₂＋R₆₅）｝×１／jωC₆₂R₆₃（E₀＋Ei₂）…(81
) を得る。ここで式の整理を簡単にするために、次
のような変数変換を行なう。 In Figure 6, point h is taken as the reference potential, and Eg
=Eh=0. Further, the angular frequencies of the signal sources i _s1 and e _s2 are assumed to be ω. First, considering the current, Ic=I ₁ +I ₂ +I ₃ ...(66), and the voltage drop between point a and g is Eg=
Since it is 0, Ea−Eg=Ea=R ₆₅ I ₃ …(67). Also, for the sake of simplicity, consider the case where the amplification degree A of the amplifier A ₆₁ is 1. Then, since Ed=Ec, the voltage drops across the resistor R ₆₂ and the capacitor C ₆₁ are equal, so we obtain R ₆₂ I ₁ =1/jωC ₆₁ I ₂ (68). When this is rearranged for I ₂ , I ₂ =jωC ₆₁ R ₆₂ I ₁ …(69). From equations (66) and (67), we obtain Ea=R ₆₅ I ₃ = R ₆₅ {Ic−(I ₁ +I ₂ )} (70). Substituting equation (69) into this, Ea=R ₆₅ {Ic−(1+jωC ₆₁ R ₆₂ )I ₁ } (71). Also, from equation (65), Eg=0, so Ef=-Ei ₂ (72). Considering the potential difference Ea−Ef between point a and point f for the third and fourth sides of the bridge circuit, from equations (71) and (72), Ea−Ef=R ₆₅ {Ic−( 1 + jωC ₆₁ R ₆₂ ) I ₁ } + Ei ₂ = R ₆₅ Ic−(R ₆₅ +jωC ₆₁ R ₆₂ R ₆₅ )I ₁ +Ei ₂ =R ₆₅ Ic−(jωC ₆₂ R ₆₅ −ω ² C ₆₁ C ₆₂ R ₆₅ )1/jωC ₆₂ I ₁ + Ei ₂ …(73) is obtained. On the other hand, Ea−Ef is the first side of the bridge circuit,
Considering the second side, Ea−Ef=R ₆₁ (I ₁ + I ₂ ) + R ₆₂ I ₁ +1/jωC ₆₂ I ₁ +Ee−
Ef = (R ₆₁ + R ₆₂ + 1/jωC ₆₂ ) I ₁ + R ₆₁ I ₂ + Ee−Ef…(
74). Substituting equations (69) and (72) into the right-hand side of this equation, Ea−Ef=(R ₆₁ +R ₆₂ +1/jωC ₆₂ )I ₁ +jωC ₆₁ R ₆₁ R ₆₂ I ₁ +Ee+Ei ₂ = {1-ω ² C ₆₁ C ₆₂ R ₆₁ R ₆₂ +jωC ₆₂ (R ₆₁ + R ₆₂ )}
1/jωC ₆₂ I ₁ +Ee+Ei ₂ …(75). Here, since equation (73) and equation (75) are equal, R ₆₅ Ic−(jωC ₆₂ R ₆₅ −ω ² C ₆₁ C ₆₂ R ₆₂ R ₆₅ )1/jωC ₆₂ I
₁ +Ei ₂ = {1-ω ² C ₆₁ C ₆₂ R ₆₁ R ₆₂ +jωC ₆₂ (R ₆₁ + R ₆₂ )}
1/jωC ₆₂ I ₁ +Ee+Ei ₂ …(76) is obtained. Rearranging this, R ₆₅ Ic−Ee={1−ω ² C ₆₁ C ₆₂ R ₆₁ R ₆₂ +jωC ₆₂ (R ₆₁ +R
₆₂ )}1/jωC ₆₂ I ₁ + (jωC ₆₂ R ₆₅ −ω ² C ₆₁ _C ₆₂ R 62 R ₆₅ )1/jωC ₆₂ I ₁ = {1−ω ² C ₆₁ C ₆₂ R ₆₂ (R ₆₁ + R ₆₅ )＋jωC ₆₂ (R ₆₁
+R ₆₂ +R ₆₅ )}1/jωC ₆₂ I ₁ …(77). On the other hand, the voltage drop Ee−Ef due to resistance R ₆₃
is Ee−Ef=R ₆₃ I ₁ …(78), so when I ₁ is calculated from equations (72) and (78), I ₁ = 1/R ₆₃ (Ee − Ef) = 1 /R ₆₃ (Ee+Ei ₂ ) ...(79). Furthermore, since Eg=0, the output voltage E ₀ is E ₀ =Ee−Eg=Ee (80). Therefore, from equations (77), (79), and (80), R ₆₅ Ic−E ₀ = {1−ω ² C ₆₁ C ₆₂ R ₆₂ (R ₆₁ + R ₆₅ ) + jωC ₆₂
(R ₆₁ + R ₆₂ + R ₆₅ )}×1/jωC ₆₂ R ₆₃ (E ₀ + Ei ₂ )…(81
) is obtained. Here, in order to simplify the arrangement of the expressions, we perform the following variable conversion.

１−ω²C₆₁C₆₂R₆₂（R₆₁＋R₆₅）＝X₆ ωC₆₂（R₆₁＋R₆₂＋R₆₅）＝Y₆ ωC₆₂R₆₃＝Z₆ …(82) すると、第（81）式と第（82）式から、 R₆₅Ic−E₀＝X₆＋jY₆／jZ₆（E₀＋Ei₂） …(83) を得る。これを整理すると、 jZ₆R₆₅Ic−（X₆＋jY₆）Ei₂＝（X₆＋jY₆）E₀＋jZ₆E₀＝
｛X₆＋ｊ（Y₆＋Z₆）｝E₀…(84) となる。ここで、IcとEi₂が比例するとして、比
例定数をｋとすると、 Ic＝kEi₂ …(85) を得る。これを用いて第（84）式を整理すると、 jZ₆R₆₅kEi₂−（X₆＋jY₆）Ei₂＝｛−X₆＋ｊ（Z₆R₆₅k−
Y₆）｝Ei₂＝｛X₆＋ｊ（Y₆＋Z₆）｝E₀…(86) となる。これを整理して、増幅器A₆₁の増幅度Ａ
が１の場合における第６図の回路の周波数伝達関
数G₆（jω）＝E₀／Ei₂を求めると、となる。第（87）式において、ω＞０でω＝ω₀
のときに虚数項が零となるとすると、 jX₆Z₆（R₆₅k＋１）＝０が求まる。これを第
（82）式からもとの変数にもどすと、 jX₆Z₆（R₆₅k＋１）＝ｊ｛１−ω₀ ²C₆₁C₆₂R₆₂（R₆₁＋R₆₅）｝×ω₀C₆₂R₆₃（R₆₅k＋１）＝０…(88) となる。ω₀＞０であるから、第（88）が成立つ
のはX₆＝０、すなわち１−ω₀ ²C₆₁C₆₂R₆₂（R₆₁＋
R₆₅）＝０のときである。したがつて、を得る。また、ω＝ω₀のとき、X₆＝０を第（87）
式に代入すると、となる。第（82）式から第（90）式の変数をもと
にもどすと、となる。第（91）式から、G₆（jω₀）＝０を与える
平衡条件は、 R₆₃R₆₅k＝R₆₁＋R₆₂＋R₆₅ …(92) となる。ここで、 R₆₁＋R₆₅＝Ｒ …(93) とすると、ω₀は第（89）式と第（93）式から、となる。また、第（92）式の両辺にR₆₄をかけて
第（93）式を代入すると、 R₆₄R₆₃R₆₅k＝R₆₄（R₆₁＋R₆₂＋R₆₅）＝R₆₄（Ｒ＋R₆₂） …(95) となる。ここで、 R₆₄k＝１ …(96) とすると、第（95）式は次のようになる。1−ω ² C ₆₁ C ₆₂ R ₆₂ (R ₆₁ + R ₆₅ ) = X ₆ ωC ₆₂ (R ₆₁ + R ₆₂ + R ₆₅ ) = Y ₆ ωC ₆₂ R ₆₃ = Z ₆ …(82) Then, Equation (81) From equation (82), we obtain R ₆₅ Ic−E ₀ =X ₆ +jY ₆ /jZ ₆ (E ₀ +Ei ₂ )...(83). To rearrange this, jZ ₆ R ₆₅ Ic− (X ₆ + jY ₆ ) Ei ₂ = (X ₆ + jY ₆ ) E ₀ + jZ ₆ E ₀ =
{X ₆ +j (Y ₆ +Z ₆ )}E ₀ ...(84). Here, assuming that Ic and Ei ₂ are proportional, and let k be the constant of proportionality, we obtain Ic=kEi ₂ (85). Using this to rearrange equation (84), jZ ₆ R ₆₅ kEi ₂ − (X ₆ + jY ₆ ) Ei ₂ = {−X ₆ + j (Z ₆ R ₆₅ k−
Y ₆ )}Ei ₂ = {X ₆ +j(Y ₆ +Z ₆ )}E ₀ ...(86). Organizing this, the amplification degree A of amplifier A ₆₁
Determining the frequency transfer function G ₆ (jω)=E ₀ /Ei ₂ of the circuit in Figure 6 when is 1, we get becomes. In equation (87), ω>0 and ω=ω ₀
If the imaginary term becomes zero when , jX ₆ Z ₆ (R ₆₅ k+1)=0 can be found. Returning this to the original variables from equation (82), jX ₆ Z ₆ (R ₆₅ k+1) = j{1-ω ₀ ² C ₆₁ C ₆₂ R ₆₂ (R ₆₁ + R ₆₅ )}×ω ₀ C ₆₂ R ₆₃ (R ₆₅ k+1)=0…(88). Since ω ₀ > 0, the number (88) holds because X ₆ = 0, that is, 1−ω ₀ ² C ₆₁ C ₆₂ R ₆₂ (R ₆₁ +
R ₆₅ )=0. Therefore, get. Also, when ω = ω ₀ , X ₆ = 0 is the (87th)
Substituting into the expression, becomes. Returning the variables from equation (82) to equation (90), we get becomes. From equation (91), the equilibrium condition that provides G ₆ (jω ₀ )=0 is R ₆₃ R ₆₅ k=R ₆₁ +R ₆₂ +R ₆₅ (92). Here, if R ₆₁ + R ₆₅ = R...(93), then ω ₀ is calculated from equations (89) and (93), becomes. Also, multiplying both sides of equation (92) by R ₆₄ and substituting equation (93), R ₆₄ R ₆₃ R ₆₅ k=R ₆₄ (R ₆₁ + R ₆₂ + R ₆₅ ) = R ₆₄ (R + R ₆₂ )... (95) becomes. Here, if R ₆₄ k=1 (96), then equation (95) becomes as follows.

R₆₃R₆₅＝R₆₄（Ｒ＋R₆₂） …(97) 第３図の場合のω₀と平衡の式、第（38）式お
よび第（40）式と、第６図の場合のω₀と平衡の
式、第（94）式および第（97）式とを比較すれば
判るように、両者は同等である。 R ₆₃ R ₆₅ = R ₆₄ (R + R ₆₂ ) ...(97) ω ₀ and the equilibrium equations, equations (38) and (40) in the case of Fig. 3, and ω ₀ in the case of Fig. 6 As can be seen by comparing the equilibrium equations, equations (94) and (97), they are equivalent.

次に、第６図の回路をより具体化した第７図の
実施例を説明する。すなわち、NPNトランジス
タQ₁のコレクタａ点に抵抗R₇₁およびR₇₅の一端
が接続され、抵抗R₇₅の他端はNPNトランジスタ
Q₂のコレクタｇに接続される。上記抵抗R₇₁の他
端ｂ点は抵抗R₇₂を介して上記トランジスタQ₂の
ベースｄ点に接続され、上記ｂ点はコンデンサ
C₇₁を介して上記トランジスタQ₂のエミツタｃ点
に接続される。上記ｄ点にはコンデンサC₇₂の一
端が接続され、コンデンサC₇₂の他端ｅ点は抵抗
R₇₃を介して前記トランジスタQ₁のエミツタｆ点
に接続される。このｆ点は抵抗R₇₄を介して負電
源端ｊ点に接続され、前記ｃ点は抵抗R₇₆を介し
て上記ｊ点に接続される。前記ｇ点およびｊ点に
は、それぞれ直流電源B₁の正極および直流電源
B₂の負極が接続され、上記直流電源B₁の負極と
直流電源B₂の正極はｈ点で互いに接続される。
そして、入力信号源e_sは前記トランジスタQ₁のベ
ースｋ点とｈ点との間に与えられ、出力電圧E₀
は前記ｅ点とｈ点との間から取出される。 Next, the embodiment shown in FIG. 7, which is a more specific version of the circuit shown in FIG. 6, will be described. That is, one ends of resistors _R71 and _R75 are connected to collector point a of NPN transistor _Q1 , and the other end of resistor _R75 is connected to the NPN transistor.
Connected to collector g of Q ₂ . The other end point b of the resistor R ₇₁ is connected to the base point d of the transistor Q ₂ via the resistor R ₇₂ , and the point b is connected to the capacitor.
It is connected to the emitter point c of the transistor Q ₂ via C ₇₁ . One end of capacitor C ₇₂ is connected to point d above, and the other end of capacitor C ₇₂ , point e, is a resistor.
It is connected to the emitter point f of the transistor _Q1 via _R73 . This point f is connected to the negative power supply terminal point j via a resistor R ₇₄ , and the point c is connected to the j point via a resistor R ₇₆ . The positive terminal of the DC power supply _B1 and the DC power supply are connected to the g point and the j point, respectively.
The negative electrode of B ₂ is connected, and the negative electrode of the DC power source B ₁ and the positive electrode of the DC power source B ₂ are connected to each other at point h.
The input signal source e _s is applied between the base of the transistor Q ₁ at point k and point h, and the output voltage E ₀
is extracted from between the points e and h.

第６図と第７図の回路を比較すると、第６図の
信号源i_s1とe_s2は第７図のトランジスタQ₁のコレ
クタ出力とエミツタ出力に対応し、第６図の増幅
器A₆₁は第７図のトランジスタQ₂によつて構成さ
れるエミツタホロワに対応することが判る。ま
た、第７図の直流電源B₁，B₂の交流インピーダ
ンスを零とすれば、ｇ，ｈ，ｊの各点は全て交流
的に同電位であるから、これらは第６図のｇ点、
ｈ点に対応する。さらに、第６図の抵抗R₆₁乃至
R₆₅およびキヤパシタC₆₁，C₆₂は、それぞれ、第
７図の抵抗R₇₁乃至R₇₅およびキヤパシタC₇₁，C₇₂
に対応する。 Comparing the circuits of FIG. 6 and FIG. 7, the signal sources i _s1 and e _s2 of FIG. 6 correspond to the collector output and emitter output of transistor Q ₁ of FIG. 7, and the amplifier A ₆₁ of FIG. It can be seen that this corresponds to the emitter follower constituted by the transistor _Q2 of FIG. Furthermore, if the AC impedance of the DC power sources B ₁ and B ₂ in Fig. 7 is zero, the points g, h, and j are all at the same potential in terms of AC, so these are the points g,
Corresponds to point h. Furthermore, the resistance R ₆₁ to
R ₆₅ and capacitors C ₆₁ and C ₆₂ are respectively the resistors R ₇₁ to R ₇₅ and capacitors C ₇₁ and C ₇₂ in FIG.
corresponds to

第７図において、トランジスタQ₁とQ₂は、電
流増幅率が十分に大きく、電圧帰還率および出力
アドミタンスが十分小さいものとする。また、
R₇₁＝０，R₇₂＝R₇₅とし、ｈ点を電位の基準とす
る。この場合、平衡条件は第（92）式から、 R₇₃R₇₅k＝R₇₂＋R₇₅＝2R₇₅ …(98) となる。これを整理すると、 R₇₃k＝２ …(99) となる。一方、第（85）式からｋを求めると、ｋ＝Ic／Ei₂ …(100) となる。第（100）式においてIcはトランジスタ
Q₁のコレクタ電流、Ei₂はトランジスタQ₁のエミ
ツタ電圧に相当する。第（99）式と第（100）式
から、 R₇₃Ic／Ei₂＝２ …(101) を得る。一方、ω＝ω₀において出力電圧E₀が零
になるとすれば、ω₀においてｅ点とｊ点は交流
的に同電位となるため、トランジスタQ₁のエミ
ツタｆ点とｊ点との間には抵抗R₇₃およびR₇₄が
並列接続されたのと等価になる。また、トランジ
スタQ₁の電流増幅率は十分大きいので、そのコ
レクタ電流Icとエミツタ電流I_Eとは等しいものと
みなすと、トランジスタQ₁のエミツタ電圧Ef＝
Ei₂は、 Ei₂＝R₇₃R₇₄／R₇₃＋R₇₄I_E＝R₇₃R₇₄／R₇₃＋R₇₄Ic…(10
2) となる。第（101）式と第（102）式から、 R₇₃Ic／Ei₂＝R₇₃Ic／R₇₃R₇₄／R₇₃＋R₇₄Ic ＝R₇₃＋R₇₄／R₇₄＝R₇₃／R₇₄＋１＝２ …(103) を得るが、これを整理すると、 R₇₃＝R₇₄ …(104) となる。また、ω₀は、第（89）式を用いて（R₇₁＝０、R₇₂＝R₇₅より）を得る。すなわち、第７図の回路では、トランジ
スタQ₁，Q₂の電流増幅率が十分に大きく、電圧
帰還率および出力アドミタンスが十分に小さく、
R₇₁＝０でR₇₂＝R₇₅とすれば、ω₀および平衡条件
の式は第（105）式および第（104）式に示すよう
になる。 In FIG. 7, it is assumed that transistors Q ₁ and Q ₂ have a sufficiently large current amplification factor and sufficiently small voltage feedback factor and output admittance. Also,
R ₇₁ =0, R ₇₂ =R ₇₅ , and point h is the potential reference. In this case, the equilibrium condition becomes R ₇₃ R ₇₅ k=R ₇₂ +R ₇₅ =2R ₇₅ (98) from equation (92). Rearranging this, we get R ₇₃ k=2...(99). On the other hand, when k is determined from equation (85), k=Ic/Ei ₂ (100). In equation (100), Ic is a transistor
The collector current of Q ₁ , Ei ₂ , corresponds to the emitter voltage of transistor Q ₁ . From equations (99) and (100), we obtain R ₇₃ Ic/Ei ₂ =2 (101). On the other hand, if the output voltage E ₀ becomes zero at ω = ω ₀ , then at _ω ₀ the points e and j have the same AC potential, so there is a is equivalent to resistors R ₇₃ and R ₇₄ connected in parallel. Furthermore, since the current amplification factor of transistor Q ₁ is sufficiently large, assuming that its collector current Ic and emitter current I _E are equal, the emitter voltage Ef of transistor Q ₁ is
Ei ₂ is Ei ₂ = R ₇₃ R ₇₄ / R ₇₃ + R ₇₄ I _E = R ₇₃ R ₇₄ / R ₇₃ + R ₇₄ Ic…(10
2) becomes. From equations (101) and (102), R ₇₃ Ic / Ei ₂ = R ₇₃ Ic / R ₇₃ R ₇₄ / R ₇₃ + R ₇₄ Ic = R ₇₃ + R ₇₄ / R ₇₄ = R ₇₃ / R ₇₄ + 1 = 2...(103) is obtained, but rearranging this results in R ₇₃ = R ₇₄ ...(104). Also, ω ₀ can be calculated using equation (89) (from R ₇₁ = 0, R ₇₂ = R ₇₅ ) get. That is, in the circuit of FIG. 7, the current amplification factors of transistors Q ₁ and Q ₂ are sufficiently large, the voltage feedback factor and output admittance are sufficiently small, and
If R ₇₁ =0 and R ₇₂ =R ₇₅ , the equations for ω ₀ and the equilibrium condition are as shown in equations (105) and (104).

たとえば、トランジスタQ₁，Q₂はエミツタ接
地時のｈパラメータが、 hfe100，hre10^-4，hoe10（μ）くらいの一般的なNPNトランジスタとし、R₇₁＝
０，R₇₂＝R₇₅＝10（ｋΩ），R₇₃＝R₇₄＝20（ｋΩ），
C₇₁＝C₇₂＝0.01（〓Ｆ）とすると、ω₀は第（105）
式からとなる。これをω₀＝2πf₀として、波周波数f₀に
よつて表わせば、 f₀＝ω₀／2π＝10⁴／2π≒1.6×10³（H₂）＝1.6（ｋH
z）となる。また、第（104）式および第（105）式か
ら判るように、ω₀と平衡を決定するパラメータ
は完全に独立している。したがつて、ω₀はキヤ
パシタC₇₁あるいはC₇₂によつて調整し、平衡は抵
抗R₇₃あるいはR₇₄によつて調整すればよい。 For example, transistors Q ₁ and Q ₂ are general NPN transistors with h parameters of about hfe100, hre10 ^-4 , hoe10 (μ) when the emits are grounded, and R ₇₁ =
0, R ₇₂ = R ₇₅ = 10 (kΩ), R ₇₃ = R ₇₄ = 20 (kΩ),
If C ₇₁ = C ₇₂ = 0.01 (〓F), ω ₀ is the (105th)
From the formula becomes. If we set this as ω ₀ = 2πf ₀ and express it in terms of the wave frequency f ₀ , then f ₀ = ω ₀ /2π = 10 ⁴ /2π≒1.6×10 ³ (H ₂ ) = 1.6 (kH
z) becomes. Furthermore, as can be seen from equations (104) and (105), ω ₀ and the parameters that determine equilibrium are completely independent. Therefore, ω ₀ may be adjusted by capacitor C ₇₁ or C ₇₂ , and balance may be adjusted by resistor R ₇₃ or R ₇₄ .

なお、第７図の実施例は、PNPトランジスタ
その他の能動素子、あるいは演算増幅器などによ
つても実現できる。 The embodiment shown in FIG. 7 can also be realized using a PNP transistor or other active element, or an operational amplifier.

以上述べたこの発明に係る帯域波回路は、特
に高調波歪率計に応用すると著るしい効果を発揮
する。この場合は、フイルタとしての肩特性改善
のために、この波回路を含んだループに負帰還
をかけて用いることが望ましい。 The above-described band wave circuit according to the present invention exhibits remarkable effects especially when applied to a harmonic distortion meter. In this case, it is desirable to apply negative feedback to the loop including this wave circuit in order to improve the shoulder characteristics of the filter.

また、第（42）式の関係が満足されるときは、
第（44）式から判るように、抵抗R₃₁は平衡と関
係しない。一方、第（35）式から判るように、抵
抗R₃₁によつてω₀を変化できる。したがつて、抵
抗R₃₁によつてω₀を調整し、抵抗R₃₄あるいはR₃₅
によつて平衡を調整すれば、やはりω₀と平衡は
独立できる。この場合、第（42）式が厳密に満足
されなくても、実用上はω₀と平衡の相互影響を
十分に小さくすることが可能である。さらに、上
述のような場合はω₀および平衡の調整は、それ
ぞれ１個の抵抗を独立に変えればよいので、
FETの内部抵抗がCdSセルなどを利用して、自
動調整形の帯域波回路を構成するのに適してい
る。 Also, when the relationship in equation (42) is satisfied,
As can be seen from equation (44), the resistance R ₃₁ is not related to equilibrium. On the other hand, as can be seen from equation (35), ω ₀ can be changed by the resistor R ₃₁ . Therefore, ω ₀ is adjusted by resistor R ₃₁ , and resistor R ₃₄ or R ₃₅
If the equilibrium is adjusted by , then ω ₀ and the equilibrium can be made independent. In this case, even if equation (42) is not strictly satisfied, in practice it is possible to sufficiently reduce the mutual influence of ω ₀ and equilibrium. Furthermore, in the above case, ω ₀ and balance can be adjusted by changing one resistance each independently.
The internal resistance of the FET is suitable for constructing self-adjusting band-wave circuits using CdS cells, etc.

[Brief explanation of drawings]

第１図および第２図は従来の帯域波回路を例
示する回路図、第３図はこの発明の一実施例に係
る帯域波回路を説明する回路図、第４図乃至第
７図はこの発明の他の実施例を説明する回路図で
ある。 A₃₁，A₄₁，A₅₁，A₆₁……非反転増幅器、A₅₂…
…反転増幅器、e_s，e_s1，e_s2……定電圧信号源、
i_s1……定電流信号源、Q₁，Q₂……NPNトランジ
スタ、B₁，B₂……直流電源。 1 and 2 are circuit diagrams illustrating a conventional band wave circuit, FIG. 3 is a circuit diagram illustrating a band wave circuit according to an embodiment of the present invention, and FIGS. 4 to 7 are circuit diagrams illustrating a band wave circuit according to the present invention. FIG. 3 is a circuit diagram illustrating another embodiment of the present invention. A ₃₁ , A ₄₁ , A ₅₁ , A ₆₁ ... Non-inverting amplifier, A ₅₂ ...
...inverting amplifier, e _s , e _s1 , e _s2 ... constant voltage signal source,
i _s1 ... Constant current signal source, Q ₁ , Q ₂ ... NPN transistor, B ₁ , B ₂ ... DC power supply.

Claims

[Claims] 1: a first resistor, a second resistor, one end of which is connected to one end of the first resistor, and a substantial amplification factor, the input end of which is connected to the other end of the second resistor; 1 non-inverting amplifier, a first capacitor interposed between the output terminal of the non-inverting amplifier and one end of the first resistor, and a second capacitor connected in series to the first and second resistors. a first side including; a second side including a third resistor, one end of which is connected to one end of the first side; a circuit providing a first signal having an amplitude and frequency corresponding to the input signal; is the second
a third side connected to the other end of the side; a circuit that provides a second signal having the same frequency as the first signal and an amplitude corresponding to the input signal, one end of which is connected to the other end of the third side; and a fourth side whose other end is connected to the other end of the first side; when the Bertol sum of the first and second signals substantially corresponds to the input signal, the first side The bridge circuit includes a bridge circuit that extracts as an output signal a potential difference between a connection point on a side and a second side and a connection point on a third side and a fourth side, the first and second resistors and the first and at least one of the first and second capacitors is used to adjust the frequency specified by the second capacitor, the first and second capacitors adjusting the balance of the bridge circuit to minimize the magnitude of the output signal.
A band wave circuit characterized in that the circuit is operated by changing the magnitude of a signal, a second signal, or a third resistor. 2. The third side includes, between its one end and the other end, a fourth resistor and an inverting amplifier whose input end is connected to the other end and whose output end is connected to this one end; The side includes a fifth resistor between one end and the other end; When the other end of the third side is set to a reference potential, an input signal source that provides the input signal is connected to the other end of the fourth side. 2. The band wave circuit according to claim 1, wherein the output signal is extracted from one end of the second side.