JPH0212059B2 - - Google Patents
Info
- Publication number
- JPH0212059B2 JPH0212059B2 JP56191971A JP19197181A JPH0212059B2 JP H0212059 B2 JPH0212059 B2 JP H0212059B2 JP 56191971 A JP56191971 A JP 56191971A JP 19197181 A JP19197181 A JP 19197181A JP H0212059 B2 JPH0212059 B2 JP H0212059B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage controlled
- controlled oscillator
- voltage
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は周波数安定度の良好な電圧制御発振回
路を提供することを目的としてなされたものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention has been made for the purpose of providing a voltage controlled oscillation circuit with good frequency stability.
周波数安定度の高い電圧制御発振回路として
は、例えば、水晶発振器における周波数微調整用
のトリマコンデンサを可変容量ダイオードとし、
その可変容量ダイオードに制御電圧を供給するよ
うに構成したものが考えられるが、この構成態様
の電圧制御発振回路では周波数の可変制御範囲が
非常に狭いから、周波数の可変制御範囲の広いこ
とが必要とされるような利用目的に対しては適用
できない。 As a voltage controlled oscillation circuit with high frequency stability, for example, a trimmer capacitor for frequency fine adjustment in a crystal oscillator is used as a variable capacitance diode,
A configuration in which a control voltage is supplied to the variable capacitance diode is conceivable, but since the voltage controlled oscillator circuit with this configuration has a very narrow frequency variable control range, it is necessary to have a wide frequency variable control range. It cannot be applied to purposes of use that are considered to be.
すなわち、例えば、カラーテレビジヨン映像信
号(以下、テレビジヨンをTVと略記する)を記
録再生するカラーVTRにおける再生されたカラ
ーTV映像信号の信号処理に際しては、磁気テー
プの走行速度の変動と対応して周波数値が変動す
るような信号が必要とされることがあるが、前記
の信号は周波数の変化範囲が広いから、このよう
な信号を得るのに水晶発振器による電圧制御発振
回路を用いることはできないのである。 That is, for example, when processing a reproduced color TV video signal in a color VTR that records and reproduces a color television video signal (hereinafter referred to as "TV"), it is necessary to deal with fluctuations in the running speed of the magnetic tape. Sometimes a signal whose frequency value fluctuates is required, but since the above signal has a wide frequency variation range, it is not possible to use a voltage controlled oscillator circuit using a crystal oscillator to obtain such a signal. It cannot be done.
それで、周波数の変化範囲が広いことが必要と
される場合の電圧制御発振回路としては、従来か
らLC発振器(あるいはRC発振器)などによる電
圧制御発振器が用いられており、電圧制御発振器
で発振された低い周波数の発振波を周波数変換器
を用いて所要の高い周波数値の信号として用いる
ようにするのが普通であつたが、周知のように、
前記構成の電圧制御発振器は、温度や湿度の変化
などによつて発振周波数値が大きく変動する他、
発振周波数値の経時変化も大きいという欠点があ
つた。 Therefore, voltage controlled oscillators such as LC oscillators (or RC oscillators) have traditionally been used as voltage controlled oscillator circuits when a wide range of frequency variation is required. It was common practice to use a frequency converter to convert a low frequency oscillation wave into a signal with a required high frequency value, but as is well known,
In the voltage controlled oscillator with the above configuration, the oscillation frequency value fluctuates greatly due to changes in temperature and humidity, etc.
The drawback was that the oscillation frequency value changed significantly over time.
本発明は周波数安定度の高くない通常形態の電
圧制御発振器を、それからの出力が本来の目的に
使用されない期間の全部または一部を較正期間と
して較正し、前記の電圧制御発振器の較正期間に
続く、電圧制御発振器の出力が本来の目的のため
に利用される期間には、電圧制御発振器がそれの
較正期間に較正された状態を保持して動作を行な
うようにし、また、前記した電圧制御発振器の較
正期間中に電圧制御発振器の較正のために使用さ
れる周波数弁別器を、電圧制御発振器の出力が本
来の目的のために利用される期間の全部または一
部において較正し、その較正された状態が電圧制
御発振器の較正期間中に保持されるようにするこ
とにより、周波数安定度の高い電圧制御発振回路
を容易に提供することができるようにしたもので
あり、以下、本発明の電圧制御発振回路の具体的
な内容を添付図面を参照しながら詳細に説明す
る。 The present invention calibrates a normal type voltage controlled oscillator whose frequency stability is not high, using all or part of the period during which the output thereof is not used for its original purpose as a calibration period, and following the calibration period of the voltage controlled oscillator described above. , during the period when the output of the voltage controlled oscillator is used for its original purpose, the voltage controlled oscillator operates while maintaining the calibrated state during its calibration period; calibrate the frequency discriminator used for the calibration of the voltage controlled oscillator during the calibration period of By maintaining the state during the calibration period of the voltage controlled oscillator, it is possible to easily provide a voltage controlled oscillation circuit with high frequency stability. The specific contents of the oscillation circuit will be explained in detail with reference to the accompanying drawings.
第1図は本発明の電圧制御発振回路の一実施態
様のブロツク図であり、この第1図において1は
電圧制御発振器VCOへ外部から供給される制御
電圧の入力端子であり、この入力端子1からの制
御電圧は切換スイツチSW1の固定接点bに与え
られている。また、切換スイツチSW1の固定接
点cには基準電圧源VS1からの電圧Vs1が与え
られている。切換スイツチSW1の可動接点aは
切換制御信号の供給端子2から加えられる切換制
御信号Sxによつて、固定接点bと固定接点cと
に切換えられる。後述される切換スイツチSW
2,SW3における各可動接点aも、各切換スイ
ツチSW2,SW3に対して切換制御信号の供給
端子3,4から加えられる切換制御信号Sxによ
つて、固定接点bと固定接点cとに切換えられ
る。 FIG. 1 is a block diagram of one embodiment of the voltage controlled oscillator circuit of the present invention. In this FIG. The control voltage from is applied to the fixed contact b of the changeover switch SW1. Further, a voltage Vs1 from a reference voltage source VS1 is applied to a fixed contact c of the changeover switch SW1. The movable contact a of the changeover switch SW1 is switched between a fixed contact b and a fixed contact c by a switching control signal Sx applied from a switching control signal supply terminal 2. Changeover switch SW described later
2. Each movable contact a in SW3 is also switched between fixed contact b and fixed contact c by a switching control signal Sx applied from switching control signal supply terminals 3 and 4 to each switching switch SW2 and SW3. .
前記した各切換スイツチSW1〜SW3におけ
る切換制御信号Sxの供給端子2〜4に供給され
る切換制御信号Sxとしては、電圧制御発振器
VCOからの出力Soが出力端子5を介して本来の
目的のために使用される期間の全部または一部の
期間と、電圧制御発振器VCOからの出力Soが本
来の目的のために使用されない期間の全部または
一部の期間とにおいて信号のレベルの状態が例え
ばローレベルの状態とハイレベルの状態とに変化
するような信号形態のものを使用してもよい。な
お、第1図中においては各切換スイツチSW1〜
SW3が機械的な切換スイツチのようなものであ
るとして示されているが、実施に際しては各切換
スイツチSW1〜SW3としてはいわゆる電子ス
イツチが使用されるのである。 The switching control signal Sx supplied to the switching control signal Sx supply terminals 2 to 4 in each of the switching switches SW1 to SW3 described above is a voltage controlled oscillator.
All or part of the period in which the output So from the VCO is used for its intended purpose via the output terminal 5, and the period in which the output So from the voltage controlled oscillator VCO is not used for its intended purpose. A signal format may be used in which the level of the signal changes, for example, between a low level state and a high level state during all or part of the period. In addition, in Fig. 1, each changeover switch SW1~
Although SW3 is shown as being a mechanical transfer switch, in practice, each of the transfer switches SW1-SW3 is a so-called electronic switch.
以下の説明において各切換スイツチSW1〜
SW3の切換動作を制御する切換制御信号Sxは、
電圧制御発振器VCOからの出力信号Soが本来の
目的のために使用される期間の全部と対応する期
間においてはローレベルの状態となされており、
また、前記以外の期間においてはハイレベルの状
態となされているものとして記述されていて、切
換制御信号Sxがローレベルの状態においては、
各切換スイツチSW1〜SW3の各可動接点aが
固定接点b側に切換えられ、また切換制御信号
Sxがハイレベルの状態においては各切換スイツ
チSW1〜SW3の各可動接点aが固定接点c側
に切換えられるものとされている。 In the following explanation, each changeover switch SW1~
The switching control signal Sx that controls the switching operation of SW3 is
The output signal So from the voltage controlled oscillator VCO is at a low level during a period corresponding to the entire period when it is used for its original purpose.
In addition, it is described as being at a high level during periods other than the above, and when the switching control signal Sx is at a low level,
Each movable contact a of each switch SW1 to SW3 is switched to the fixed contact b side, and the switching control signal
When Sx is at a high level, each movable contact a of each switch SW1 to SW3 is switched to the fixed contact c side.
切換スイツチSW1の可動接点aは加算器ADD
1(電圧加算器ADD1)の一方入力端子5に接
続されており、また前記した加算器ADD1の他
方入力端子7は、ホールド回路HC1の出力端子
9に接続されていて、加算器ADD1の出力は電
圧制御発振器VCOへ制御電圧として供給される。 Movable contact a of changeover switch SW1 is adder ADD
1 (voltage adder ADD1), and the other input terminal 7 of the adder ADD1 mentioned above is connected to the output terminal 9 of the hold circuit HC1, and the output of the adder ADD1 is Supplied as a control voltage to the voltage controlled oscillator VCO.
前記したホールド回路HC1は、それの入力側
が低インピーダンスの状態で駆動されている状態
においては導通状態となされ、また、それの入力
側が高インピーダンスの状態となされたときは、
それの入力側のインピーダンスが低い状態から高
い状態に切換わる直前の端子8への入力電圧値を
記憶してその電圧値を端子9に出力し続けうるよ
うな機能を有するものとして構成されているもの
が使用されるのであり、この点は後述するホール
ド回路HC2についも同様である。 The hold circuit HC1 described above is in a conductive state when its input side is driven in a low impedance state, and when its input side is driven in a high impedance state,
It is configured to have a function of storing the input voltage value to the terminal 8 immediately before the impedance on the input side switches from a low state to a high state and continuing to output that voltage value to the terminal 9. The same holds true for the hold circuit HC2, which will be described later.
第2図は前記したホールド回路HC1,HC2
の具体的な回路例を示したものであり、第2図に
おいて、8は入力端子、9は出力端子(第1図中
に示すホールド回路HC1,HC2における入,
出力端子の符号は、第2図との対応関係を明確に
するために、入力端子には同一の符号8を付し、
また、出力端子には同一の符号9を付している)、
FETは電界効果トランジスタ、Chは記憶用コン
デンサ、Rは抵抗であり、この第2図示のホール
ド回路HC1,HC2は入力端子8に接続されて
いる前段回路が低インピーダンスの状態において
は、入力端子8に供給されている入力電圧値に従
つて変化する記憶用コンデンサChの端子電圧が
電界効果トランジスタFETのソースに接続され
ている出力端子9に出力され、また、入力端子8
に接続されている前段回路が切換スイツチSW3
によつて切断されて、入力端子8が高いインピー
ダンスとなされた場合には、入力端子8が低イン
ピーダンスから高インピーダンスに切換えられる
直前に記憶用コンデンサChへ記憶された電圧値
が、電界効果トランジスタFETのソースから出
力端子9に出力され続けるのである。 Figure 2 shows the aforementioned hold circuits HC1 and HC2.
In Fig. 2, 8 is an input terminal, and 9 is an output terminal (the input and output terminals in the hold circuits HC1 and HC2 shown in Fig. 1).
In order to clarify the correspondence with FIG. 2, the output terminals are designated with the same reference numeral 8, and the input terminals are designated with the same symbol 8.
In addition, the output terminals are given the same symbol 9),
FET is a field effect transistor, Ch is a storage capacitor, and R is a resistor.The hold circuits HC1 and HC2 shown in the second diagram are connected to the input terminal 8 when the previous stage circuit connected to the input terminal 8 is in a low impedance state. The terminal voltage of the storage capacitor Ch, which changes according to the input voltage value supplied to the memory capacitor Ch, is output to the output terminal 9 connected to the source of the field effect transistor FET, and is also output to the input terminal 8.
The front stage circuit connected to is the changeover switch SW3.
When the input terminal 8 is disconnected by the input terminal 8 and the input terminal 8 becomes a high impedance, the voltage value stored in the storage capacitor Ch immediately before the input terminal 8 is switched from low impedance to high impedance is transferred to the field effect transistor FET. The signal continues to be output from the source to the output terminal 9.
前記した電圧制御発振器VCOの出力Soは、出
力端子5へ送出されると共に、切換スイツチSW
2の固定接点cにも供給されている。切換スイツ
チSW2の固定接点bには基準発振器OSCが接続
されているが、この基準発振器OSCとしては常
に一定の周波数値の出力信号を出力しうるような
発振器が用いられるのであり、それは例えば水晶
発振器となされてもよい。 The output So of the voltage controlled oscillator VCO mentioned above is sent to the output terminal 5 and is also sent to the changeover switch SW.
It is also supplied to the fixed contact c of No. 2. A reference oscillator OSC is connected to the fixed contact b of the changeover switch SW2, and an oscillator that can always output an output signal with a constant frequency value is used as the reference oscillator OSC, such as a crystal oscillator. may be done.
切換スイツチSW2の可動接点aは周波数−電
圧変換器として動作する周波数弁別器DCTの入
力端子に接続されており、前記した周波数弁別器
DCTの出力は加算器ADD2(電圧加算器ADD
2)の一方入力端子10に加えられる。また、前
記した加算器ADD2の他方入力端子11には、
ホールド回路HC2の出力端子9からの出力が供
給され、さらに加算器ADD2の出力は増幅器
AMPへ与えられる。 The movable contact a of the changeover switch SW2 is connected to the input terminal of a frequency discriminator DCT that operates as a frequency-voltage converter, and is connected to the input terminal of the frequency discriminator DCT, which operates as a frequency-voltage converter.
The output of DCT is output from adder ADD2 (voltage adder ADD
2) is applied to one input terminal 10. In addition, the other input terminal 11 of the adder ADD2 described above has
The output from the output terminal 9 of the hold circuit HC2 is supplied, and the output of the adder ADD2 is supplied to the amplifier.
Given to AMP.
前記の増幅器AMPは充分に高い増幅度を有す
るものであれば、どのような構成態様のものであ
つても良いことは後述の記載によつても理解でき
るところであるが、以下の説明においては、増幅
器AMPとして差動増幅器を使用しているものと
して記述されている。 It will be understood from the description below that the amplifier AMP described above may have any configuration as long as it has a sufficiently high degree of amplification, but in the following description, It is described as using a differential amplifier as the amplifier AMP.
加算器ADD2の出力が反転入力端子に与えら
れている差動増幅器AMPの非反転入力端子には、
基準電圧源VS2から基準電圧Vs2が与えられて
おり、差動増幅器AMPの出力は切換スイツチ
SW3の可動接点aに供給されている。 The output of the adder ADD2 is applied to the non-inverting input terminal of the differential amplifier AMP.
A reference voltage Vs2 is given from a reference voltage source VS2, and the output of the differential amplifier AMP is set by a changeover switch.
It is supplied to the movable contact a of SW3.
切換スイツチSW3の固定接点cはホールド回
路HC1の入力端子8に接続されており、また切
換スイツチSW3の固定接点bはホールド回路
HC2の入力端子8に接続されている。 The fixed contact c of the changeover switch SW3 is connected to the input terminal 8 of the hold circuit HC1, and the fixed contact b of the changeover switch SW3 is connected to the hold circuit HC1.
Connected to input terminal 8 of HC2.
前記のように構成された本発明の電圧制御発振
回路において、電圧制御発振器からの出力Soが
本来の目的のために使用される期間においては、
各切換スイツチSW1〜SW3に加えられる切換
制御信号Sxがローレベルの状態となされて、各
切換スイツチSW1〜SW3の可動接点aは固定
接点b側に切換えられ(第1図中に示されている
ような切換えの状態)て、この状態において電圧
制御発振器VCOは、切換スイツチSW1の固定接
点bと可動接点aとを介して加算器ADD1の一
方の入力端子6に与えられている入力端子1から
の制御電圧と、ホールド回路HC1からの加算器
ADD1の他方入力端子7に与えられている補正
電圧とが加算された電圧を制御電圧として発振動
作を行なつて、出力端子5へ送出された出力So
が所要の目的のために使用され、また、前記の期
間における周波数弁別器DCTには、基準発振器
OSCの出力が切換スイツチSW2の固定接点bと
可動接点aとを介して入力されて周波数弁別器
DCTの較正動作が行なわれる。 In the voltage controlled oscillator circuit of the present invention configured as described above, during the period when the output So from the voltage controlled oscillator is used for its original purpose,
The switching control signal Sx applied to each switch SW1 to SW3 is set to a low level, and the movable contact a of each switch SW1 to SW3 is switched to the fixed contact b side (as shown in Fig. 1). In this state, the voltage controlled oscillator VCO outputs a signal from the input terminal 1 which is applied to one input terminal 6 of the adder ADD1 via the fixed contact b and the movable contact a of the changeover switch SW1. control voltage and adder from hold circuit HC1
The oscillation operation is performed using the voltage added to the correction voltage applied to the other input terminal 7 of ADD1 as the control voltage, and the output So is sent to the output terminal 5.
is used for the desired purpose, and the frequency discriminator DCT in said period also has a reference oscillator
The output of the OSC is input through the fixed contact b and the movable contact a of the changeover switch SW2, and the frequency discriminator is
A DCT calibration operation is performed.
前記した期間において行なわれる周波数弁別器
DCTの較正動作は次のとおりである。すなわち、
予め定められた周波数値fsの発振波を出力する基
準発振器OSCからの発振波が入力される周波数
弁別器DCTは、それへの入力信号の周波数fsと
対応した電圧値の出力電圧を加算器ADD2の一
方の入力端子10に与えるが、前記した周波数弁
別器DCTからの出力電圧の電圧値は、周波数弁
別器DCTの周波数−電圧変換特性によつて定ま
ることはいうまでもないが、周波数弁別器DCT
の周波数−電圧変換特性は、温度や湿度の変化に
よつて変化し、また経時的にも変化する。 Frequency discriminator performed during the above period
The calibration operation of the DCT is as follows. That is,
The frequency discriminator DCT receives an oscillation wave from the reference oscillator OSC which outputs an oscillation wave with a predetermined frequency value fs, and the frequency discriminator DCT outputs the output voltage of the voltage value corresponding to the frequency fs of the input signal to the frequency discriminator DCT. It goes without saying that the voltage value of the output voltage from the frequency discriminator DCT is determined by the frequency-voltage conversion characteristics of the frequency discriminator DCT. DCT
The frequency-voltage conversion characteristics of the device change with changes in temperature and humidity, and also change over time.
今、周波数弁別器DCTが基準の周波数−電圧
変換特性を有している状態において、それに周波
数がfsの入力信号が与えられた場合に、周波数弁
別器DCTからの出力電圧がVs2であるとする
と、温度や湿度の変化により、あるいは経時的に
周波数−電圧変換特性が変化している周波数弁別
器DCTに周波数がfsの入力信号が加えられたと
きは、周波数弁別器DCTからの出力電圧は、そ
れの周波数−電圧変換特性が前記した基準の状態
とは異なつていることにより、(Vs2±ΔV)のよ
うに、基準の状態における出力電圧値Vs2とは
異なる電圧値を示すものとなる。 Now, suppose that when the frequency discriminator DCT has the standard frequency-voltage conversion characteristic and an input signal of frequency fs is given to it, the output voltage from the frequency discriminator DCT is Vs2. When an input signal with a frequency of fs is applied to the frequency discriminator DCT whose frequency-voltage conversion characteristics change due to changes in temperature or humidity or over time, the output voltage from the frequency discriminator DCT is Since its frequency-voltage conversion characteristic is different from the reference state described above, it exhibits a voltage value different from the output voltage value Vs2 in the reference state, such as (Vs2±ΔV).
そこで、差動増幅器AMPの非反転入力端子に
対して基準電圧源VS2から与える基準電圧を、
基準の周波数−電圧変換特性を有する周波数弁別
器DCTへ周波数がfsの入力信号を与えたときに
周波数弁別器DCTから得られる出力電圧値Vs2
としておくと、周波数弁別器DCTにおける周波
数−電圧変換特性が基準の特性からずれたときに
周波数弁別器DCTから出力される出力電圧値が
電圧値Vs2に対して+Δ,あるいは−ΔVだけず
れるのと対応して、差動増幅器AMPからは大き
な負電圧あるいは大きな正電圧を出力することに
なる。 Therefore, the reference voltage applied from the reference voltage source VS2 to the non-inverting input terminal of the differential amplifier AMP is
Output voltage value Vs2 obtained from frequency discriminator DCT when an input signal of frequency fs is given to frequency discriminator DCT having standard frequency-voltage conversion characteristics
If the frequency-voltage conversion characteristic of the frequency discriminator DCT deviates from the reference characteristic, the output voltage value output from the frequency discriminator DCT will deviate by +Δ or -ΔV with respect to the voltage value Vs2. Correspondingly, the differential amplifier AMP will output a large negative voltage or a large positive voltage.
差動増幅器AMPの出力は切換スイツチSW3
の可動接点aと固定接点bとを介してホールド回
路HC2の入力端子8に与えられ、それの出力端
子9からは前記した差動増幅器AMPの出力電圧
が加算器ADD2の他方入力端子11へ供給され
る。 The output of the differential amplifier AMP is switched to switch SW3.
is applied to the input terminal 8 of the hold circuit HC2 through the movable contact a and the fixed contact b, and from its output terminal 9, the output voltage of the differential amplifier AMP mentioned above is supplied to the other input terminal 11 of the adder ADD2. be done.
加算器ADD2→差動増幅器AMP→切換スイツ
チSW3の可動接点a→同固定接点b→ホールド
回路HC2→加算器ADD2のループにより、差動
増幅器AMPは負帰還増幅器として構成されてい
るから、差動増幅器AMPとして充分に利得の高
いものを使用することにより、加算器ADD2か
ら差動増幅器AMPの反転入力端子に入力される
電圧は、基準電圧Vs2と略々等しくなされうる。 Since the differential amplifier AMP is configured as a negative feedback amplifier by the loop of adder ADD2 → differential amplifier AMP → movable contact a of changeover switch SW3 → fixed contact b → hold circuit HC2 → adder ADD2, differential By using an amplifier with a sufficiently high gain as the amplifier AMP, the voltage input from the adder ADD2 to the inverting input terminal of the differential amplifier AMP can be made approximately equal to the reference voltage Vs2.
すなわち、この状態における加算器ADD2の
出力電圧Vs2は、周波数弁別器DCTが基準の周
波数−電圧変換特性を有しているときに、それの
入力信号として周波数値がfsの信号が与えられた
状態で出力される電圧値Vs2と同じであり、し
たがつて、周波数弁別器DCTは上記の回路動作
によつて較正されることになる。そして、このよ
うに較正された状態はホールド回路HC2によつ
て保持されるから、周波数弁別器DCTはそれに
対する較正期間に後続している電圧制御発振器
VCOの較正期間中に、基準の周波数−電圧変換
特性を備えている周波数弁別器DCTとして、電
圧制御発振器VCOの較正のために後述のように
良好に使用されることになる。 That is, the output voltage Vs2 of the adder ADD2 in this state is the state in which a signal with a frequency value fs is given as an input signal to the frequency discriminator DCT when it has the standard frequency-voltage conversion characteristic. Therefore, the frequency discriminator DCT is calibrated by the above circuit operation. Since the calibrated state is held by the hold circuit HC2, the frequency discriminator DCT is controlled by the voltage controlled oscillator that follows during the calibration period for the frequency discriminator DCT.
During the calibration of the VCO, it will be advantageously used as a frequency discriminator DCT with reference frequency-to-voltage conversion characteristics for the calibration of the voltage controlled oscillator VCO, as described below.
次に、切換制御信号Sxがハイレベルの状態と
なされて、各切換スイツチSW1〜SW3の可動
接点aが固定接点c側に切換えられたとき、すな
わち、電圧制御発振器VCOからの出力が本来の
目的のために使用されない期間において、電圧制
御発振器VCOに対して較正動作が行われる期間
における回路動作について説明する。 Next, when the switching control signal Sx is set to high level and the movable contacts a of each switch SW1 to SW3 are switched to the fixed contact c side, that is, when the output from the voltage controlled oscillator VCO is The circuit operation during a period in which a calibration operation is performed on the voltage controlled oscillator VCO during a period when the voltage controlled oscillator VCO is not used will be described.
電圧制御発振器VCOの較正期間において、各
切換スイツチSW1〜SW3の可動接点aは固定
接点c側に切換えられる。切換スイツチSW1の
可動接点aが固定接点cに切換えられることによ
り、基準電圧源VS1の基準電圧Vs1が切換スイ
ツチSW1の固定接点cと可動接点aを介して加
算器ADD1の一方の入力端子6に加えられる。
加算器ADD1の他方入力端子7には、ホールド
回路HC1の出力電圧が与えられており、したが
つて、加算器ADD1の出力として電圧制御発振
器VCOへ制御電圧として供給される電圧は、前
記した基準電圧源VS1の基準電圧Vs1とホール
ド回路HC1の出力電圧との和の電圧である。 During the calibration period of the voltage controlled oscillator VCO, the movable contact a of each changeover switch SW1 to SW3 is switched to the fixed contact c side. By switching the movable contact a of the changeover switch SW1 to the fixed contact c, the reference voltage Vs1 of the reference voltage source VS1 is applied to one input terminal 6 of the adder ADD1 via the fixed contact c and the movable contact a of the changeover switch SW1. Added.
The output voltage of the hold circuit HC1 is given to the other input terminal 7 of the adder ADD1, and therefore, the voltage supplied as the control voltage to the voltage controlled oscillator VCO as the output of the adder ADD1 is based on the above-mentioned standard. This voltage is the sum of the reference voltage Vs1 of the voltage source VS1 and the output voltage of the hold circuit HC1.
一方、電圧制御発振器VCOからの出力信号は、
切換スイツチSW2の固定接点cと可動接点aと
を介して周波数弁別器DCTへ与えられ、周波数
弁別器DCTからは前記した電圧制御発振器VCO
からの出力信号の周波数と対応した電圧値を有す
る出力電圧が加算器ADD2の一方の入力端子1
0に加えられる。 On the other hand, the output signal from the voltage controlled oscillator VCO is
It is applied to the frequency discriminator DCT via the fixed contact c and the movable contact a of the changeover switch SW2, and from the frequency discriminator DCT, it is applied to the voltage controlled oscillator VCO described above.
An output voltage having a voltage value corresponding to the frequency of the output signal from one input terminal 1 of the adder ADD2
Added to 0.
周波数弁別器DCTは、既述した周波数弁別器
DCTの較正期間中に較正されており、それに対
する入力信号の周波数がfsの場合に加算器ADD
2の出力電圧がVs2となるようになされている
から、前記した電圧制御発振器VCOから周波数
弁別器DCTへ供給される出力信号の周波数がfs
であれば、加算器ADD2から差動増幅器AMPの
反転入力端子に与えられる入力電圧はVs2とな
つて、差動増幅器AMPの出力電圧は零となるが、
電圧制御発振器VCOからの出力信号の周波数値
が(fs±Δfs)のように周波数fsから+Δfsあるい
は−Δfsだけずれていると、差動増幅器AMPの
反転入力端子に入力される電圧は例えば(Vs2+
ΔV)あるいはVs2−ΔV)のように基準電圧Vs
2とは異なるものとなる。 The frequency discriminator DCT is the frequency discriminator described above.
The adder ADD is calibrated during the calibration period of the DCT and the frequency of the input signal to it is fs.
Since the output voltage of 2 is set to Vs2, the frequency of the output signal supplied from the voltage controlled oscillator VCO to the frequency discriminator DCT is fs
Then, the input voltage applied from the adder ADD2 to the inverting input terminal of the differential amplifier AMP becomes Vs2, and the output voltage of the differential amplifier AMP becomes zero.
If the frequency value of the output signal from the voltage controlled oscillator VCO deviates from the frequency fs by +Δfs or -Δfs, such as (fs±Δfs), the voltage input to the inverting input terminal of the differential amplifier AMP will be, for example, (Vs2+
ΔV) or Vs2−ΔV).
It will be different from 2.
それにより差動増幅器AMPの出力電圧は、大
きな負電圧あるいは大きな正電圧となり、それが
切換スイツチSW3の可動接点aと固定接点cと
を介してホールド回路HC1の入力端子8に与え
られる。 As a result, the output voltage of the differential amplifier AMP becomes a large negative voltage or a large positive voltage, which is applied to the input terminal 8 of the hold circuit HC1 via the movable contact a and the fixed contact c of the changeover switch SW3.
ホールド回路HC1は、前記した差動増幅器
AMPの出力電圧を出力端子9から加算器ADD1
の入力端子7に供給しているから、電圧制御発振
器VCOへ与えられる制御電圧が変化して電圧制
御発振器VCOはそれからの発振周波数がfsに近
づくように制御される。 The hold circuit HC1 is the differential amplifier described above.
AMP output voltage from output terminal 9 to adder ADD1
Since the control voltage applied to the voltage controlled oscillator VCO changes, the voltage controlled oscillator VCO is controlled so that its oscillation frequency approaches fs.
すなわち、加算器ADD1→電圧制御発振器
VCO→切換スイツチSW2の固定接点c→同可動
接点a→周波数弁別器DCT→加算器ADD2→増
幅器AMP→切換スイツチSW3の可動接点a→
同固定接点c→ホールド回路HC1→加算器ADD
1のループは負帰還路を構成しており、したがつ
て、ループ利得が充分に大きい場合には電圧制御
発振器VCOはそれの発振周波数が周波数fsに一
致するように自動制御されるのである。 In other words, adder ADD1 → voltage controlled oscillator
VCO → Fixed contact c of changeover switch SW2 → Movable contact a → Frequency discriminator DCT → Adder ADD2 → Amplifier AMP → Movable contact a of changeover switch SW3 →
Fixed contact c → Hold circuit HC1 → Adder ADD
The loop No. 1 constitutes a negative feedback path, and therefore, if the loop gain is sufficiently large, the voltage controlled oscillator VCO is automatically controlled so that its oscillation frequency matches the frequency fs.
電圧制御発振器VCOに対する較正の結果は、
ホールド回路HC1によつて保持されるから、電
圧制御発振器VCOは、それの較正期間に引続く
電圧制御発振器VCOの出力が本来の目的のため
に使用される期間中に、制御電圧に応じた正しい
周波数値の出力を出力端子5に送出しうる状態で
発振動作を行なうことができる。 The results of the calibration for the voltage controlled oscillator VCO are:
Since it is held by the hold circuit HC1, the voltage controlled oscillator VCO is kept in the correct position according to the control voltage during the period when the output of the voltage controlled oscillator VCO is used for its intended purpose following its calibration period. Oscillation operation can be performed in a state where the output of the frequency value can be sent to the output terminal 5.
このように本発明の電圧制御発振回路では、電
圧制御発振器からの出力が本来の目的のために使
用(利用)されない期間を電圧制御発振器の較正
期間として電圧制御発振器が較正されるように
し、また、電圧制御発振器からの出力が本来の目
的のために使用(利用)される期間には、電圧制
御発振器の較正を行なう場合に使用される周波数
弁別器の較正期間として、周波数弁別器が較正さ
れるようにして、電圧制御発振器からの出力が本
来の目的のために使用される際の電圧制御発振器
の出力信号が常に正しい周波数値を有するものと
することができるのである。 In this way, in the voltage controlled oscillator circuit of the present invention, the period when the output from the voltage controlled oscillator is not used (used) for its original purpose is set as the calibration period of the voltage controlled oscillator, and the voltage controlled oscillator is calibrated. During the period when the output from the voltage controlled oscillator is used for its original purpose, the frequency discriminator is calibrated during the period when the voltage controlled oscillator is calibrated. In this way, it is possible to ensure that the output signal of the voltage controlled oscillator always has the correct frequency value when the output from the voltage controlled oscillator is used for its intended purpose.
電圧制御発振器の較正に利用される期間として
は、電圧制御発振器の出力が本来の目的のために
用いられない期間の全部にわたつてもよいが、そ
の期間の一部が使用されるようにしてもよい。た
だし、前記した較正動作は負帰還ループの動作に
よつて行なわれるものであるから、負帰還ループ
が安定な動作状態を示すようになるまでの時間長
は較正期間として必要である。 The period used for calibrating the voltage controlled oscillator may be the entire period during which the output of the voltage controlled oscillator is not used for its intended purpose, but it may be used for a portion of the period during which the output of the voltage controlled oscillator is not used for its intended purpose. Good too. However, since the above-mentioned calibration operation is performed by the operation of the negative feedback loop, the time length required for the negative feedback loop to exhibit a stable operating state is required as a calibration period.
また、周波数弁別器の較正に利用される期間と
しては電圧制御発振器の出力が本来の目的のため
に用いられる期間の全部にわたつてもよいが、そ
の期間の一部が使用されるようにしてもよい。こ
の場合も較正のために動作する負帰還ループが安
定な動作を示すようになるまでの時間長は較正期
間として必要とされることはいうまでもない。 Furthermore, the period used for calibrating the frequency discriminator may span the entire period during which the output of the voltage controlled oscillator is used for its original purpose, but it is also possible to use only a portion of that period. Good too. In this case as well, it goes without saying that the length of time required for the negative feedback loop operating for calibration to show stable operation is required as the calibration period.
第3図a図は、本発明の電圧制御発振回路を
VTRにおける自動位相制御系中で利用する場合
の利用の態様例を示すブロツク図であり、また、
第3図b図は比較のために示す従来例のもののブ
ロツク図である。 Figure 3a shows the voltage controlled oscillation circuit of the present invention.
FIG. 2 is a block diagram showing an example of usage when used in an automatic phase control system in a VTR;
FIG. 3b is a block diagram of a conventional example shown for comparison.
第3図a,b図においてOSCsは色幅搬送波の
周波数fscの信号を発振する発振器、BGはバース
トゲート、PCは位相比較器、CONV1,CONV
2,CONVは周波数変換器、VCOaは通常の構成
形態の電圧制御発振器、VCObは第1図に示した
ブロツク図で表わされているような構成態様の電
圧制御発振回路である。 In Figures 3a and 3b, OSCs is an oscillator that oscillates a signal at the frequency fsc of the color width carrier wave, BG is a burst gate, PC is a phase comparator, CONV1, CONV
2. CONV is a frequency converter, VCOa is a voltage controlled oscillator with a normal configuration, and VCOb is a voltage controlled oscillator circuit with a configuration as shown in the block diagram shown in FIG.
第3図a図に示す回路配置と第3図b図に示す
回路配置とを比較すると、本発明の電圧制御発振
回路を用いて構成した第3図a図示の回路配置で
は、従来の電圧制御発振回路を用いて構成した第
3図b図示の回路配置に比べて、周波数変換器を
1個少なくすることができ、したがつて、信号の
経路を1ブロツク少なくすることができるため
に、信号のS/Nの劣化が少なくできる。これ
は、本発明の電圧制御発振回路は周波数安定度が
高いために、高い周波数の発振波を直接に電圧制
御発振回路によつて発振させるようにして、従来
の電圧制御発振回路を用いた場合に必要とされて
いた周波数変換器CONV1が不要となされるか
らである。第3図a,b図中におけるfcは低域変
換色幅搬送波の周波数の信号を表わしている。 Comparing the circuit layout shown in FIG. 3a and the circuit layout shown in FIG. 3b, it is found that the circuit layout shown in FIG. Compared to the circuit arrangement shown in FIG. 3b, which is configured using an oscillation circuit, the number of frequency converters can be reduced by one, and the number of signal paths can be reduced by one block. The deterioration of S/N can be reduced. This is because the voltage controlled oscillator circuit of the present invention has high frequency stability, so the high frequency oscillation wave is directly oscillated by the voltage controlled oscillator circuit, and when a conventional voltage controlled oscillator circuit is used. This is because the frequency converter CONV1, which was required in the previous example, is no longer necessary. fc in FIGS. 3a and 3b represents a frequency signal of a low-pass conversion color width carrier wave.
なお、電圧制御発振回路からの出力が利用され
る信号処理回路が、例えばカラーTV信号の処理
回路の場合には、電圧制御発振回路からの出力が
本来の目的のために使用されない期間としては、
カラーTV信号中における水平帰線消去期間を用
いることができる。 Note that if the signal processing circuit that uses the output from the voltage controlled oscillation circuit is, for example, a color TV signal processing circuit, the period during which the output from the voltage controlled oscillation circuit is not used for its original purpose is:
A horizontal blanking interval in a color TV signal can be used.
TV信号以外の信号についても、それの信号処
理に際して電圧制御発振回路からの出力が利用さ
れない期間を設定できる場合には、本発明の電圧
制御発振回路が良好に使用できることはいうまで
もない。 It goes without saying that the voltage controlled oscillation circuit of the present invention can be used satisfactorily for signals other than TV signals, if a period during which the output from the voltage controlled oscillation circuit is not used can be set during signal processing.
以上、詳細に説明したところから明らかなよう
に本発明の電圧制御発振回路では、周波数安定度
の高くない通常形態の電圧制御発振器を電圧制御
発振器の出力が本来の目的に使用されない期間の
全部または一部を較正期間として較正し、前記の
電圧制御発振器の較正期間に続く、電圧制御発振
器の出力が本来の目的のために利用される期間に
は、電圧制御発振器がそれの較正期間に較正され
た状態を保持して動作を行なうようにするととも
に、前記した電圧制御発振器の較正期間中に電圧
制御発振器の較正のために使用される周波数弁別
器についても、電圧制御発振器の出力が本来の目
的のために利用される期間の全部または一部にお
いて較正する、というように、電圧制御発振回路
からの出力が本来の目的に使用されない期間と、
それ以外の期間とを巧妙に利用して電圧制御発振
器の較正期間と、周波数弁別器の較正期間とを時
間軸上に設定して、電圧制御発振器の較正と、電
圧制御発振器の較正のために使用される周波数弁
別器の較正との双方の較正を時間軸上で順次交互
に行つて、電圧制御発振器の中心周波数が常に周
波数−電圧変換特性が較正されている状態の周波
数弁別器を用いて較正されるようにしているか
ら、従来の周波数の変化範囲が広いことが必要と
される場合に使用される電圧制御発振回路の構成
に用いられる電圧制御発振器、すなわち、温度や
湿度の変化などによつて発振周波数値が大きく変
動する他に、発振周波数値の経時変化も大きいと
いうような欠点を有する電圧制御発振器を構成部
品として用いても、周波数安定度の高い電圧制御
発振回路を容易に提供することができるのであ
り、また、本発明の電圧制御発振回路における電
圧制御発振器の中心周波数の安定度は、周波数−
電圧変換特性の較正が行われない周波数弁別器を
用いて較正が行われる電圧制御発振器の中心周波
数の安定度に比べて格段に優れた電圧制御発振回
路を容易に提供できるのであり、本発明によれば
外部から供給される制御電圧によつて発振周波数
を可変制御できる電圧制御発振回路における既述
した従来の問題点をすべて良好に解消できる。 As is clear from the above detailed explanation, in the voltage controlled oscillator circuit of the present invention, the voltage controlled oscillator of the normal type, which does not have high frequency stability, can be During the period during which the output of the voltage controlled oscillator is utilized for its intended purpose, following the voltage controlled oscillator calibration period, the voltage controlled oscillator is calibrated during its calibration period. In addition, the frequency discriminator used for calibrating the voltage controlled oscillator during the voltage controlled oscillator calibration period described above is also configured to operate while maintaining the voltage controlled oscillator's output. a period in which the output from the voltage controlled oscillator circuit is not used for its original purpose, such as calibration during all or part of the period during which it is used for
The calibration period of the voltage controlled oscillator and the calibration period of the frequency discriminator are set on the time axis by cleverly utilizing the other periods to calibrate the voltage controlled oscillator and the voltage controlled oscillator. Calibration of the frequency discriminator used is performed alternately on the time axis, and the center frequency of the voltage controlled oscillator is always set using the frequency discriminator in a state in which the frequency-voltage conversion characteristics are calibrated. The voltage controlled oscillators used in the construction of conventional voltage controlled oscillator circuits are used when a wide frequency variation range is required, i.e. due to changes in temperature or humidity, etc. Therefore, it is possible to easily provide a voltage controlled oscillator circuit with high frequency stability even when using a voltage controlled oscillator as a component, which has drawbacks such as large fluctuations in the oscillation frequency value and large changes over time in the oscillation frequency value. In addition, the stability of the center frequency of the voltage controlled oscillator in the voltage controlled oscillator circuit of the present invention is determined by the frequency -
This makes it possible to easily provide a voltage controlled oscillator circuit that has much better center frequency stability than that of a voltage controlled oscillator whose calibration is performed using a frequency discriminator whose voltage conversion characteristics are not calibrated. Accordingly, all of the above-mentioned conventional problems in voltage-controlled oscillation circuits in which the oscillation frequency can be variably controlled by a control voltage supplied from the outside can be satisfactorily solved.
第1図は本発明の電圧制御発振回路の一実施態
様のブロツク図、第2図はホールド回路の一例構
成の回路図、第3図a図及び第3図b図はVTR
の自動位相制御系のブロツク図である。
SW1〜SW2……切換スイツチ、ADD1,
ADD2……加算器、HC1,HC2……ホールド
回路、VCO……電圧制御発振器、DCT……周波
数弁別器、AMP……増幅器、OSC……基準発振
器、Vs1,Vs2……基準電圧源。
Fig. 1 is a block diagram of an embodiment of the voltage controlled oscillation circuit of the present invention, Fig. 2 is a circuit diagram of an example configuration of a hold circuit, and Figs. 3a and 3b are VTRs.
FIG. 2 is a block diagram of the automatic phase control system of FIG. SW1~SW2……Selector switch, ADD1,
ADD2...Adder, HC1, HC2...Hold circuit, VCO...Voltage controlled oscillator, DCT...Frequency discriminator, AMP...Amplifier, OSC...Reference oscillator, Vs1, Vs2...Reference voltage source.
Claims (1)
利用されない期間の全部または一部を電圧制御発
振器の較正期間として、電圧制御発振器の出力を
周波数弁別器を含む負帰還路を介して電圧制御発
振器の入力側に帰還させて電圧制御発振器を較正
する手段と、前記の電圧制御発振器の較正期間に
続く、電圧制御発振器の出力が本来の目的のため
に利用される期間には、電圧制御発振器が前記の
較正期間に較正された状態を保持して動作を行な
うようにする手段と、電圧制御発振器の出力が本
来の目的のために利用される期間の全部または一
部を前記した周波数弁別器の較正期間として、前
記した周波数弁別器に基準発振器からの出力を与
えて周波数弁別器の較正する手段と、前記した周
波数弁別器の較正期間に続く電圧制御発振器の較
正期間には、周波数弁別器が周波数弁別器の較正
期間に較正された状態を保持して動作を行なうよ
うにする手段とを備えてなる電圧制御発振回路。1. All or part of the period during which the output of the voltage controlled oscillator is not used for its original purpose is used as the calibration period of the voltage controlled oscillator, and the output of the voltage controlled oscillator is transferred to the voltage controlled oscillator via a negative feedback path including a frequency discriminator. means for calibrating the voltage controlled oscillator by feedback to the input side of the voltage controlled oscillator; means for maintaining the calibrated state during the calibration period; and means for maintaining the frequency discriminator during all or part of the period during which the output of the voltage controlled oscillator is utilized for its intended purpose. A means for calibrating the frequency discriminator by giving the output from the reference oscillator to the frequency discriminator as a calibration period, and a means for calibrating the frequency discriminator during the calibration period for the voltage controlled oscillator following the frequency discriminator calibration period described above. A voltage controlled oscillator circuit comprising: means for maintaining a calibrated state and operating during a calibration period of a frequency discriminator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19197181A JPS5894239A (en) | 1981-11-30 | 1981-11-30 | Voltage control oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19197181A JPS5894239A (en) | 1981-11-30 | 1981-11-30 | Voltage control oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5894239A JPS5894239A (en) | 1983-06-04 |
| JPH0212059B2 true JPH0212059B2 (en) | 1990-03-16 |
Family
ID=16283482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19197181A Granted JPS5894239A (en) | 1981-11-30 | 1981-11-30 | Voltage control oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894239A (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929961A (en) * | 1972-07-19 | 1974-03-16 | ||
| JPS5196204A (en) * | 1975-02-20 | 1976-08-24 | ||
| JPS5916996Y2 (en) * | 1979-07-13 | 1984-05-18 | 松下電器産業株式会社 | magnetic head |
-
1981
- 1981-11-30 JP JP19197181A patent/JPS5894239A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5894239A (en) | 1983-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002955B1 (en) | Time constant automatic adjustment circuit of filter circuit | |
| US5977806A (en) | PLL circuit with reduced response variance due to manufacturing variations | |
| JP2584321B2 (en) | High precision mono multivibrator | |
| JPS5881397A (en) | Automatic regulation type frequency discriminator | |
| JP3070530B2 (en) | Automatic frequency control method and circuit | |
| JPS61154379A (en) | High speed reproducing device of video tape recorder | |
| JPH0212059B2 (en) | ||
| JPH02159815A (en) | Variable delay device | |
| US5343170A (en) | Voltage controlled oscillator provided with negative feedback biasing | |
| JPH0212058B2 (en) | ||
| JPH0352405A (en) | Non-adjusting frequency modulator for frequency deviation quantity | |
| JP3762022B2 (en) | Companding integrator | |
| JPS6340371B2 (en) | ||
| JP2001274654A (en) | Filter circuit with calibration circuit | |
| JPS6057768B2 (en) | Electronic channel selection device | |
| JPS6338788B2 (en) | ||
| JPH04150505A (en) | Oscillator | |
| KR0138363B1 (en) | Voltage controlling oscillator | |
| KR900003276Y1 (en) | The generating circuit of video head position detecting signal | |
| JPH08237028A (en) | Oscillation circuit | |
| JP2751294B2 (en) | Crystal voltage controlled oscillator | |
| JP2541975B2 (en) | Automatic gain control device | |
| JP2624300B2 (en) | Video receiving circuit | |
| JPH10256899A (en) | Non-adjusted voltage controlled oscillator circuit | |
| JP2543953B2 (en) | Sample-hold circuit |