JPH0212059B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は周波数安定度の良好な電圧制御発振回
路を提供することを目的としてなされたものであ
る。

周波数安定度の高い電圧制御発振回路として
は、例えば、水晶発振器における周波数微調整用
のトリマコンデンサを可変容量ダイオードとし、
その可変容量ダイオードに制御電圧を供給するよ
うに構成したものが考えられるが、この構成態様
の電圧制御発振回路では周波数の可変制御範囲が
非常に狭いから、周波数の可変制御範囲の広いこ
とが必要とされるような利用目的に対しては適用
できない。

すなわち、例えば、カラーテレビジヨン映像信
号（以下、テレビジヨンをTVと略記する）を記
録再生するカラーVTRにおける再生されたカラ
ーTV映像信号の信号処理に際しては、磁気テー
プの走行速度の変動と対応して周波数値が変動す
るような信号が必要とされることがあるが、前記
の信号は周波数の変化範囲が広いから、このよう
な信号を得るのに水晶発振器による電圧制御発振
回路を用いることはできないのである。

それで、周波数の変化範囲が広いことが必要と
される場合の電圧制御発振回路としては、従来か
らLC発振器（あるいはRC発振器）などによる電
圧制御発振器が用いられており、電圧制御発振器
で発振された低い周波数の発振波を周波数変換器
を用いて所要の高い周波数値の信号として用いる
ようにするのが普通であつたが、周知のように、
前記構成の電圧制御発振器は、温度や湿度の変化
などによつて発振周波数値が大きく変動する他、
発振周波数値の経時変化も大きいという欠点があ
つた。

本発明は周波数安定度の高くない通常形態の電
圧制御発振器を、それからの出力が本来の目的に
使用されない期間の全部または一部を較正期間と
して較正し、前記の電圧制御発振器の較正期間に
続く、電圧制御発振器の出力が本来の目的のため
に利用される期間には、電圧制御発振器がそれの
較正期間に較正された状態を保持して動作を行な
うようにし、また、前記した電圧制御発振器の較
正期間中に電圧制御発振器の較正のために使用さ
れる周波数弁別器を、電圧制御発振器の出力が本
来の目的のために利用される期間の全部または一
部において較正し、その較正された状態が電圧制
御発振器の較正期間中に保持されるようにするこ
とにより、周波数安定度の高い電圧制御発振回路
を容易に提供することができるようにしたもので
あり、以下、本発明の電圧制御発振回路の具体的
な内容を添付図面を参照しながら詳細に説明す
る。

第１図は本発明の電圧制御発振回路の一実施態
様のブロツク図であり、この第１図において１は
電圧制御発振器VCOへ外部から供給される制御
電圧の入力端子であり、この入力端子１からの制
御電圧は切換スイツチSW１の固定接点ｂに与え
られている。また、切換スイツチSW１の固定接
点ｃには基準電圧源VS１からの電圧Vs１が与え
られている。切換スイツチSW１の可動接点ａは
切換制御信号の供給端子２から加えられる切換制
御信号Sxによつて、固定接点ｂと固定接点ｃと
に切換えられる。後述される切換スイツチSW
２，SW３における各可動接点ａも、各切換スイ
ツチSW２，SW３に対して切換制御信号の供給
端子３，４から加えられる切換制御信号Sxによ
つて、固定接点ｂと固定接点ｃとに切換えられ
る。

前記した各切換スイツチSW１〜SW３におけ
る切換制御信号Sxの供給端子２〜４に供給され
る切換制御信号Sxとしては、電圧制御発振器
VCOからの出力Soが出力端子５を介して本来の
目的のために使用される期間の全部または一部の
期間と、電圧制御発振器VCOからの出力Soが本
来の目的のために使用されない期間の全部または
一部の期間とにおいて信号のレベルの状態が例え
ばローレベルの状態とハイレベルの状態とに変化
するような信号形態のものを使用してもよい。な
お、第１図中においては各切換スイツチSW１〜
SW３が機械的な切換スイツチのようなものであ
るとして示されているが、実施に際しては各切換
スイツチSW１〜SW３としてはいわゆる電子ス
イツチが使用されるのである。

以下の説明において各切換スイツチSW１〜
SW３の切換動作を制御する切換制御信号Sxは、
電圧制御発振器VCOからの出力信号Soが本来の
目的のために使用される期間の全部と対応する期
間においてはローレベルの状態となされており、
また、前記以外の期間においてはハイレベルの状
態となされているものとして記述されていて、切
換制御信号Sxがローレベルの状態においては、
各切換スイツチSW１〜SW３の各可動接点ａが
固定接点ｂ側に切換えられ、また切換制御信号
Sxがハイレベルの状態においては各切換スイツ
チSW１〜SW３の各可動接点ａが固定接点ｃ側
に切換えられるものとされている。

切換スイツチSW１の可動接点ａは加算器ADD
１（電圧加算器ADD１）の一方入力端子５に接
続されており、また前記した加算器ADD１の他
方入力端子７は、ホールド回路HC１の出力端子
９に接続されていて、加算器ADD１の出力は電
圧制御発振器VCOへ制御電圧として供給される。

前記したホールド回路HC１は、それの入力側
が低インピーダンスの状態で駆動されている状態
においては導通状態となされ、また、それの入力
側が高インピーダンスの状態となされたときは、
それの入力側のインピーダンスが低い状態から高
い状態に切換わる直前の端子８への入力電圧値を
記憶してその電圧値を端子９に出力し続けうるよ
うな機能を有するものとして構成されているもの
が使用されるのであり、この点は後述するホール
ド回路HC２についも同様である。

第２図は前記したホールド回路HC１，HC２
の具体的な回路例を示したものであり、第２図に
おいて、８は入力端子、９は出力端子（第１図中
に示すホールド回路HC１，HC２における入，
出力端子の符号は、第２図との対応関係を明確に
するために、入力端子には同一の符号８を付し、
また、出力端子には同一の符号９を付している）、
FETは電界効果トランジスタ、Chは記憶用コン
デンサ、Ｒは抵抗であり、この第２図示のホール
ド回路HC１，HC２は入力端子８に接続されて
いる前段回路が低インピーダンスの状態において
は、入力端子８に供給されている入力電圧値に従
つて変化する記憶用コンデンサChの端子電圧が
電界効果トランジスタFETのソースに接続され
ている出力端子９に出力され、また、入力端子８
に接続されている前段回路が切換スイツチSW３
によつて切断されて、入力端子８が高いインピー
ダンスとなされた場合には、入力端子８が低イン
ピーダンスから高インピーダンスに切換えられる
直前に記憶用コンデンサChへ記憶された電圧値
が、電界効果トランジスタFETのソースから出
力端子９に出力され続けるのである。

前記した電圧制御発振器VCOの出力Soは、出
力端子５へ送出されると共に、切換スイツチSW
２の固定接点ｃにも供給されている。切換スイツ
チSW２の固定接点ｂには基準発振器OSCが接続
されているが、この基準発振器OSCとしては常
に一定の周波数値の出力信号を出力しうるような
発振器が用いられるのであり、それは例えば水晶
発振器となされてもよい。

切換スイツチSW２の可動接点ａは周波数−電
圧変換器として動作する周波数弁別器DCTの入
力端子に接続されており、前記した周波数弁別器
DCTの出力は加算器ADD２（電圧加算器ADD
２）の一方入力端子１０に加えられる。また、前
記した加算器ADD２の他方入力端子１１には、
ホールド回路HC２の出力端子９からの出力が供
給され、さらに加算器ADD２の出力は増幅器
AMPへ与えられる。

前記の増幅器AMPは充分に高い増幅度を有す
るものであれば、どのような構成態様のものであ
つても良いことは後述の記載によつても理解でき
るところであるが、以下の説明においては、増幅
器AMPとして差動増幅器を使用しているものと
して記述されている。

加算器ADD２の出力が反転入力端子に与えら
れている差動増幅器AMPの非反転入力端子には、
基準電圧源VS２から基準電圧Vs２が与えられて
おり、差動増幅器AMPの出力は切換スイツチ
SW３の可動接点ａに供給されている。

切換スイツチSW３の固定接点ｃはホールド回
路HC１の入力端子８に接続されており、また切
換スイツチSW３の固定接点ｂはホールド回路
HC２の入力端子８に接続されている。

前記のように構成された本発明の電圧制御発振
回路において、電圧制御発振器からの出力Soが
本来の目的のために使用される期間においては、
各切換スイツチSW１〜SW３に加えられる切換
制御信号Sxがローレベルの状態となされて、各
切換スイツチSW１〜SW３の可動接点ａは固定
接点ｂ側に切換えられ（第１図中に示されている
ような切換えの状態）て、この状態において電圧
制御発振器VCOは、切換スイツチSW１の固定接
点ｂと可動接点ａとを介して加算器ADD１の一
方の入力端子６に与えられている入力端子１から
の制御電圧と、ホールド回路HC１からの加算器
ADD１の他方入力端子７に与えられている補正
電圧とが加算された電圧を制御電圧として発振動
作を行なつて、出力端子５へ送出された出力So
が所要の目的のために使用され、また、前記の期
間における周波数弁別器DCTには、基準発振器
OSCの出力が切換スイツチSW２の固定接点ｂと
可動接点ａとを介して入力されて周波数弁別器
DCTの較正動作が行なわれる。

前記した期間において行なわれる周波数弁別器
DCTの較正動作は次のとおりである。すなわち、
予め定められた周波数値fsの発振波を出力する基
準発振器OSCからの発振波が入力される周波数
弁別器DCTは、それへの入力信号の周波数fsと
対応した電圧値の出力電圧を加算器ADD２の一
方の入力端子１０に与えるが、前記した周波数弁
別器DCTからの出力電圧の電圧値は、周波数弁
別器DCTの周波数−電圧変換特性によつて定ま
ることはいうまでもないが、周波数弁別器DCT
の周波数−電圧変換特性は、温度や湿度の変化に
よつて変化し、また経時的にも変化する。

今、周波数弁別器DCTが基準の周波数−電圧
変換特性を有している状態において、それに周波
数がfsの入力信号が与えられた場合に、周波数弁
別器DCTからの出力電圧がVs２であるとする
と、温度や湿度の変化により、あるいは経時的に
周波数−電圧変換特性が変化している周波数弁別
器DCTに周波数がfsの入力信号が加えられたと
きは、周波数弁別器DCTからの出力電圧は、そ
れの周波数−電圧変換特性が前記した基準の状態
とは異なつていることにより、（Vs2±ΔV）のよ
うに、基準の状態における出力電圧値Vs２とは
異なる電圧値を示すものとなる。

そこで、差動増幅器AMPの非反転入力端子に
対して基準電圧源VS２から与える基準電圧を、
基準の周波数−電圧変換特性を有する周波数弁別
器DCTへ周波数がfsの入力信号を与えたときに
周波数弁別器DCTから得られる出力電圧値Vs２
としておくと、周波数弁別器DCTにおける周波
数−電圧変換特性が基準の特性からずれたときに
周波数弁別器DCTから出力される出力電圧値が
電圧値Vs２に対して＋Δ，あるいは−ΔVだけず
れるのと対応して、差動増幅器AMPからは大き
な負電圧あるいは大きな正電圧を出力することに
なる。

差動増幅器AMPの出力は切換スイツチSW３
の可動接点ａと固定接点ｂとを介してホールド回
路HC２の入力端子８に与えられ、それの出力端
子９からは前記した差動増幅器AMPの出力電圧
が加算器ADD２の他方入力端子１１へ供給され
る。

加算器ADD２→差動増幅器AMP→切換スイツ
チSW３の可動接点ａ→同固定接点ｂ→ホールド
回路HC２→加算器ADD２のループにより、差動
増幅器AMPは負帰還増幅器として構成されてい
るから、差動増幅器AMPとして充分に利得の高
いものを使用することにより、加算器ADD２か
ら差動増幅器AMPの反転入力端子に入力される
電圧は、基準電圧Vs２と略々等しくなされうる。

すなわち、この状態における加算器ADD２の
出力電圧Vs２は、周波数弁別器DCTが基準の周
波数−電圧変換特性を有しているときに、それの
入力信号として周波数値がfsの信号が与えられた
状態で出力される電圧値Vs２と同じであり、し
たがつて、周波数弁別器DCTは上記の回路動作
によつて較正されることになる。そして、このよ
うに較正された状態はホールド回路HC２によつ
て保持されるから、周波数弁別器DCTはそれに
対する較正期間に後続している電圧制御発振器
VCOの較正期間中に、基準の周波数−電圧変換
特性を備えている周波数弁別器DCTとして、電
圧制御発振器VCOの較正のために後述のように
良好に使用されることになる。

次に、切換制御信号Sxがハイレベルの状態と
なされて、各切換スイツチSW１〜SW３の可動
接点ａが固定接点ｃ側に切換えられたとき、すな
わち、電圧制御発振器VCOからの出力が本来の
目的のために使用されない期間において、電圧制
御発振器VCOに対して較正動作が行われる期間
における回路動作について説明する。

電圧制御発振器VCOの較正期間において、各
切換スイツチSW１〜SW３の可動接点ａは固定
接点ｃ側に切換えられる。切換スイツチSW１の
可動接点ａが固定接点ｃに切換えられることによ
り、基準電圧源VS１の基準電圧Vs１が切換スイ
ツチSW１の固定接点ｃと可動接点ａを介して加
算器ADD１の一方の入力端子６に加えられる。
加算器ADD１の他方入力端子７には、ホールド
回路HC１の出力電圧が与えられており、したが
つて、加算器ADD１の出力として電圧制御発振
器VCOへ制御電圧として供給される電圧は、前
記した基準電圧源VS１の基準電圧Vs１とホール
ド回路HC１の出力電圧との和の電圧である。

一方、電圧制御発振器VCOからの出力信号は、
切換スイツチSW２の固定接点ｃと可動接点ａと
を介して周波数弁別器DCTへ与えられ、周波数
弁別器DCTからは前記した電圧制御発振器VCO
からの出力信号の周波数と対応した電圧値を有す
る出力電圧が加算器ADD２の一方の入力端子１
０に加えられる。

周波数弁別器DCTは、既述した周波数弁別器
DCTの較正期間中に較正されており、それに対
する入力信号の周波数がfsの場合に加算器ADD
２の出力電圧がVs２となるようになされている
から、前記した電圧制御発振器VCOから周波数
弁別器DCTへ供給される出力信号の周波数がfs
であれば、加算器ADD２から差動増幅器AMPの
反転入力端子に与えられる入力電圧はVs２とな
つて、差動増幅器AMPの出力電圧は零となるが、
電圧制御発振器VCOからの出力信号の周波数値
が（fs±Δfs）のように周波数fsから＋Δfsあるい
は−Δfsだけずれていると、差動増幅器AMPの
反転入力端子に入力される電圧は例えば（Vs2＋
ΔV）あるいはVs2−ΔV）のように基準電圧Vs
２とは異なるものとなる。

それにより差動増幅器AMPの出力電圧は、大
きな負電圧あるいは大きな正電圧となり、それが
切換スイツチSW３の可動接点ａと固定接点ｃと
を介してホールド回路HC１の入力端子８に与え
られる。

ホールド回路HC１は、前記した差動増幅器
AMPの出力電圧を出力端子９から加算器ADD１
の入力端子７に供給しているから、電圧制御発振
器VCOへ与えられる制御電圧が変化して電圧制
御発振器VCOはそれからの発振周波数がfsに近
づくように制御される。

すなわち、加算器ADD１→電圧制御発振器
VCO→切換スイツチSW２の固定接点ｃ→同可動
接点ａ→周波数弁別器DCT→加算器ADD２→増
幅器AMP→切換スイツチSW３の可動接点ａ→
同固定接点ｃ→ホールド回路HC１→加算器ADD
１のループは負帰還路を構成しており、したがつ
て、ループ利得が充分に大きい場合には電圧制御
発振器VCOはそれの発振周波数が周波数fsに一
致するように自動制御されるのである。

電圧制御発振器VCOに対する較正の結果は、
ホールド回路HC１によつて保持されるから、電
圧制御発振器VCOは、それの較正期間に引続く
電圧制御発振器VCOの出力が本来の目的のため
に使用される期間中に、制御電圧に応じた正しい
周波数値の出力を出力端子５に送出しうる状態で
発振動作を行なうことができる。

このように本発明の電圧制御発振回路では、電
圧制御発振器からの出力が本来の目的のために使
用（利用）されない期間を電圧制御発振器の較正
期間として電圧制御発振器が較正されるように
し、また、電圧制御発振器からの出力が本来の目
的のために使用（利用）される期間には、電圧制
御発振器の較正を行なう場合に使用される周波数
弁別器の較正期間として、周波数弁別器が較正さ
れるようにして、電圧制御発振器からの出力が本
来の目的のために使用される際の電圧制御発振器
の出力信号が常に正しい周波数値を有するものと
することができるのである。

電圧制御発振器の較正に利用される期間として
は、電圧制御発振器の出力が本来の目的のために
用いられない期間の全部にわたつてもよいが、そ
の期間の一部が使用されるようにしてもよい。た
だし、前記した較正動作は負帰還ループの動作に
よつて行なわれるものであるから、負帰還ループ
が安定な動作状態を示すようになるまでの時間長
は較正期間として必要である。

また、周波数弁別器の較正に利用される期間と
しては電圧制御発振器の出力が本来の目的のため
に用いられる期間の全部にわたつてもよいが、そ
の期間の一部が使用されるようにしてもよい。こ
の場合も較正のために動作する負帰還ループが安
定な動作を示すようになるまでの時間長は較正期
間として必要とされることはいうまでもない。

第３図ａ図は、本発明の電圧制御発振回路を
VTRにおける自動位相制御系中で利用する場合
の利用の態様例を示すブロツク図であり、また、
第３図ｂ図は比較のために示す従来例のもののブ
ロツク図である。

第３図ａ，ｂ図においてOSCsは色幅搬送波の
周波数fscの信号を発振する発振器、BGはバース
トゲート、PCは位相比較器、CONV１，CONV
２，CONVは周波数変換器、VCOaは通常の構成
形態の電圧制御発振器、VCObは第１図に示した
ブロツク図で表わされているような構成態様の電
圧制御発振回路である。

第３図ａ図に示す回路配置と第３図ｂ図に示す
回路配置とを比較すると、本発明の電圧制御発振
回路を用いて構成した第３図ａ図示の回路配置で
は、従来の電圧制御発振回路を用いて構成した第
３図ｂ図示の回路配置に比べて、周波数変換器を
１個少なくすることができ、したがつて、信号の
経路を１ブロツク少なくすることができるため
に、信号のＳ／Ｎの劣化が少なくできる。これ
は、本発明の電圧制御発振回路は周波数安定度が
高いために、高い周波数の発振波を直接に電圧制
御発振回路によつて発振させるようにして、従来
の電圧制御発振回路を用いた場合に必要とされて
いた周波数変換器CONV１が不要となされるか
らである。第３図ａ，ｂ図中におけるfcは低域変
換色幅搬送波の周波数の信号を表わしている。

なお、電圧制御発振回路からの出力が利用され
る信号処理回路が、例えばカラーTV信号の処理
回路の場合には、電圧制御発振回路からの出力が
本来の目的のために使用されない期間としては、
カラーTV信号中における水平帰線消去期間を用
いることができる。

TV信号以外の信号についても、それの信号処
理に際して電圧制御発振回路からの出力が利用さ
れない期間を設定できる場合には、本発明の電圧
制御発振回路が良好に使用できることはいうまで
もない。

以上、詳細に説明したところから明らかなよう
に本発明の電圧制御発振回路では、周波数安定度
の高くない通常形態の電圧制御発振器を電圧制御
発振器の出力が本来の目的に使用されない期間の
全部または一部を較正期間として較正し、前記の
電圧制御発振器の較正期間に続く、電圧制御発振
器の出力が本来の目的のために利用される期間に
は、電圧制御発振器がそれの較正期間に較正され
た状態を保持して動作を行なうようにするととも
に、前記した電圧制御発振器の較正期間中に電圧
制御発振器の較正のために使用される周波数弁別
器についても、電圧制御発振器の出力が本来の目
的のために利用される期間の全部または一部にお
いて較正する、というように、電圧制御発振回路
からの出力が本来の目的に使用されない期間と、
それ以外の期間とを巧妙に利用して電圧制御発振
器の較正期間と、周波数弁別器の較正期間とを時
間軸上に設定して、電圧制御発振器の較正と、電
圧制御発振器の較正のために使用される周波数弁
別器の較正との双方の較正を時間軸上で順次交互
に行つて、電圧制御発振器の中心周波数が常に周
波数−電圧変換特性が較正されている状態の周波
数弁別器を用いて較正されるようにしているか
ら、従来の周波数の変化範囲が広いことが必要と
される場合に使用される電圧制御発振回路の構成
に用いられる電圧制御発振器、すなわち、温度や
湿度の変化などによつて発振周波数値が大きく変
動する他に、発振周波数値の経時変化も大きいと
いうような欠点を有する電圧制御発振器を構成部
品として用いても、周波数安定度の高い電圧制御
発振回路を容易に提供することができるのであ
り、また、本発明の電圧制御発振回路における電
圧制御発振器の中心周波数の安定度は、周波数−
電圧変換特性の較正が行われない周波数弁別器を
用いて較正が行われる電圧制御発振器の中心周波
数の安定度に比べて格段に優れた電圧制御発振回
路を容易に提供できるのであり、本発明によれば
外部から供給される制御電圧によつて発振周波数
を可変制御できる電圧制御発振回路における既述
した従来の問題点をすべて良好に解消できる。

【図面の簡単な説明】

第１図は本発明の電圧制御発振回路の一実施態
様のブロツク図、第２図はホールド回路の一例構
成の回路図、第３図ａ図及び第３図ｂ図はVTR
の自動位相制御系のブロツク図である。 SW１〜SW２……切換スイツチ、ADD１，
ADD２……加算器、HC１，HC２……ホールド
回路、VCO……電圧制御発振器、DCT……周波
数弁別器、AMP……増幅器、OSC……基準発振
器、Vs１，Vs２……基準電圧源。

Claims (1)

【特許請求の範囲】
1. １ 電圧制御発振器の出力が本来の目的のために
   利用されない期間の全部または一部を電圧制御発
   振器の較正期間として、電圧制御発振器の出力を
   周波数弁別器を含む負帰還路を介して電圧制御発
   振器の入力側に帰還させて電圧制御発振器を較正
   する手段と、前記の電圧制御発振器の較正期間に
   続く、電圧制御発振器の出力が本来の目的のため
   に利用される期間には、電圧制御発振器が前記の
   較正期間に較正された状態を保持して動作を行な
   うようにする手段と、電圧制御発振器の出力が本
   来の目的のために利用される期間の全部または一
   部を前記した周波数弁別器の較正期間として、前
   記した周波数弁別器に基準発振器からの出力を与
   えて周波数弁別器の較正する手段と、前記した周
   波数弁別器の較正期間に続く電圧制御発振器の較
   正期間には、周波数弁別器が周波数弁別器の較正
   期間に較正された状態を保持して動作を行なうよ
   うにする手段とを備えてなる電圧制御発振回路。