JPH0212075B2 - - Google Patents
Info
- Publication number
- JPH0212075B2 JPH0212075B2 JP55150421A JP15042180A JPH0212075B2 JP H0212075 B2 JPH0212075 B2 JP H0212075B2 JP 55150421 A JP55150421 A JP 55150421A JP 15042180 A JP15042180 A JP 15042180A JP H0212075 B2 JPH0212075 B2 JP H0212075B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- output
- field
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/9201—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving the multiplexing of an additional signal and the video signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/88—Signal drop-out compensation
- H04N9/888—Signal drop-out compensation for signals recorded by pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
本発明は、例えばカラービデオ信号をデジタル
化して磁気テープに記録再生するデジタルVTR
の再生系の一部に適用されるデジタル映像信号の
ID信号取出回路に関する。 一般にデータ伝送を行なう場合、それをブロツ
ク化し、各ブロツク毎にID信号を付加して伝送
するのが普通である。このID信号が周期性をも
つ場合には、伝送エラーがその部分に生じたとき
に、特にエラー訂正を施すまでもなく、簡単な構
成の補間回路でもつて充分信頼にたるID信号が
得られることが望ましい。例えばNTSC方式のカ
ラービデオ信号をデジタル化して記録再生する場
合、ビデオ信号の１ライン毎を更に複数ブロツク
に分割した構成となされ、各ブロツク毎に対して
アドレス信号（ブロツク番号）以外に、NTSC方
式の構造性に基づき、そのブロツクのデータに対
するID信号が付される。NTSC方式のカラービ
デオ信号の１フレームの525ラインは、信号処理
の簡単化のために263ラインの奇数フイールドと
262ラインの偶数フイールドとに分けられる。ま
たフレーム及びラインの夫々についても、奇数フ
レーム及び偶数フレーム、奇数ライン及び偶数ラ
インとが交互に繰り返される。奇数及び偶数の
夫々について、Ｏ及びＥの符号を付して、寄数番
目のものの区間を“１”とし、偶数番目のものの
区間を“０”とすると、フレーム、フイールド、
ラインの相互の関係は、第１図に示すものとな
る。ID信号は、各ビツトのフレームID信号
（FRMID）、フイールドID信号（FLDID）、ライ
ンID信号（LINID）からなり、各ID信号は、そ
のブロツクのデータが属するフレーム、フイール
ド、ラインが奇数の場合に“１”、これらが偶数
の場合に“０”とされる。 かかるID信号は、再生系におけるビデオデー
タのエラー修整にとつて重要なものである。つま
り、記録再生の過程でドロツプアウトなどによ
り、エラーが生じ、それがエラー訂正コードによ
つて訂正することができる能力を越えるような場
合は、エラーを目立たなくするエラー修正が行な
われる。ビデオ信号の例えばフイールド相関を利
用するエラー修正は、エラーデータを１フイール
ド前のデータによつて補間するものである。この
ようなエラー修正を行なうときには、第１図の関
係をもつ外部の基準信号と補間データに付随する
ID信号とを比較することによつて、補間データ
の色副搬送波の位相を反転するかどうかの制御を
行ない、補間を正しく行なうようにされる。 かかるID信号も、データと同様に伝送エラー
を生じるおそれがあり、そのためにビデオデータ
のみならず、ID信号のエラーも訂正可能な符号
化を行なうことが考えられる。しかし、その結
果、冗長度が高くなつたり、ハードウエアが複雑
となる欠点があり、エラー訂正ミスの生じるおそ
れがある。 本発明は、簡単な構成でもつて充分に信頼でき
る程度のデジタル映像信号のID信号が得られる
デジタル映像信号のID信号取出回路を実現せん
とするものである。勿論、本発明は、ID信号に
対してエラー訂正符号化を行なうことを排除する
ものでなく、その場合には、エラー訂正のミスを
防止したり、エラー訂正下可能な場合の補間が可
能となる。 以下、本発明を適用しうるデジタルVTRの一
例について説明する。第２図はこのデジタル
VTRの記録系の構成を示し、第３図はその再生
系の構成を示す。 第２図において、１は、デジタルカラービデオ
信号の供給される入力端子である。この例では、
NTSC方式のカラービデオ信号を対象としてお
り、色副搬送波周波数sc（＝455／２×h≒3.58〔Ｍ Hz〕）の４倍（4sc）をサンプリング周波数とし
てデジタル化している。第４図Ａに示すように、
奇数ライン又は偶数ラインの１水平区間（1H）
を4scの周波数でサンプリングすると910サンプ
ルとなる。水平同期信号及びバースト信号が含ま
れる水平ブランキング区間を除くビデオ区間とし
て768サンプルのビデオデータが存在する。この
ビデオデータが入力端子１からマルチプレクサ２
に供給され、1Hに含まれるビデオデータの前半
の区間とその後半の区間との夫々毎に２チヤンネ
ルに分けられ、時間軸圧縮回路３ａ，３ｂに供給
される。時間軸圧縮回路３ａ，３ｂは、１フイー
ルド分の信号が並列４トラツクとして記録しうる
と共に、同期信号、識別信号、チエツクワードが
挿入されるべきデータ欠如期間を有するものにビ
デオデータを変換する。この時間軸圧縮回路３
ａ，３ｂの出力がエラー訂正エンコーダ４ａ，４
ｂに供給され、エラー訂正符号が付加され、記録
プロセツサ５ａ，５ｂに供給される。記録プロセ
ツサ５ａ，５ｂでは、同期信号、識別信号の付
加、ブロツクコーデイングがなされる。ブロツク
コーデイングは、１サンプルの８ビツトを、予め
決められた変換マツプに従つて10ビツトに変換す
るもので、記録信号の“０”又は“１”の連続す
る長さ（run length）をなるべく小さいものに制
限する。この記録プロセツサ５ａ，５ｂの出力が
マルチプレクサ６に供給され、各チヤンネルが４
つのチヤンネルに振り分けられ、各チヤンネルの
信号が記録アンプ７ａ，７ｂ，７ｃ，７ｄを介し
て出力端子８ａ，８ｂ，８ｃ，８ｄに取り出され
る。出力端子８ａ〜８ｄの夫々には、図示せずも
回転トランスを介して回転ヘツドが接続されてい
る。４つの回転ヘツドは、同一位置の異なる高さ
でもつて設けられ、１回の回転によつて並列の４
本の傾斜トラツクが磁気テープに記録される。磁
気テープの走行或いはヘツドの回転のための機構
は、アナログVTRと同様である。 エラー訂正エンコーダ４ａ，４ｂでは、４本の
傾斜トラツクとして夫々記録される1/4フイール
ド分のビデオデータに対して水平パリテイ及び垂
直パリテイが付加される。この場合、96サンプル
のビデオデータを１ブロツク分のデータとして、
同様に96サンプルの１ブロツク分の水平パリテイ
及び垂直パリテイが形成される。この１ブロツク
分のデータに対してブロツク単位のエラー訂正符
号が付加され、記録プロセツサ５ａ，５ｂで識別
信号が付加される。 第４図Ｂは、１ブロツクの信号構成を示してい
る。96サンプルのデータ（ビデオデータ又はパリ
テイデータ）の前に３サンプルの同期信号と２サ
ンプルの識別信号とが挿入される。識別信号に
は、そのブロツクのビデオデータのライン、フイ
ールド、フレームの夫々が偶数又は寄数の何れか
を示し、また４本のトラツクの何れに属するもの
かを示すID信号と、１フイールド中の何番目の
データであるかを示すAD（アドレス）信号とが
含まれる。２サンプルの識別信号に対して１サン
プルのエラー検出コード例えばCRCコードが付
加されている。また、１ブロツクの96サンプルの
データが２サンプル（16ビツト）を１ワードとし
てエラー訂正符号化がなされている。つまり、１
ブロツクには、W1〜W48の48ワードが含まれ、
この48ワードに対してP1，Q1のチエツクワード
が付加される。 磁気テープから取り出された各トラツクの再生
信号は、第３図における入力端子１１ａ〜１１ｄ
に供給され、再生アンプ１２ａ〜１２ｄを介して
再生プロセツサ１３ａ〜１３ｄに供給される。再
生プロセツサ１３ａ〜１３ｄは、波形整形、同期
信号の分離、10ビツトを８ビツトに変換するブロ
ツクデコーデイング等を行なう。再生プロセツサ
１３ａ〜１３ｄの出力が時間軸補正装置１４ａ〜
１４ｄに供給され、再生信号に含まれる時間軸変
動が除去される。そして、マルチプレクサ１５に
よつて２チヤンネルに変換されてからインターチ
エンジヤ１６を介してエラー訂正デコーダ１７
ａ，１７ｂに供給される。 インターチエンジヤ１６は、磁気テープの速度
を記録時と異ならせて再生を行なう場合にデータ
の振り分けを正しく行なうもので、磁気テープの
速度を再生時と同一にする通常の再生を行なうと
きには、マルチプレクサ１５からのデータを単に
通過させるにすぎない。第５図に示すように、磁
気テープ１０に並列のトラツク９ａ〜９ｄが形成
されるようにデジタル信号が記録されている場合
に、磁気テープ１０の速度を記録時の数十倍も早
くすると、同図において９′で示すように回転ヘ
ツドの走査軌跡の傾きがトラツク９ａ〜９ｄと異
なつたものとなる。したがつて、このような高速
再生時では、入力端子１１ａ〜１１ｄに供給され
る再生データは、間欠的なものとなり、然もトラ
ツク９ａ〜９ｄのものが混在したものとなる。し
たがつて正しく２チヤンネルのデータとし、エラ
ー訂正デコーダ１７ａ，１７ｂのメモリの対応す
るアドレスに書込む必要がある。インターチエン
ジヤ１６は、ID信号に含まれるトラツクを示す
情報を用いて正しく２チヤンネルに戻す動作を行
なう。このインターチエンジヤ１６の入力側に
は、識別信号に対して付加されているCRCコー
ドを用いたエラー検出回路及び補間回路からなる
ID信号取出回路が設けられている。なお、高速
再生等の非ノーマル再生時では、データに対する
エラー検出、エラー訂正を行なわないようにして
いる。 エラー訂正デコーダ１７ａ，１７ｂにおいてチ
エツクワードによる訂正がデータに関して行なわ
れる。この訂正の後に時間軸伸長回路１８ａ，１
８ｂに供給され、更にマルチプレクサ１９によつ
て連続した１チヤンネルのビデオデータとされて
信号プロセツサ２０に供給される。エラー訂正デ
コーダ１７ａ，１７ｂは、フイールドメモリを含
んでおり、エラーが訂正できないデータは、この
フイールドメモリへの書込を禁止することによ
り、１フイールド前のデータでエラーデータを補
間するようにしている。このようなエラー修整を
行なうために、信号プロセツサ２０においては、
輝度信号データと搬送色信号データとをデジタル
フイルタで分離し、搬送色信号データの色副搬送
波の位相が正しいものとなるようにID信号を用
いた処理が行なわれる。信号プロセツサ２０の出
力端子２１にデジタルカラービデオ信号が現れ
る。このデジタルカラービデオ信号が図示せずも
Ｄ／Ａ変換器によつてアナログカラービデオ信号
に変換される。 上述のようなデジタルVTRに適用できるID信
号取出回路の一実施例を第６図に示す。ID信号
として、フレーム、フイールド及びラインの夫夫
に関するもの（FRMID，FLDID，LINID）が存
在しているとすると、この例では、エラー検出の
結果、正しそうなFRMID及びFLDIDをサンプリ
ングして多数決判断し、その結果から正しい出力
を得ると共に、多数決判断が得られるまでは、以
前の記憶されている出力を用いるようにし、ライ
ン毎に反転するラインパルスLINYは、上述のよ
うにして得られたフレームパルスFRMX及びフ
イールドパルスFLDXによつて各フイードの初期
値を規定してその後は、周期的に変化させるよう
にしている。第６図では図示されてないが、前段
でID信号に関してエラー検出が行なわれ、エラ
ー信号ERRが得られている。前述のようなデジ
タルVTRでは、CRC（Cyclic Redundancy
Check）によつてID信号のエラー検出がなされ、
エラーがあるとされるときに、（ERR＝“１”）、
エラーがないとされるときに、（ERR＝“０”）と
なる。エラー検出は、これ以外に、データとID
信号との両者を共通のエラー検出コードでチエツ
クする方法や、再生信号の振幅変化に検出する方
法などが可能である。 第６図において、２２Ａ，２２Ｂは、夫々
FRMID及びFLDIDをサンプリングして取り込む
シフトレジスタを示し、２３Ａ，２３Ｂは、この
シフトレジスタ２２Ａ，２２Ｂからの各３個の
ID信号が供給されるデコーダを示し、２４Ａ，
２５Ａ，２４Ｂ，２５Ｂは、デコーダ２３Ａ，２
３Ｂの出力が供給されるアンドゲートを示し、２
６Ａ，２６Ｂは、SRラツチを示している。各デ
ータブロツクの最初にID信号が位置しており、
このID信号から分離されたのがFRMID及び
FLDIDであつて、両者は、各ブロツクの最初の
所定のタイムスロツトで生じるようにされてい
る。デコーダ２３Ａ、アンドゲート２４Ａ，２５
Ａ及びSRラツチ２６ＡによつてフレームID信号
FRMIDに関する多数決論理回路が構成され、デ
コーダ２３Ｂ、アンドゲート２４Ｂ，２５Ｂ及び
SRラツチ２６ＢによつてフイールドID信号
FLDIDに関する多数決論理回路が構成される。
これらの多数決論理回路は、ROMによつて構成
することも可能である。 シフトレジスタ２２Ａ，２２Ｂの夫々には、エ
ラーがないと判断されたFRMID及びFLDIDが取
込まれるようになされる。この制御のために、シ
フトレジスタ２７及びアンドゲート２８が設けら
れている。アンドゲート２８には、各ブロツクの
最初に位置するID信号のタイムスロツトに対応
するタイミングパルスWNDとエラー信号と
が供給される。したがつてエラーがないと判定さ
れたID信号のタイミングで“１”となるアンド
出力が発生し、これがシフトレジスタ２２Ａ，２
２Ｂ，２７のクロツク入力とされる。シフトレジ
スタ２７は、各フイールドの先頭で発生するタイ
ミングパルスによつてクリアされ、その入
力としてエラー信号が供給される。したが
つて各フイールドの最初から３ブロツク分のエラ
ーがないと判定されたID信号が供給されると、
シフトレジスタ２７の出力Qcに“１”が発生す
る。この時には、シフトレジスタ２２Ａ，２２Ｂ
の夫々に正しいと判定された３個のFRMID及び
FLDIDが取り込まれており、夫々の出力端子QA，
QB，QCに現れている。 エラーがないと判断された３個のID信号が得
られることにより、シフトレジスタ２７の出力端
子Qcが“１”になると、デコーダ２３Ａ，２３
Ｂが動作し、夫々の出力端子Y0〜Y7に入力に応
じた出力が現れ、また、シフトレジスタ２７，２
２Ａ，２２Ｂに対する入力が禁止される。更に、
後述するように、セレクタ２９のセレクト信号
SLCTとして、シフトレジスタ２７の出力が用い
られる。デコーダ２３Ａ，２３Ｂは、シフトレジ
スタ２２Ａ，２２ＢのQA，QB，QCがＡ，Ｂ，Ｃ
の入力端子に加えられ、（G1＝“１”）の動作状態
で所定の出出力を発生する。アンドゲート２４
Ａ，２４Ｂの夫々に対しては、デコーダ２３Ａ，
２３Ｂの各出力端子Y0，Y1，Y2，Y4の出力が供
給され、アンドゲート２５Ａ，２５Ｂの夫々に対
しては、デコーダ２３Ａ，２３Ｂの各出力端子
Y3，Y5，Y6，Y7の出力が供給される。デコーダ
２３Ａの入出力関係とアンドゲート２４Ａ，２５
Ａの各出力MR，とは、下記に示すものとな
る。
化して磁気テープに記録再生するデジタルVTR
の再生系の一部に適用されるデジタル映像信号の
ID信号取出回路に関する。 一般にデータ伝送を行なう場合、それをブロツ
ク化し、各ブロツク毎にID信号を付加して伝送
するのが普通である。このID信号が周期性をも
つ場合には、伝送エラーがその部分に生じたとき
に、特にエラー訂正を施すまでもなく、簡単な構
成の補間回路でもつて充分信頼にたるID信号が
得られることが望ましい。例えばNTSC方式のカ
ラービデオ信号をデジタル化して記録再生する場
合、ビデオ信号の１ライン毎を更に複数ブロツク
に分割した構成となされ、各ブロツク毎に対して
アドレス信号（ブロツク番号）以外に、NTSC方
式の構造性に基づき、そのブロツクのデータに対
するID信号が付される。NTSC方式のカラービ
デオ信号の１フレームの525ラインは、信号処理
の簡単化のために263ラインの奇数フイールドと
262ラインの偶数フイールドとに分けられる。ま
たフレーム及びラインの夫々についても、奇数フ
レーム及び偶数フレーム、奇数ライン及び偶数ラ
インとが交互に繰り返される。奇数及び偶数の
夫々について、Ｏ及びＥの符号を付して、寄数番
目のものの区間を“１”とし、偶数番目のものの
区間を“０”とすると、フレーム、フイールド、
ラインの相互の関係は、第１図に示すものとな
る。ID信号は、各ビツトのフレームID信号
（FRMID）、フイールドID信号（FLDID）、ライ
ンID信号（LINID）からなり、各ID信号は、そ
のブロツクのデータが属するフレーム、フイール
ド、ラインが奇数の場合に“１”、これらが偶数
の場合に“０”とされる。 かかるID信号は、再生系におけるビデオデー
タのエラー修整にとつて重要なものである。つま
り、記録再生の過程でドロツプアウトなどによ
り、エラーが生じ、それがエラー訂正コードによ
つて訂正することができる能力を越えるような場
合は、エラーを目立たなくするエラー修正が行な
われる。ビデオ信号の例えばフイールド相関を利
用するエラー修正は、エラーデータを１フイール
ド前のデータによつて補間するものである。この
ようなエラー修正を行なうときには、第１図の関
係をもつ外部の基準信号と補間データに付随する
ID信号とを比較することによつて、補間データ
の色副搬送波の位相を反転するかどうかの制御を
行ない、補間を正しく行なうようにされる。 かかるID信号も、データと同様に伝送エラー
を生じるおそれがあり、そのためにビデオデータ
のみならず、ID信号のエラーも訂正可能な符号
化を行なうことが考えられる。しかし、その結
果、冗長度が高くなつたり、ハードウエアが複雑
となる欠点があり、エラー訂正ミスの生じるおそ
れがある。 本発明は、簡単な構成でもつて充分に信頼でき
る程度のデジタル映像信号のID信号が得られる
デジタル映像信号のID信号取出回路を実現せん
とするものである。勿論、本発明は、ID信号に
対してエラー訂正符号化を行なうことを排除する
ものでなく、その場合には、エラー訂正のミスを
防止したり、エラー訂正下可能な場合の補間が可
能となる。 以下、本発明を適用しうるデジタルVTRの一
例について説明する。第２図はこのデジタル
VTRの記録系の構成を示し、第３図はその再生
系の構成を示す。 第２図において、１は、デジタルカラービデオ
信号の供給される入力端子である。この例では、
NTSC方式のカラービデオ信号を対象としてお
り、色副搬送波周波数sc（＝455／２×h≒3.58〔Ｍ Hz〕）の４倍（4sc）をサンプリング周波数とし
てデジタル化している。第４図Ａに示すように、
奇数ライン又は偶数ラインの１水平区間（1H）
を4scの周波数でサンプリングすると910サンプ
ルとなる。水平同期信号及びバースト信号が含ま
れる水平ブランキング区間を除くビデオ区間とし
て768サンプルのビデオデータが存在する。この
ビデオデータが入力端子１からマルチプレクサ２
に供給され、1Hに含まれるビデオデータの前半
の区間とその後半の区間との夫々毎に２チヤンネ
ルに分けられ、時間軸圧縮回路３ａ，３ｂに供給
される。時間軸圧縮回路３ａ，３ｂは、１フイー
ルド分の信号が並列４トラツクとして記録しうる
と共に、同期信号、識別信号、チエツクワードが
挿入されるべきデータ欠如期間を有するものにビ
デオデータを変換する。この時間軸圧縮回路３
ａ，３ｂの出力がエラー訂正エンコーダ４ａ，４
ｂに供給され、エラー訂正符号が付加され、記録
プロセツサ５ａ，５ｂに供給される。記録プロセ
ツサ５ａ，５ｂでは、同期信号、識別信号の付
加、ブロツクコーデイングがなされる。ブロツク
コーデイングは、１サンプルの８ビツトを、予め
決められた変換マツプに従つて10ビツトに変換す
るもので、記録信号の“０”又は“１”の連続す
る長さ（run length）をなるべく小さいものに制
限する。この記録プロセツサ５ａ，５ｂの出力が
マルチプレクサ６に供給され、各チヤンネルが４
つのチヤンネルに振り分けられ、各チヤンネルの
信号が記録アンプ７ａ，７ｂ，７ｃ，７ｄを介し
て出力端子８ａ，８ｂ，８ｃ，８ｄに取り出され
る。出力端子８ａ〜８ｄの夫々には、図示せずも
回転トランスを介して回転ヘツドが接続されてい
る。４つの回転ヘツドは、同一位置の異なる高さ
でもつて設けられ、１回の回転によつて並列の４
本の傾斜トラツクが磁気テープに記録される。磁
気テープの走行或いはヘツドの回転のための機構
は、アナログVTRと同様である。 エラー訂正エンコーダ４ａ，４ｂでは、４本の
傾斜トラツクとして夫々記録される1/4フイール
ド分のビデオデータに対して水平パリテイ及び垂
直パリテイが付加される。この場合、96サンプル
のビデオデータを１ブロツク分のデータとして、
同様に96サンプルの１ブロツク分の水平パリテイ
及び垂直パリテイが形成される。この１ブロツク
分のデータに対してブロツク単位のエラー訂正符
号が付加され、記録プロセツサ５ａ，５ｂで識別
信号が付加される。 第４図Ｂは、１ブロツクの信号構成を示してい
る。96サンプルのデータ（ビデオデータ又はパリ
テイデータ）の前に３サンプルの同期信号と２サ
ンプルの識別信号とが挿入される。識別信号に
は、そのブロツクのビデオデータのライン、フイ
ールド、フレームの夫々が偶数又は寄数の何れか
を示し、また４本のトラツクの何れに属するもの
かを示すID信号と、１フイールド中の何番目の
データであるかを示すAD（アドレス）信号とが
含まれる。２サンプルの識別信号に対して１サン
プルのエラー検出コード例えばCRCコードが付
加されている。また、１ブロツクの96サンプルの
データが２サンプル（16ビツト）を１ワードとし
てエラー訂正符号化がなされている。つまり、１
ブロツクには、W1〜W48の48ワードが含まれ、
この48ワードに対してP1，Q1のチエツクワード
が付加される。 磁気テープから取り出された各トラツクの再生
信号は、第３図における入力端子１１ａ〜１１ｄ
に供給され、再生アンプ１２ａ〜１２ｄを介して
再生プロセツサ１３ａ〜１３ｄに供給される。再
生プロセツサ１３ａ〜１３ｄは、波形整形、同期
信号の分離、10ビツトを８ビツトに変換するブロ
ツクデコーデイング等を行なう。再生プロセツサ
１３ａ〜１３ｄの出力が時間軸補正装置１４ａ〜
１４ｄに供給され、再生信号に含まれる時間軸変
動が除去される。そして、マルチプレクサ１５に
よつて２チヤンネルに変換されてからインターチ
エンジヤ１６を介してエラー訂正デコーダ１７
ａ，１７ｂに供給される。 インターチエンジヤ１６は、磁気テープの速度
を記録時と異ならせて再生を行なう場合にデータ
の振り分けを正しく行なうもので、磁気テープの
速度を再生時と同一にする通常の再生を行なうと
きには、マルチプレクサ１５からのデータを単に
通過させるにすぎない。第５図に示すように、磁
気テープ１０に並列のトラツク９ａ〜９ｄが形成
されるようにデジタル信号が記録されている場合
に、磁気テープ１０の速度を記録時の数十倍も早
くすると、同図において９′で示すように回転ヘ
ツドの走査軌跡の傾きがトラツク９ａ〜９ｄと異
なつたものとなる。したがつて、このような高速
再生時では、入力端子１１ａ〜１１ｄに供給され
る再生データは、間欠的なものとなり、然もトラ
ツク９ａ〜９ｄのものが混在したものとなる。し
たがつて正しく２チヤンネルのデータとし、エラ
ー訂正デコーダ１７ａ，１７ｂのメモリの対応す
るアドレスに書込む必要がある。インターチエン
ジヤ１６は、ID信号に含まれるトラツクを示す
情報を用いて正しく２チヤンネルに戻す動作を行
なう。このインターチエンジヤ１６の入力側に
は、識別信号に対して付加されているCRCコー
ドを用いたエラー検出回路及び補間回路からなる
ID信号取出回路が設けられている。なお、高速
再生等の非ノーマル再生時では、データに対する
エラー検出、エラー訂正を行なわないようにして
いる。 エラー訂正デコーダ１７ａ，１７ｂにおいてチ
エツクワードによる訂正がデータに関して行なわ
れる。この訂正の後に時間軸伸長回路１８ａ，１
８ｂに供給され、更にマルチプレクサ１９によつ
て連続した１チヤンネルのビデオデータとされて
信号プロセツサ２０に供給される。エラー訂正デ
コーダ１７ａ，１７ｂは、フイールドメモリを含
んでおり、エラーが訂正できないデータは、この
フイールドメモリへの書込を禁止することによ
り、１フイールド前のデータでエラーデータを補
間するようにしている。このようなエラー修整を
行なうために、信号プロセツサ２０においては、
輝度信号データと搬送色信号データとをデジタル
フイルタで分離し、搬送色信号データの色副搬送
波の位相が正しいものとなるようにID信号を用
いた処理が行なわれる。信号プロセツサ２０の出
力端子２１にデジタルカラービデオ信号が現れ
る。このデジタルカラービデオ信号が図示せずも
Ｄ／Ａ変換器によつてアナログカラービデオ信号
に変換される。 上述のようなデジタルVTRに適用できるID信
号取出回路の一実施例を第６図に示す。ID信号
として、フレーム、フイールド及びラインの夫夫
に関するもの（FRMID，FLDID，LINID）が存
在しているとすると、この例では、エラー検出の
結果、正しそうなFRMID及びFLDIDをサンプリ
ングして多数決判断し、その結果から正しい出力
を得ると共に、多数決判断が得られるまでは、以
前の記憶されている出力を用いるようにし、ライ
ン毎に反転するラインパルスLINYは、上述のよ
うにして得られたフレームパルスFRMX及びフ
イールドパルスFLDXによつて各フイードの初期
値を規定してその後は、周期的に変化させるよう
にしている。第６図では図示されてないが、前段
でID信号に関してエラー検出が行なわれ、エラ
ー信号ERRが得られている。前述のようなデジ
タルVTRでは、CRC（Cyclic Redundancy
Check）によつてID信号のエラー検出がなされ、
エラーがあるとされるときに、（ERR＝“１”）、
エラーがないとされるときに、（ERR＝“０”）と
なる。エラー検出は、これ以外に、データとID
信号との両者を共通のエラー検出コードでチエツ
クする方法や、再生信号の振幅変化に検出する方
法などが可能である。 第６図において、２２Ａ，２２Ｂは、夫々
FRMID及びFLDIDをサンプリングして取り込む
シフトレジスタを示し、２３Ａ，２３Ｂは、この
シフトレジスタ２２Ａ，２２Ｂからの各３個の
ID信号が供給されるデコーダを示し、２４Ａ，
２５Ａ，２４Ｂ，２５Ｂは、デコーダ２３Ａ，２
３Ｂの出力が供給されるアンドゲートを示し、２
６Ａ，２６Ｂは、SRラツチを示している。各デ
ータブロツクの最初にID信号が位置しており、
このID信号から分離されたのがFRMID及び
FLDIDであつて、両者は、各ブロツクの最初の
所定のタイムスロツトで生じるようにされてい
る。デコーダ２３Ａ、アンドゲート２４Ａ，２５
Ａ及びSRラツチ２６ＡによつてフレームID信号
FRMIDに関する多数決論理回路が構成され、デ
コーダ２３Ｂ、アンドゲート２４Ｂ，２５Ｂ及び
SRラツチ２６ＢによつてフイールドID信号
FLDIDに関する多数決論理回路が構成される。
これらの多数決論理回路は、ROMによつて構成
することも可能である。 シフトレジスタ２２Ａ，２２Ｂの夫々には、エ
ラーがないと判断されたFRMID及びFLDIDが取
込まれるようになされる。この制御のために、シ
フトレジスタ２７及びアンドゲート２８が設けら
れている。アンドゲート２８には、各ブロツクの
最初に位置するID信号のタイムスロツトに対応
するタイミングパルスWNDとエラー信号と
が供給される。したがつてエラーがないと判定さ
れたID信号のタイミングで“１”となるアンド
出力が発生し、これがシフトレジスタ２２Ａ，２
２Ｂ，２７のクロツク入力とされる。シフトレジ
スタ２７は、各フイールドの先頭で発生するタイ
ミングパルスによつてクリアされ、その入
力としてエラー信号が供給される。したが
つて各フイールドの最初から３ブロツク分のエラ
ーがないと判定されたID信号が供給されると、
シフトレジスタ２７の出力Qcに“１”が発生す
る。この時には、シフトレジスタ２２Ａ，２２Ｂ
の夫々に正しいと判定された３個のFRMID及び
FLDIDが取り込まれており、夫々の出力端子QA，
QB，QCに現れている。 エラーがないと判断された３個のID信号が得
られることにより、シフトレジスタ２７の出力端
子Qcが“１”になると、デコーダ２３Ａ，２３
Ｂが動作し、夫々の出力端子Y0〜Y7に入力に応
じた出力が現れ、また、シフトレジスタ２７，２
２Ａ，２２Ｂに対する入力が禁止される。更に、
後述するように、セレクタ２９のセレクト信号
SLCTとして、シフトレジスタ２７の出力が用い
られる。デコーダ２３Ａ，２３Ｂは、シフトレジ
スタ２２Ａ，２２ＢのQA，QB，QCがＡ，Ｂ，Ｃ
の入力端子に加えられ、（G1＝“１”）の動作状態
で所定の出出力を発生する。アンドゲート２４
Ａ，２４Ｂの夫々に対しては、デコーダ２３Ａ，
２３Ｂの各出力端子Y0，Y1，Y2，Y4の出力が供
給され、アンドゲート２５Ａ，２５Ｂの夫々に対
しては、デコーダ２３Ａ，２３Ｂの各出力端子
Y3，Y5，Y6，Y7の出力が供給される。デコーダ
２３Ａの入出力関係とアンドゲート２４Ａ，２５
Ａの各出力MR，とは、下記に示すものとな
る。
【表】
これから明らかなように、アンドゲート２４Ａ
の出力MRは、３個のフレームID信号のうちで、
２個以上の多数を占めるものと一致したものであ
り、アンドゲート２５Ａの出力は、MRの否
定出力である。アンドゲート２４Ｂの出力ML
は、同様に３個のフイールドID信号のうちで、
２個以上の多数を占めるものと一致したものであ
り、アンドゲート２５Ｂの出力は、MLの否
定出力である。 以上のようにして得られた多数決判断出力
MR，及びML，がラツチ２６Ａ，２６Ｂ
にラツチされる。ラツチ２６Ａからは、フレーム
パルスFRMAが得られ、ラツチ２６Ｂからは、
フイールドパルスFLDAが得られる。この
FRMA及びFLDAは、多数決判断がなされる毎
に変化するものである。このフレームパルス
FRMAがセレクタ２９及びＤフリツプフロツプ
３０ａに供給され、フイールドパルスFLDAがセ
レクタ２９及びＤフリツプフロツプ３１に供給さ
れる。Ｄフリツプフロツプ３０ａにＤフリツプフ
ロツプ３０ｂが縦続接続される。これらのフリツ
プフロツプ３０ａ，３０ｂ，３１の夫々は、１フ
イールド毎に発生するタイミングパルスが
クロツク入力として供給される。フリツプフロツ
プ３０ａ，３０ｂは、ラツチ２６Ａの出力
FRMAをタイミンダパルスによつてサンプ
リングし、前のタイミングにおけるラツチ２６Ａ
の出力にもとづくフレームパルスFRMB，
FRMBを発生する。このフレームパルスFRMB
がセレクタ２９に供給される。フリツプフロツプ
３１は、ラツチ２６Ｂの出力FLDAをタイミング
パルスによつてサンプリングし、前のタイ
ミングにおけるラツチ２６Ｂの出力にもとずくフ
イールドパルスFLDBを発生し、これをセレクタ
２９に供給する。 セレクタ２９を制御するセレクト信号SLCT
は、前述のように、シフトレジスタ２７の出力端
子QCに得られるものである。（SLCT＝“１”）の
場合即ちタイミングパルスが発生してから、
多数決判断が下されるまでは、推定出力としての
フレームパルスFRMB及びフイールドパルス
FLDBが出力FRMX及びFLDXとして選択され、
（SLCT＝“０”）の場合即ち多数決判断がなされ
てからタイミングパルスが次に発生するま
では、判定出力としてのフレームパルスFRMA
及びフイールドパルスFLDAが出力FRMX及び
FLDXとして選択される。 この例では、２ブロツク周期でもつて寄数ライ
ン及び偶数ラインの転換が行なわれる。第１図か
ら明かなように、奇数フレームの奇数フイールド
と偶数フレームの偶数フイールドとにおいては、
奇数ラインから始まり、上記以外では、偶数ライ
ンから始まるような規則性があるので、これを利
用して各フイールドの初期値（最初のライン）
LINXを定め、それ以降は、２ブロツク周期で反
転するラインパルスLINYを発生するようになさ
れる。フレームパルス及びフイールドパ
ルスFLDBが供給されるエクスクルーシブオアゲ
ート３２は、第１図に示す規則性に従つた初期値
LINXを形成する。この初期値LINXがナンドゲ
ート３３を介してＤフリツプフロツプ３６のクリ
ア端子に供給されると共に、インバータ３４及び
ナンドゲート３５を介してそのプリセツト端子に
供給される。また、ブロツク周期のクロツク
BLKRがクロツク入力とされるＤフリツプフロ
ツプ３７が設けられ、その出力端子Q2に現れる
２ブロツク周期のタイミングパルスがフリツプフ
ロツプ３６のクロツク入力となされる。各フイー
ルドの最初に発生するタイミングパルスが
フリツプフロツプ３７のクリア端子に供給される
と共に、インバータ３８を介してナンドゲート３
３及び３５に供給される。フリツプフロツプ３６
の出力端子Q1からラインパルスLINYが得られ
る。フリツプフロツプ３６，３７の各出力端子
Q1，2が夫々の入力端子Ｄに接続される。 第７図Ａに示すタイミングパルスRSTによつ
てフリツプフロツプ３７がクリアされ、その出力
Q2が“０”、2が“１”となる。そして第７図Ｂ
に示すクロツクBLKRがフリツプフロツプ３７
に供給されることによつて、第７図Ｃ及び同図Ｄ
に示すような２ブロツク周期の出力パルスが端子
Q2，2の夫々に得られる。今、エクスクルーシ
ブオアゲート３２から得られる初期値LINXを
“１”とすると、タイミングパルスが“０”
の時に、ナンドゲート３３の出力によりフリツプ
フロツプ３６がクリアされ、第７図Ｅに示すよう
に、その出力端子Q1に発生するラインパルス
LINYが“０”とされる。したがつてフリツプフ
ロツプ３７の出力端子Q2からフイールドの最初
のクロツクが供給されると、（LINY＝“１”）と
なり、初期値LINXと一致するものに規定され
る。これ以後は、２ブロツク周期でラインパルス
LINYが反転する。また、エクスクルーシブオア
ゲート３２から得られる初期値LINXが“０”の
ときは、タイミングパルスが“０”の時に、
ナンドゲート３５の出力によりフリツプフロツプ
３６がプリセツトされ、第７図Ｆに示すように、
ラインパルスLINYが“１”とされる。したがつ
てフリツプフロツプ３７の出力端子Q2からフイ
ールドの最初のクロツクが供給されると、
（LINY＝“０”）となり、これ以後は、２ブロツ
ク周期でラインパルスLINYが反転する。 なお、多数決判断の確実性を増すために、参照
番号の数を増加させても良いことは勿論である。 上述の一実施例の説明から理解されるように、
本発明によれば、伝送データに付随するフレー
ム、フイールド、ラインの夫々に関する識別情報
のようなID信号を、特にエラー訂正符号化を施
すことなく確実に取り出すことができ、これを用
いて例えばビデオデータの修整を良好に行なうこ
とができる。したがつてID信号に対するエラー
訂正エンコーダ及びそのデコーダを省略すること
ができ、構成の簡単化を図ることができる。ま
た、多数決論理を用いて正しいID信号を取り出
す場合、その参照信号としてエラーが無いと判断
されたものを用いているので、多数決論理の結果
の確実さを増すことができる。更に、多数決判断
がされるまでの間は、以前の記憶されているもの
で補間するようにしているので、出力の連続性が
損なわれることを防止することができる。
の出力MRは、３個のフレームID信号のうちで、
２個以上の多数を占めるものと一致したものであ
り、アンドゲート２５Ａの出力は、MRの否
定出力である。アンドゲート２４Ｂの出力ML
は、同様に３個のフイールドID信号のうちで、
２個以上の多数を占めるものと一致したものであ
り、アンドゲート２５Ｂの出力は、MLの否
定出力である。 以上のようにして得られた多数決判断出力
MR，及びML，がラツチ２６Ａ，２６Ｂ
にラツチされる。ラツチ２６Ａからは、フレーム
パルスFRMAが得られ、ラツチ２６Ｂからは、
フイールドパルスFLDAが得られる。この
FRMA及びFLDAは、多数決判断がなされる毎
に変化するものである。このフレームパルス
FRMAがセレクタ２９及びＤフリツプフロツプ
３０ａに供給され、フイールドパルスFLDAがセ
レクタ２９及びＤフリツプフロツプ３１に供給さ
れる。Ｄフリツプフロツプ３０ａにＤフリツプフ
ロツプ３０ｂが縦続接続される。これらのフリツ
プフロツプ３０ａ，３０ｂ，３１の夫々は、１フ
イールド毎に発生するタイミングパルスが
クロツク入力として供給される。フリツプフロツ
プ３０ａ，３０ｂは、ラツチ２６Ａの出力
FRMAをタイミンダパルスによつてサンプ
リングし、前のタイミングにおけるラツチ２６Ａ
の出力にもとづくフレームパルスFRMB，
FRMBを発生する。このフレームパルスFRMB
がセレクタ２９に供給される。フリツプフロツプ
３１は、ラツチ２６Ｂの出力FLDAをタイミング
パルスによつてサンプリングし、前のタイ
ミングにおけるラツチ２６Ｂの出力にもとずくフ
イールドパルスFLDBを発生し、これをセレクタ
２９に供給する。 セレクタ２９を制御するセレクト信号SLCT
は、前述のように、シフトレジスタ２７の出力端
子QCに得られるものである。（SLCT＝“１”）の
場合即ちタイミングパルスが発生してから、
多数決判断が下されるまでは、推定出力としての
フレームパルスFRMB及びフイールドパルス
FLDBが出力FRMX及びFLDXとして選択され、
（SLCT＝“０”）の場合即ち多数決判断がなされ
てからタイミングパルスが次に発生するま
では、判定出力としてのフレームパルスFRMA
及びフイールドパルスFLDAが出力FRMX及び
FLDXとして選択される。 この例では、２ブロツク周期でもつて寄数ライ
ン及び偶数ラインの転換が行なわれる。第１図か
ら明かなように、奇数フレームの奇数フイールド
と偶数フレームの偶数フイールドとにおいては、
奇数ラインから始まり、上記以外では、偶数ライ
ンから始まるような規則性があるので、これを利
用して各フイールドの初期値（最初のライン）
LINXを定め、それ以降は、２ブロツク周期で反
転するラインパルスLINYを発生するようになさ
れる。フレームパルス及びフイールドパ
ルスFLDBが供給されるエクスクルーシブオアゲ
ート３２は、第１図に示す規則性に従つた初期値
LINXを形成する。この初期値LINXがナンドゲ
ート３３を介してＤフリツプフロツプ３６のクリ
ア端子に供給されると共に、インバータ３４及び
ナンドゲート３５を介してそのプリセツト端子に
供給される。また、ブロツク周期のクロツク
BLKRがクロツク入力とされるＤフリツプフロ
ツプ３７が設けられ、その出力端子Q2に現れる
２ブロツク周期のタイミングパルスがフリツプフ
ロツプ３６のクロツク入力となされる。各フイー
ルドの最初に発生するタイミングパルスが
フリツプフロツプ３７のクリア端子に供給される
と共に、インバータ３８を介してナンドゲート３
３及び３５に供給される。フリツプフロツプ３６
の出力端子Q1からラインパルスLINYが得られ
る。フリツプフロツプ３６，３７の各出力端子
Q1，2が夫々の入力端子Ｄに接続される。 第７図Ａに示すタイミングパルスRSTによつ
てフリツプフロツプ３７がクリアされ、その出力
Q2が“０”、2が“１”となる。そして第７図Ｂ
に示すクロツクBLKRがフリツプフロツプ３７
に供給されることによつて、第７図Ｃ及び同図Ｄ
に示すような２ブロツク周期の出力パルスが端子
Q2，2の夫々に得られる。今、エクスクルーシ
ブオアゲート３２から得られる初期値LINXを
“１”とすると、タイミングパルスが“０”
の時に、ナンドゲート３３の出力によりフリツプ
フロツプ３６がクリアされ、第７図Ｅに示すよう
に、その出力端子Q1に発生するラインパルス
LINYが“０”とされる。したがつてフリツプフ
ロツプ３７の出力端子Q2からフイールドの最初
のクロツクが供給されると、（LINY＝“１”）と
なり、初期値LINXと一致するものに規定され
る。これ以後は、２ブロツク周期でラインパルス
LINYが反転する。また、エクスクルーシブオア
ゲート３２から得られる初期値LINXが“０”の
ときは、タイミングパルスが“０”の時に、
ナンドゲート３５の出力によりフリツプフロツプ
３６がプリセツトされ、第７図Ｆに示すように、
ラインパルスLINYが“１”とされる。したがつ
てフリツプフロツプ３７の出力端子Q2からフイ
ールドの最初のクロツクが供給されると、
（LINY＝“０”）となり、これ以後は、２ブロツ
ク周期でラインパルスLINYが反転する。 なお、多数決判断の確実性を増すために、参照
番号の数を増加させても良いことは勿論である。 上述の一実施例の説明から理解されるように、
本発明によれば、伝送データに付随するフレー
ム、フイールド、ラインの夫々に関する識別情報
のようなID信号を、特にエラー訂正符号化を施
すことなく確実に取り出すことができ、これを用
いて例えばビデオデータの修整を良好に行なうこ
とができる。したがつてID信号に対するエラー
訂正エンコーダ及びそのデコーダを省略すること
ができ、構成の簡単化を図ることができる。ま
た、多数決論理を用いて正しいID信号を取り出
す場合、その参照信号としてエラーが無いと判断
されたものを用いているので、多数決論理の結果
の確実さを増すことができる。更に、多数決判断
がされるまでの間は、以前の記憶されているもの
で補間するようにしているので、出力の連続性が
損なわれることを防止することができる。
第１図はNTSC方式のカラービデオ信号におけ
るフレーム、フイールド、ラインの関係を示す波
形図、第２図及び第３図の夫々は本発明を適用で
きるデジタルVTRの一例の記録系及び再生系の
構成を示すブロツク図、第４図及び第５図はデジ
タルVTRの説明に用いる波形図及び略線図、第
６図は本発明の一実施例のブロツク図、第７図は
本発明の一実施例の動作説明に用いるタイムチヤ
ートである。 ２２Ａ，２２Ｂ，２７はシフトレジスタ、２３
Ａ，２３Ｂはデコーダ、２６Ａ，２６Ｂはラツ
チ、２９はセレクタ、３０ａ，３０ｂ，３１，３
６，３７はフリツプフロツプである。
るフレーム、フイールド、ラインの関係を示す波
形図、第２図及び第３図の夫々は本発明を適用で
きるデジタルVTRの一例の記録系及び再生系の
構成を示すブロツク図、第４図及び第５図はデジ
タルVTRの説明に用いる波形図及び略線図、第
６図は本発明の一実施例のブロツク図、第７図は
本発明の一実施例の動作説明に用いるタイムチヤ
ートである。 ２２Ａ，２２Ｂ，２７はシフトレジスタ、２３
Ａ，２３Ｂはデコーダ、２６Ａ，２６Ｂはラツ
チ、２９はセレクタ、３０ａ，３０ｂ，３１，３
６，３７はフリツプフロツプである。
Claims (1)
- 【特許請求の範囲】 １ フレーム、フイールド及びラインを特定する
ID信号を含むデジタル映像信号の伝送データの
エラーの有無を検出し、エラー検出信号を発生す
るエラー検出手段と、 該エラー検出信号を用いてエラーがないと判断
されたとき、上記フレームID信号及びフイール
ドID信号を夫々取り込む第１及び第２の取り込
み手段と、 該第１及び第２の取り込み手段から３個以上の
奇数個のフレームID信号とフイールドID信号と
が供給され、多数決判断を下す第１及び第２の多
数決判断手段と、 該多数決判断がなされた判断出力フレームID
信号及び判断出力フイールドID信号を記憶する
第１及び第２の記憶回路と、 上記第１及び第２の多数決判断手段と上記第１
及び第２の記憶回路とに接続されて、次の多数決
判断出力が得られるまでは上記第１及び第２の記
憶回路に記憶されている上記判断出力フレーム
ID信号及び上記判断出力フイールドID信号をそ
の出力信号として取り出すセレクタ手段と、 上記判断出力フレームID信号及び上記判断出
力フイールドID信号の排他的論理和をとつた信
号により初期化され、上記伝送データのブロツク
毎に発生するクロツク信号によつて駆動されるラ
インID信号発生手段とを有することを特徴とす
るデジタル映像信号のID信号取出回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55150421A JPS5773577A (en) | 1980-10-27 | 1980-10-27 | Control signal fetch circuit |
| CA000388328A CA1170738A (en) | 1980-10-27 | 1981-10-20 | Digital signal processing method and apparatus |
| GB8132033A GB2086691B (en) | 1980-10-27 | 1981-10-23 | Signal processing method for digital signals possibly containing errors |
| DE3142355A DE3142355C2 (de) | 1980-10-27 | 1981-10-26 | Verfahren und Schaltungsanordnung zur Bestimmung eines einem digitalen Datensignal zugeordneten Steuersignals |
| FR818120151A FR2493075B1 (fr) | 1980-10-27 | 1981-10-27 | Procede et appareil de traitement de signaux numeriques, notamment de signaux numeriques d'image |
| AT0457481A AT388269B (de) | 1980-10-27 | 1981-10-27 | Verfahren und schaltungsanordnung zur zuweisung eines einem digitalen datensignal zugeordneten steuersignals |
| US06/315,450 US4437125A (en) | 1980-10-27 | 1981-10-27 | Digital signal processing method and apparatus |
| NL8104849A NL192911C (nl) | 1980-10-27 | 1981-10-27 | Stelsel voor toevoeging van een nieuw identificatiesignaal aan een digitaal signaal. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55150421A JPS5773577A (en) | 1980-10-27 | 1980-10-27 | Control signal fetch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5773577A JPS5773577A (en) | 1982-05-08 |
| JPH0212075B2 true JPH0212075B2 (ja) | 1990-03-16 |
Family
ID=15496565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55150421A Granted JPS5773577A (en) | 1980-10-27 | 1980-10-27 | Control signal fetch circuit |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4437125A (ja) |
| JP (1) | JPS5773577A (ja) |
| AT (1) | AT388269B (ja) |
| CA (1) | CA1170738A (ja) |
| DE (1) | DE3142355C2 (ja) |
| FR (1) | FR2493075B1 (ja) |
| GB (1) | GB2086691B (ja) |
| NL (1) | NL192911C (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58188307A (ja) * | 1982-04-27 | 1983-11-02 | Matsushita Electric Ind Co Ltd | 記録再生装置 |
| JPS6057574A (ja) * | 1983-09-08 | 1985-04-03 | Sony Corp | 信号処理装置 |
| US4796243A (en) * | 1985-06-21 | 1989-01-03 | Nec Corporation | Time base correcting apparatus |
| JPH0766631B2 (ja) * | 1985-07-09 | 1995-07-19 | ソニー株式会社 | 誤り検出回路 |
| JP2597989B2 (ja) * | 1986-02-28 | 1997-04-09 | ソニー株式会社 | データ再生装置 |
| US4761782A (en) * | 1987-03-09 | 1988-08-02 | Eastman Kodak Company | Error correction of digital image data by means of image redundancy |
| JPH01245470A (ja) * | 1988-03-28 | 1989-09-29 | Toshiba Corp | 回転ヘッド型磁気記録再生装置 |
| JP2695186B2 (ja) * | 1988-05-09 | 1997-12-24 | シャープ株式会社 | 回転ドラムヘッド磁気テープ再生装置 |
| JPH02193366A (ja) * | 1989-01-20 | 1990-07-31 | Mitsubishi Electric Corp | ディジタル信号再生装置 |
| US4903141A (en) * | 1989-02-27 | 1990-02-20 | Eastman Kodak Company | Apparatus for electronically duplicating film images while maintaining a high degree of image quality |
| US4965679A (en) * | 1989-02-27 | 1990-10-23 | Eastman Kodak Company | Method for electronically duplicating film images while maintaining a high degree of image quality |
| JPH03132183A (ja) * | 1989-10-18 | 1991-06-05 | Hitachi Ltd | ディジタル画像再生方式 |
| KR920006995B1 (ko) * | 1990-06-27 | 1992-08-24 | 삼성전자 주식회사 | 디지탈신호 재생처리장치 |
| JPH04188979A (ja) * | 1990-11-21 | 1992-07-07 | Sharp Corp | 映像信号記録装置 |
| JPH04263588A (ja) * | 1991-02-19 | 1992-09-18 | Matsushita Electric Ind Co Ltd | ディジタルｖｔｒ |
| JPH05307945A (ja) * | 1991-04-24 | 1993-11-19 | Sanyo Electric Co Ltd | 平面型蛍光灯 |
| US6870884B1 (en) * | 1992-01-29 | 2005-03-22 | Mitsubishi Denki Kabushiki Kaisha | High-efficiency encoder and video information recording/reproducing apparatus |
| JPH0686228A (ja) * | 1992-08-31 | 1994-03-25 | Sony Corp | タイムベースコレクタ |
| WO1994010798A1 (en) * | 1992-11-05 | 1994-05-11 | Ampex Systems Corporation | Error detection and correction circuit for video synchronization signals |
| JPH06161368A (ja) * | 1992-11-19 | 1994-06-07 | Sony Corp | 画像作成装置 |
| KR970008634B1 (ko) * | 1993-02-05 | 1997-05-27 | 가부시끼가이샤 히다찌 세이사꾸쇼 | 영상 신호의 기록 및 재생 장치 |
| US6882686B2 (en) | 2000-06-06 | 2005-04-19 | Georgia Tech Research Corporation | System and method for object-oriented video processing |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE623667A (ja) | 1961-11-01 | |||
| GB1445337A (en) * | 1972-08-24 | 1976-08-11 | Independent Broadcastin Author | Television systems |
| US4081826A (en) * | 1975-05-15 | 1978-03-28 | Sony Corporation | Video time base corrector |
| GB1566715A (en) * | 1976-03-19 | 1980-05-08 | Rca Corp | Chrominance signal transcoding apparatus |
| JPS5339720A (en) * | 1976-09-24 | 1978-04-11 | Mitsubishi Electric Corp | Pcm signal processor |
| JPS53114612A (en) * | 1977-03-16 | 1978-10-06 | Matsushita Electric Ind Co Ltd | Compensating unit for color video signal defect |
| JPS53142208A (en) | 1977-05-18 | 1978-12-11 | Teac Corp | Method of recording pcm signal |
| AU523619B2 (en) * | 1978-04-07 | 1982-08-05 | Sony Corporation | Video signal processing system |
| US4288810A (en) | 1978-05-30 | 1981-09-08 | British Broadcasting Corporation | Method of and apparatus for deriving a PAL color television signal corresponding to any desired field in an 8-field PAL sequence from one stored field or picture of a PAL signal |
| JPS5526781A (en) * | 1978-08-17 | 1980-02-26 | Sony Corp | Transmitter for digital video signal |
-
1980
- 1980-10-27 JP JP55150421A patent/JPS5773577A/ja active Granted
-
1981
- 1981-10-20 CA CA000388328A patent/CA1170738A/en not_active Expired
- 1981-10-23 GB GB8132033A patent/GB2086691B/en not_active Expired
- 1981-10-26 DE DE3142355A patent/DE3142355C2/de not_active Expired - Lifetime
- 1981-10-27 AT AT0457481A patent/AT388269B/de not_active IP Right Cessation
- 1981-10-27 US US06/315,450 patent/US4437125A/en not_active Expired - Lifetime
- 1981-10-27 FR FR818120151A patent/FR2493075B1/fr not_active Expired
- 1981-10-27 NL NL8104849A patent/NL192911C/nl not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US4437125A (en) | 1984-03-13 |
| NL192911C (nl) | 1998-04-02 |
| ATA457481A (de) | 1988-10-15 |
| GB2086691A (en) | 1982-05-12 |
| NL8104849A (nl) | 1982-05-17 |
| FR2493075B1 (fr) | 1985-07-26 |
| NL192911B (nl) | 1997-12-01 |
| GB2086691B (en) | 1984-04-11 |
| DE3142355A1 (de) | 1982-09-02 |
| DE3142355C2 (de) | 1994-07-28 |
| JPS5773577A (en) | 1982-05-08 |
| FR2493075A1 (fr) | 1982-04-30 |
| AT388269B (de) | 1989-05-26 |
| CA1170738A (en) | 1984-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0212075B2 (ja) | ||
| JP2526875B2 (ja) | デイジタル情報記録装置 | |
| US5060077A (en) | Reproduction apparatus having means for initializing flag memories during slow motion and freeze reproduction | |
| JPH056395B2 (ja) | ||
| JPS6247375B2 (ja) | ||
| JPS6142768A (ja) | ディジタル信号の再生装置 | |
| JPH04301266A (ja) | 磁気記録担体上のトラックの開始部にクロックのロック用コード語を記録する装置 | |
| JP2615788B2 (ja) | デイジタルオーデイオ信号再生装置 | |
| JPS6231872B2 (ja) | ||
| KR910001467B1 (ko) | 비데오신호 재생시스템의 화상메모리 제어장치 | |
| US4492989A (en) | Time base correcting apparatus | |
| JPS6215946B2 (ja) | ||
| JPS6333748B2 (ja) | ||
| JPS637080B2 (ja) | ||
| JPS63160068A (ja) | デイジタル信号の時間軸補正装置 | |
| US4870647A (en) | Digital signal demodulator | |
| JP2792627B2 (ja) | デイジタル信号記録再生装置 | |
| JPS5829280A (ja) | テレビジヨン信号のコ−デイング方法 | |
| JPH0356039B2 (ja) | ||
| JPH0463579B2 (ja) | ||
| JPH03244288A (ja) | ディジタル音声記録再生装置 | |
| JP3232563B2 (ja) | 映像再生装置 | |
| KR910001213B1 (ko) | 회전헤드방식 디지탈 오디오 시스템의 재생시 제로구간 검출회로 | |
| JPS6214996B2 (ja) | ||
| JPH0352169A (ja) | デジタルテープレコーダ |