JPH02121002A - Programmable controller - Google Patents
Programmable controllerInfo
- Publication number
- JPH02121002A JPH02121002A JP27569188A JP27569188A JPH02121002A JP H02121002 A JPH02121002 A JP H02121002A JP 27569188 A JP27569188 A JP 27569188A JP 27569188 A JP27569188 A JP 27569188A JP H02121002 A JPH02121002 A JP H02121002A
- Authority
- JP
- Japan
- Prior art keywords
- input
- address
- unit
- output unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、割付けられＴこ入出力アドレスを表示する
機能を有する入出力アドレス表示機能付のプログラマブ
ルコントローラに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a programmable controller with an input/output address display function, which has a function of displaying assigned input/output addresses.
第５図は、従来のピルトーイン・プロ・・」クタイプの
プログラマブルコントローラの構成を示す図である。図
において（１）は必要な安定した電圧を作る電源ユニ、
・、ト、（２）は演算処理を行なうＣＰＵユニ、・・ト
、（３）は情報を取り込む入力ユニ、・・ト、（４）は
演算結果を出力する出力ユニ、・・ト、（５）は上記各
ユニ、・、トを装着してプログラマブルコントローラを
構成するベースユニットである。FIG. 5 is a diagram showing the configuration of a conventional Pilt-in Pro type programmable controller. In the figure, (1) is the power supply unit that creates the necessary stable voltage.
(2) is the CPU unit that performs calculation processing, (3) is the input unit that takes in information, (4) is the output unit that outputs the calculation results, ( 5) is a base unit to which the above-mentioned units are attached to form a programmable controller.
次に動作について説明する。Next, the operation will be explained.
入力ユニ、・・ト（３）は、すＥ 、）−スイ、・・チ
、押ボタン等の接続され１こ外部機器（図示せオフから
の情報を取り込み、この信号を（３ＰＵユニ＝−）（２
）に送る。ＣＰＵユニー・ト（２）では、この取り込ま
れに情報を基に演算処理を行なう。その演算結果を出力
ユニ＝−）（４）に接続されている外部機器（図示せず
）に出力する。外部機器を接続・制御できる点数（Ｉ１
０点数）は、各入出力ユニ・・・） （３） （４）に
より異なり、この入出力ユニ、・・ト（３）（４）の入
出力アドレスは、ベースユニット（５）に装着される位
置により決定される。ＣＰＵユニ、−＝ト（２）は、各
入出力ユニ、） （３）（４）より、Ｉ１０点数やユニ
ットの種類等を示しＴこものであるカード情報を読み出
し、これ等を基に各入出カニニ・・・ト（３）（４）に
入出力アドレスを割り付ける−次いでこの各入出カニニ
・リドのＩ１０アドレスをアルレスＲＡＭに記憶し、こ
の情報を基に演算処理や外部機器とのやりとりを行なう
。The input unit... (3) takes in information from one connected external device (not shown), such as a push button, and sends this signal to (3PU unit = - )(2
). The CPU unit (2) performs arithmetic processing based on this captured information. The calculation result is output to an external device (not shown) connected to the output unit (-) (4). Number of points that can connect and control external devices (I1
0 points) differs depending on each input/output unit...) (3) (4), and the input/output address of this input/output unit... (3) and (4) is the one installed in the base unit (5). determined by the location. (2) is for each input/output unit.) (3) From (4), read out the card information that indicates the I10 points, type of unit, etc., and based on this, each input/output unit. Assign input/output addresses to Kaninito (3) and (4) - Next, store the I10 address of each input/output Kaninito in Arres RAM, and perform arithmetic processing and exchange with external equipment based on this information. .
従来のプログラマブルコントローラは以上のように構成
されているので、外部機器との配線をしたりメンテナン
スをするときなどに、各入出力ユニットに割りつけられ
ているＩ１０アドレスを把握しなけれはならす、膨大な
入出力点数をもつシステムでは各入出力ユニ、・・トの
Ｉ１０点数を数え、各入出力ユニットのＩ１０アドレス
を計算しなければならず大変に不便であるという問題点
がありＴこ。Conventional programmable controllers are configured as described above, so when wiring with external equipment or performing maintenance, it is necessary to know the I10 address assigned to each input/output unit. In a system with a large number of input/output points, it is necessary to count the number of I10 points of each input/output unit and calculate the I10 address of each input/output unit, which is very inconvenient.
この発明は上記のような問題点を解法するｒコめになさ
れ１こもので、簡単にＩ１０アドレスを把握することが
できるプログラマブルコントローラを得ることを目的と
する。The purpose of this invention is to provide a programmable controller that can easily grasp the I10 address by solving the above-mentioned problems.
この発明に係るプログラマブルコントローラは、外部の
接続機器からの情報をＣ＞Ｎ１０ＦＦの信号として取り
込む入力ユニットと、その信号を基に演算処理するＣＰ
Ｕユニ、・・トと、その演算結果を外部機器に伝える出
力ユニットと、上記の各ユニットを装着するベースユニ
、・・トとを備え、上記入力ユニット並びに出力ユニッ
トはその割り付けられＴこＩ１０アドレスを表示する表
示部を有し１こものである。The programmable controller according to the present invention includes an input unit that takes in information from an external connected device as a signal of C>N10FF, and a CP that performs arithmetic processing based on the signal.
It is equipped with a U unit, an output unit that transmits the calculation result to an external device, and a base unit, on which each of the above units is installed, and the input unit and output unit are assigned the T address. It has a display section that displays .
である。It is.
この発明における各入出力ユニ、・」トのＩ１０並ドレ
ス表示部は、上部缶入出力ユニットが割り付けられＴこ
Ｉ１０アドレスを表示する。The I10 address display section of each input/output unit in this invention displays the I10 address to which the upper can input/output unit is assigned.
以下、この発明の一実施例を第１図及び第２図により説
明する。なお、従来例と同一符号で示しπものは、同−
又は相当するものを示す。An embodiment of the present invention will be described below with reference to FIGS. 1 and 2. Note that π components denoted by the same reference numerals as those in the conventional example are the same as the conventional example.
or the equivalent.
第１図は、この発明の実施例のビルドインプロ、・、フ
タイブのプログラマブルコントローラを示す図である。FIG. 1 is a diagram showing a build-in-pro programmable controller according to an embodiment of the present invention.
図において、（６）は各入出カニニ、−＝）（３）（４
）に割り付けられＴこＩ１０アドレスを表わすＩ１０ア
ドレス表示部である。In the figure, (6) represents each input and output crab, -=) (3) (4
) is an I10 address display section that indicates the I10 address.
第２図は、ＣＰＵユニット（２）と、入力ユニ、・・ト
（３）と、その接続関係を示すブロー・り図である。図
において、（２人）は演算部（ＯＰＵ）、（５Ａ）は■
／／
１０バス、（７）は各入出力ユニットに割り付けられγ
こＩ１０アドレスを記憶するアドレスＲＡＭ、（８）ハ
各ユニ＝＝ ） 、！：ベースユニットとのインターフ
ェイス部、（９）はＣＰＵユニー、）（２）が送り出し
ＴこＩ１０アドレスの情報を解読するデコード部、α０
は外１１Ｓ機器からの情報をＣＰＵユニー） （２）が
扱える信号に加工する内部制御回路、（ロ）は外部接続
機器からの情報を取り込む入力部である。FIG. 2 is a flow diagram showing the CPU unit (2), the input unit, . . . (3), and their connection relationship. In the figure, (2 people) is the operation unit (OPU), and (5A) is ■
// 10 buses, (7) are assigned to each input/output unit γ
Address RAM for storing I10 addresses, (8) C each unit==),! : Interface section with the base unit, (9) is the CPU unit, ) (2) is the decoding section that decodes the information of the T10 address sent out, α0
(2) is an internal control circuit that processes information from external 11S devices into signals that can be handled by the CPU unit; (B) is an input unit that takes in information from externally connected devices.
次に動作について説明する。上記のように構成されＴこ
プログラマブルコントローラにおいて、基本動作は従来
例の場合と同一であり、ＣＰＵユニ・・・興よ、入出カ
ニニ＝−） （３）（４）のカード情報を読み取り、各
入出力ユニットのＩ１０点数を判別し、各入出力ユニッ
ト（３）（４）にＩ１０アドレスをＩＩＪ ’） 付け
、このＩ１０アドレスをアドレスＲＡＭ（７）に記憶す
る。さらにＣＰＵユニ＝」１−（２）は、アドレスＲＡ
Ｍ（７）から入出カニニー＝ ） （３）（４）のＩ１
０アドレスを読み出し、インターフェイス部（８）、ペ
ースユニーＪト（５）のＩ１０バス（５Ａ）を通して各
入出力ユニットに各々のＩ１０アドレスを送り出す。入
出カニニー＝ ト（３）（４）では、このＩ１０アドレ
スの情報を受けとり、デコード部（９）において、この
情報を表示用の信号に変換し、ＬＥＤ等で構成されるＩ
１０アドレス表示部（６）に、入出カニニ・・・トのＩ
１０アドレスを表示する。Next, the operation will be explained. In the programmable controller configured as described above, the basic operation is the same as that of the conventional example, and the CPU unit reads the card information of (3) and (4), and The number of I10 points of the input/output units is determined, an I10 address is assigned to each input/output unit (3) (4), and this I10 address is stored in the address RAM (7). Furthermore, CPU Uni="1-(2) is the address RA
Input and output canine from M(7) = ) (3) I1 of (4)
0 address is read and each I10 address is sent to each input/output unit through the interface section (8) and the I10 bus (5A) of the pace unit J (5). The input/output controllers (3) and (4) receive this I10 address information, and the decoder (9) converts this information into a signal for display, and the I10 address information is converted into a signal for display.
10 In the address display section (6), input/output crab initial I.
Display 10 addresses.
なお、上記実施例では、入出カニニー＝ ト（３）（４
）にＩ１０アドレス表示部（６）を設けＴこが、第８図
に示すように、入出力ユニット（３）（４）が装着され
るベースユニ、、、 ） （５１に表示部（６）を設け
てもよい。In addition, in the above embodiment, input/output canine = (3) (4)
) is provided with the I10 address display section (6), and as shown in Fig. 8, the display section (6) is installed on the base unit to which the input/output units (3) and (4) are installed. It may be provided.
まＴコ、上記実施例では自動的に各入出力ユニ・・・）
（３）（４）のＩ１０アドレスが表示される場合につ
いて示しＴこが、第４図に示すように、各入出力ユニ、
・、ト（３）（４）にロータリヌイ・・・チ＠を設けて
、ユーザがＩ１０アドレスを計算し手動でそれをセ＝、
トＬ。However, in the above embodiment, each input/output unit is automatically connected...)
(3) The case where the I10 address in (4) is displayed is shown below.As shown in Figure 4, each input/output unit,
・、Provide a rotary controller in (3) and (4) so that the user can calculate the I10 address and manually set it.
To L.
てＩ１０アドレスを明示するようにしてもよく、上記実
施例と同様の効果が得られる。Alternatively, the I10 address may be specified explicitly, and the same effect as in the above embodiment can be obtained.
以上のように、この発明によれば各入出力ユニ、・、ト
のＩ１０アドレスを明示するＩ１０アルス表示部を設け
１こので、外部機器と各入出力ユニ、・・トとの配線や
、メンテナンスが容易になり、間違いを犯しにくくなる
という効果がある。As described above, according to the present invention, there is provided an I10 display section that clearly indicates the I10 address of each input/output unit. This has the effect of making maintenance easier and making it harder to make mistakes.
第１図ａはこの発明の一実施例の構成を示す斜視図、第
１図すは第１図８における入力ユニットのＩ１０アドレ
ス表示部の斜視図、第２図はこの一実施例の動作を示す
プロ、・・り図、第３図、第４図はこの発明の他の実施
例を示す斜視図、第４図ハ従来のプログラマブルコント
ローラを示す斜視図である。
図において（２）はＣＰＵユニ・・Ｉト、（３）は入力
ユニ、・・ト、（４）は出力ユニット、（５）はベース
ユニー・ト、（６）はＩ１０アドレス表示部である。
なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1a is a perspective view showing the configuration of an embodiment of the present invention, FIG. 1 is a perspective view of the I10 address display section of the input unit in FIG. FIGS. 3 and 4 are perspective views showing other embodiments of the present invention, and FIG. 4 is a perspective view showing a conventional programmable controller. In the figure, (2) is the CPU unit, (3) is the input unit, (4) is the output unit, (5) is the base unit, and (6) is the I10 address display section. . In addition, in the figures, the same reference numerals indicate the same or equivalent parts.
Claims (1)
取り込む入力ユニットと、その信号を基に演算処理する
ＣＰＵユニットと、その演算結果を外部機器に伝える出
力ユニットと、上記の各ユニットを装着するベースユニ
ットとを備え、上記入力ユニット並びに出力ユニットは
その割り付けられたＩ／Ｏアドレスを表示する表示部を
有したことを特徴とするプログラマブルコントローラ。Install the input unit that takes in information from external connected devices as ON/OFF signals, the CPU unit that performs calculation processing based on that signal, the output unit that transmits the calculation results to the external device, and each of the above units. A programmable controller comprising a base unit, wherein the input unit and the output unit have a display section that displays the assigned I/O address.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27569188A JPH02121002A (en) | 1988-10-31 | 1988-10-31 | Programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27569188A JPH02121002A (en) | 1988-10-31 | 1988-10-31 | Programmable controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02121002A true JPH02121002A (en) | 1990-05-08 |
Family
ID=17559013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27569188A Pending JPH02121002A (en) | 1988-10-31 | 1988-10-31 | Programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02121002A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5871441A (en) * | 1994-12-27 | 1999-02-16 | Olympus Optical Co., Ltd. | Endoscope capable of manipulation soon after autoclaving |
-
1988
- 1988-10-31 JP JP27569188A patent/JPH02121002A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5871441A (en) * | 1994-12-27 | 1999-02-16 | Olympus Optical Co., Ltd. | Endoscope capable of manipulation soon after autoclaving |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04213496A (en) | Portable display device | |
| JPH0482739U (en) | ||
| JPS6182248A (en) | Monitoring method of content of memory | |
| JPH0334103U (en) | ||
| JPH0436602U (en) | ||
| JPH02150736A (en) | Leakage detection device | |
| JPS6266305A (en) | Line controller | |
| JPS5970252U (en) | Simple display in biorhythm equipment | |
| JPS59154800U (en) | Parameter setting device for X-ray equipment | |
| JPS6056681U (en) | Nurene sequence monitoring device | |
| JPH0277992U (en) | ||
| JPH064804U (en) | Logic controller | |
| JPS61152166U (en) | ||
| JPH01173224A (en) | Peripheral controller | |
| JPS6288068A (en) | Map display coordinate transformation system | |
| JPS60174996U (en) | display device | |
| JPS61206994A (en) | Portable memory device | |
| JPS58213302A (en) | Predictive controller | |
| JPH058472U (en) | Display check circuit | |
| JPH0242132U (en) | ||
| JPS5986760U (en) | Communication device | |
| JPS58183551U (en) | operator console | |
| JPH0247037U (en) | ||
| JPS5988711U (en) | programmable controller | |
| JPS5941768U (en) | Power interruption control device |