JPH02121002A

JPH02121002A - プログラマブルコントローラ

Info

Publication number: JPH02121002A
Application number: JP27569188A
Authority: JP
Inventors: Bunji Yamashita; 山下　文治
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-10-31
Filing date: 1988-10-31
Publication date: 1990-05-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、割付けられＴこ入出力アドレスを表示する
機能を有する入出力アドレス表示機能付のプログラマブ
ルコントローラに関するものである。

〔従来の技術〕

第５図は、従来のピルトーイン・プロ・・」クタイプの
プログラマブルコントローラの構成を示す図である。図
において（１）は必要な安定した電圧を作る電源ユニ、
・、ト、（２）は演算処理を行なうＣＰＵユニ、・・ト
、（３）は情報を取り込む入力ユニ、・・ト、（４）は
演算結果を出力する出力ユニ、・・ト、（５）は上記各
ユニ、・、トを装着してプログラマブルコントローラを
構成するベースユニットである。

次に動作について説明する。

入力ユニ、・・ト（３）は、すＥ　、）−スイ、・・チ
、押ボタン等の接続され１こ外部機器（図示せオフから
の情報を取り込み、この信号を（３ＰＵユニ＝−）（２
）に送る。ＣＰＵユニー・ト（２）では、この取り込ま
れに情報を基に演算処理を行なう。その演算結果を出力
ユニ＝−）（４）に接続されている外部機器（図示せず
）に出力する。外部機器を接続・制御できる点数（Ｉ１
０点数）は、各入出力ユニ・・・）　（３）　（４）に
より異なり、この入出力ユニ、・・ト（３）（４）の入
出力アドレスは、ベースユニット（５）に装着される位
置により決定される。ＣＰＵユニ、−＝ト（２）は、各
入出力ユニ、）　（３）（４）より、Ｉ１０点数やユニ
ットの種類等を示しＴこものであるカード情報を読み出
し、これ等を基に各入出カニニ・・・ト（３）（４）に
入出力アドレスを割り付ける−次いでこの各入出カニニ
・リドのＩ１０アドレスをアルレスＲＡＭに記憶し、こ
の情報を基に演算処理や外部機器とのやりとりを行なう
。

〔発明が解決しようとする課題〕

従来のプログラマブルコントローラは以上のように構成
されているので、外部機器との配線をしたりメンテナン
スをするときなどに、各入出力ユニットに割りつけられ
ているＩ１０アドレスを把握しなけれはならす、膨大な
入出力点数をもつシステムでは各入出力ユニ、・・トの
Ｉ１０点数を数え、各入出力ユニットのＩ１０アドレス
を計算しなければならず大変に不便であるという問題点
がありＴこ。

この発明は上記のような問題点を解法するｒコめになさ
れ１こもので、簡単にＩ１０アドレスを把握することが
できるプログラマブルコントローラを得ることを目的と
する。

〔課題を解決するＴコめの手段〕

この発明に係るプログラマブルコントローラは、外部の
接続機器からの情報をＣ＞Ｎ１０ＦＦの信号として取り
込む入力ユニットと、その信号を基に演算処理するＣＰ
Ｕユニ、・・トと、その演算結果を外部機器に伝える出
力ユニットと、上記の各ユニットを装着するベースユニ
、・・トとを備え、上記入力ユニット並びに出力ユニッ
トはその割り付けられＴこＩ１０アドレスを表示する表
示部を有し１こものである。

である。

〔作用〕

この発明における各入出力ユニ、・」トのＩ１０並ドレ
ス表示部は、上部缶入出力ユニットが割り付けられＴこ
Ｉ１０アドレスを表示する。

〔発明の実施例〕

以下、この発明の一実施例を第１図及び第２図により説
明する。なお、従来例と同一符号で示しπものは、同−
又は相当するものを示す。

第１図は、この発明の実施例のビルドインプロ、・、フ
タイブのプログラマブルコントローラを示す図である。

図において、（６）は各入出カニニ、−＝）（３）（４
）に割り付けられＴこＩ１０アドレスを表わすＩ１０ア
ドレス表示部である。

第２図は、ＣＰＵユニット（２）と、入力ユニ、・・ト
（３）と、その接続関係を示すブロー・り図である。図
において、（２人）は演算部（ＯＰＵ）、（５Ａ）は■
／／１０バス、（７）は各入出力ユニットに割り付けられγ
こＩ１０アドレスを記憶するアドレスＲＡＭ、（８）ハ
各ユニ＝＝　）　、！：ベースユニットとのインターフ
ェイス部、（９）はＣＰＵユニー、）（２）が送り出し
ＴこＩ１０アドレスの情報を解読するデコード部、α０
は外１１Ｓ機器からの情報をＣＰＵユニー）　（２）が
扱える信号に加工する内部制御回路、（ロ）は外部接続
機器からの情報を取り込む入力部である。

次に動作について説明する。上記のように構成されＴこ
プログラマブルコントローラにおいて、基本動作は従来
例の場合と同一であり、ＣＰＵユニ・・・興よ、入出カ
ニニ＝−）　（３）（４）のカード情報を読み取り、各
入出力ユニットのＩ１０点数を判別し、各入出力ユニッ
ト（３）（４）にＩ１０アドレスをＩＩＪ　’）　付け
、このＩ１０アドレスをアドレスＲＡＭ（７）に記憶す
る。さらにＣＰＵユニ＝」１−（２）は、アドレスＲＡ
Ｍ（７）から入出カニニー＝　）　（３）（４）のＩ１
０アドレスを読み出し、インターフェイス部（８）、ペ
ースユニーＪト（５）のＩ１０バス（５Ａ）を通して各
入出力ユニットに各々のＩ１０アドレスを送り出す。入
出カニニー＝　ト（３）（４）では、このＩ１０アドレ
スの情報を受けとり、デコード部（９）において、この
情報を表示用の信号に変換し、ＬＥＤ等で構成されるＩ
１０アドレス表示部（６）に、入出カニニ・・・トのＩ
１０アドレスを表示する。

なお、上記実施例では、入出カニニー＝　ト（３）（４
）にＩ１０アドレス表示部（６）を設けＴこが、第８図
に示すように、入出力ユニット（３）（４）が装着され
るベースユニ、、、　）　（５１に表示部（６）を設け
てもよい。

まＴコ、上記実施例では自動的に各入出力ユニ・・・）
　（３）（４）のＩ１０アドレスが表示される場合につ
いて示しＴこが、第４図に示すように、各入出力ユニ、
・、ト（３）（４）にロータリヌイ・・・チ＠を設けて
、ユーザがＩ１０アドレスを計算し手動でそれをセ＝、
　トＬ。

てＩ１０アドレスを明示するようにしてもよく、上記実
施例と同様の効果が得られる。

〔発明の効果〕

以上のように、この発明によれば各入出力ユニ、・、ト
のＩ１０アドレスを明示するＩ１０アルス表示部を設け
１こので、外部機器と各入出力ユニ、・・トとの配線や
、メンテナンスが容易になり、間違いを犯しにくくなる
という効果がある。

【図面の簡単な説明】

第１図ａはこの発明の一実施例の構成を示す斜視図、第
１図すは第１図８における入力ユニットのＩ１０アドレ
ス表示部の斜視図、第２図はこの一実施例の動作を示す
プロ、・・り図、第３図、第４図はこの発明の他の実施
例を示す斜視図、第４図ハ従来のプログラマブルコント
ローラを示す斜視図である。図において（２）はＣＰＵユニ・・Ｉト、（３）は入力
ユニ、・・ト、（４）は出力ユニット、（５）はベース
ユニー・ト、（６）はＩ１０アドレス表示部である。なお、図中、同一符号は同一、又は相当部分を示す。

Claims

【特許請求の範囲】

外部の接続機器からの情報をＯＮ／ＯＦＦの信号として
取り込む入力ユニットと、その信号を基に演算処理する
ＣＰＵユニットと、その演算結果を外部機器に伝える出
力ユニットと、上記の各ユニットを装着するベースユニ
ットとを備え、上記入力ユニット並びに出力ユニットは
その割り付けられたＩ／Ｏアドレスを表示する表示部を
有したことを特徴とするプログラマブルコントローラ。