JPH02121188A - 基板バイアス発生回路 - Google Patents
基板バイアス発生回路Info
- Publication number
- JPH02121188A JPH02121188A JP63271041A JP27104188A JPH02121188A JP H02121188 A JPH02121188 A JP H02121188A JP 63271041 A JP63271041 A JP 63271041A JP 27104188 A JP27104188 A JP 27104188A JP H02121188 A JPH02121188 A JP H02121188A
- Authority
- JP
- Japan
- Prior art keywords
- substrate potential
- output
- power consumption
- substrate
- reduced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＬＳＩ等に使用するＤＲＡＭ回路の基板バイ
アス発生回路に関する。
アス発生回路に関する。
（従来の技術）
第２図は、従来のＤＲＡＭ回路の基板バイアス発生回路
を示しており、従来の基板バイアス発生回路は、インバ
ータ複数により構成したリング発振器１の一定の出力を
ドライバ２に印加し、その出力をキャパシタ３を介して
ＭＯＳトランジスタ４および５からなる基板電荷引抜き
回路に加えて。
を示しており、従来の基板バイアス発生回路は、インバ
ータ複数により構成したリング発振器１の一定の出力を
ドライバ２に印加し、その出力をキャパシタ３を介して
ＭＯＳトランジスタ４および５からなる基板電荷引抜き
回路に加えて。
それにより得られる電位を電源線６に基板バイアスとし
て出力する構成であった。
て出力する構成であった。
（発明が解決しようとする課題）
しかしながら、このような従来の基板バイアス発生回路
は常時動作状態にあり、そのため、基板電位が安定状態
、つまりＤＲＡＭの待機時でも不安定時の励振時と同じ
電力を消費する。
は常時動作状態にあり、そのため、基板電位が安定状態
、つまりＤＲＡＭの待機時でも不安定時の励振時と同じ
電力を消費する。
すなわち、ＤＲＡＭの待機時のＤＲＡＭが消費する電力
の大部分が、基板バイアス発生回路により消費される経
済的な問題がある。
の大部分が、基板バイアス発生回路により消費される経
済的な問題がある。
本発明は上述に鑑み、ＤＲＡＭの待機中の電力消費を低
下させることを目的として、基板バイアス発生回路を提
供するものである。
下させることを目的として、基板バイアス発生回路を提
供するものである。
（ａ題を解決するための手段）
本発明は上記の目的を、第１の電源と基板電位線との間
に接続した基板電位検出回路と、制御用のＭＯＳトラン
ジスタをそれぞれ介して、各Ｎ型トランジスタのソース
電極が第２の電源に接続された、ＣＭＯ８Ｉ−ランジス
タにより形成したインバータ複数によるリング発振器と
、その出力を入力とする電荷引抜き回路とを備え、上記
制御用のＭｏＳトランジスタの各ゲート電極に上記基板
電位検出出力を印加する構成として達成する。
に接続した基板電位検出回路と、制御用のＭＯＳトラン
ジスタをそれぞれ介して、各Ｎ型トランジスタのソース
電極が第２の電源に接続された、ＣＭＯ８Ｉ−ランジス
タにより形成したインバータ複数によるリング発振器と
、その出力を入力とする電荷引抜き回路とを備え、上記
制御用のＭｏＳトランジスタの各ゲート電極に上記基板
電位検出出力を印加する構成として達成する。
（作 用）
上記のように構成する本発明は、基板電位が十分低下し
ている場合にはリング発振器の出力周波数が低下し、反
対に基板電位が高くなると周波数が上昇するため、安定
した基板電位を維持してＤＲＡＭの電力消費を軽減する
ことが可能になる。
ている場合にはリング発振器の出力周波数が低下し、反
対に基板電位が高くなると周波数が上昇するため、安定
した基板電位を維持してＤＲＡＭの電力消費を軽減する
ことが可能になる。
（実施例）
以下１本発明を実施例により図面を用いて説明する。
第１図は本発明の一実施例の構成図で、７は基板電位検
出回路、８，９および１０はＣＭＯＳトランジスタで構
成したインバータ、 １１．１２および１３は制御用の
ＭＯＳ）−ランジスタであり、その他の符号は第２図で
説明したと同一または同等機能のものを示している。
出回路、８，９および１０はＣＭＯＳトランジスタで構
成したインバータ、 １１．１２および１３は制御用の
ＭＯＳ）−ランジスタであり、その他の符号は第２図で
説明したと同一または同等機能のものを示している。
このような構成でリング発振器１を構成するＣＭＯＳト
ランジスタによるインバータ８ないし１０のＮ型トラン
ジスタのそれぞれは、制御用のＭＯＳトランジスタ１１
ないし１３をそれぞれ介してグランドに接続されている
。また、そのＭｏＳトランジスタ１１ないし１３のゲー
トには、基板電位検出回路７が検出した基板電位が印加
される。
ランジスタによるインバータ８ないし１０のＮ型トラン
ジスタのそれぞれは、制御用のＭＯＳトランジスタ１１
ないし１３をそれぞれ介してグランドに接続されている
。また、そのＭｏＳトランジスタ１１ないし１３のゲー
トには、基板電位検出回路７が検出した基板電位が印加
される。
上記のように形成したリング発振器１の出力はドライバ
２に印加され、その出力はキャパシタ３を介してＭＯＳ
トランジスタ４および５により形成した基板電荷引抜き
回路に印加され、その出力は電源線６に出力される。
２に印加され、その出力はキャパシタ３を介してＭＯＳ
トランジスタ４および５により形成した基板電荷引抜き
回路に印加され、その出力は電源線６に出力される。
この回路構成において、基板電位が低いとき、電源線６
に接続された基板電位検出回路７の出力は、制御用のＭ
ｏＳトランジスタ１１ないし１３を十分にオンにする電
位を出力しており、それによりリング発振器１の高い周
波数出力がドライバ２に印加され、電源線６の電位は急
速に引上げられる。
に接続された基板電位検出回路７の出力は、制御用のＭ
ｏＳトランジスタ１１ないし１３を十分にオンにする電
位を出力しており、それによりリング発振器１の高い周
波数出力がドライバ２に印加され、電源線６の電位は急
速に引上げられる。
また基板電位が十分に下がると、基板電位検出回路７の
出力は次第に低下し、ＭＯＳ）−ランジスタ１１ないし
１３の抵抗値が増加して、それによりリング発振器１の
消費電力が低下すると同時に、ドライバ２の消費電力も
軽減される６ 以上のように１本発明の基板バイアス発生回路は、ＤＲ
ＡＭの待機時の基板電位の変動が小さい場合の電力消費
を大幅に低下させることができる。
出力は次第に低下し、ＭＯＳ）−ランジスタ１１ないし
１３の抵抗値が増加して、それによりリング発振器１の
消費電力が低下すると同時に、ドライバ２の消費電力も
軽減される６ 以上のように１本発明の基板バイアス発生回路は、ＤＲ
ＡＭの待機時の基板電位の変動が小さい場合の電力消費
を大幅に低下させることができる。
（発明の効果）
以上、説明して明らかなように、本発明は、従来の基板
バイアス発生回路に、設計容易な極めて簡単な基板電位
検出回路を追加するだけで、ＣＭＯ８の待機時等におけ
る、基板電位の変動が小さい場合の消費電力を大幅に低
下させ、追加する上記基板電位検出回路に要する基板上
の面積は小さくてすむから、ＬＳＩを実装する回路等に
用いて効果があり、特に電源容量が小さいラップトツブ
パソコン等に実施して一層の効果がある。
バイアス発生回路に、設計容易な極めて簡単な基板電位
検出回路を追加するだけで、ＣＭＯ８の待機時等におけ
る、基板電位の変動が小さい場合の消費電力を大幅に低
下させ、追加する上記基板電位検出回路に要する基板上
の面積は小さくてすむから、ＬＳＩを実装する回路等に
用いて効果があり、特に電源容量が小さいラップトツブ
パソコン等に実施して一層の効果がある。
第１図は本発明の一実施例の回路図、第２図は従来の基
板バイアス発生回路図である。 １・・・リング発振器、 ２・・・ドライバ、 ３
・・・キャパシタ、 ４．５．１１．１２．１３・・
・ＭＯＳトランジスタ、 ６・・・電源線、 ７・・・
基板電位検出回路、 ８，９．１０・・・（ＣＭＯＳ
トランジスタからなる）インバータ。 特許出願人 松下電器産業株式会社 第 図
板バイアス発生回路図である。 １・・・リング発振器、 ２・・・ドライバ、 ３
・・・キャパシタ、 ４．５．１１．１２．１３・・
・ＭＯＳトランジスタ、 ６・・・電源線、 ７・・・
基板電位検出回路、 ８，９．１０・・・（ＣＭＯＳ
トランジスタからなる）インバータ。 特許出願人 松下電器産業株式会社 第 図
Claims (1)
- 第１の電源と基板電位線との間に接続した基板電位検出
回路と、制御用のＭＯＳトランジスタをそれぞれ介して
、各Ｎ型トランジスタのソース電極が第２の電源に接続
された、ＣＭＯＳトランジスタにより形成したインバー
タ複数によるリング発振器と、その出力を入力とする電
荷引抜き回路とを備え、上記制御用のＭＯＳトランジス
タの各ゲート電極に上記基板電位検出出力を印加する構
成としたことを特徴とする基板バイアス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271041A JPH02121188A (ja) | 1988-10-28 | 1988-10-28 | 基板バイアス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271041A JPH02121188A (ja) | 1988-10-28 | 1988-10-28 | 基板バイアス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02121188A true JPH02121188A (ja) | 1990-05-09 |
Family
ID=17494578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63271041A Pending JPH02121188A (ja) | 1988-10-28 | 1988-10-28 | 基板バイアス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02121188A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154411A (en) * | 1998-12-07 | 2000-11-28 | Mitsubishi Denki Kabushiki Kaisha | Boosting circuit compensating for voltage fluctuation due to operation of load |
| KR100279077B1 (ko) * | 1997-12-31 | 2001-01-15 | 김영환 | 반도체장치의승압전압발생기 |
-
1988
- 1988-10-28 JP JP63271041A patent/JPH02121188A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279077B1 (ko) * | 1997-12-31 | 2001-01-15 | 김영환 | 반도체장치의승압전압발생기 |
| US6154411A (en) * | 1998-12-07 | 2000-11-28 | Mitsubishi Denki Kabushiki Kaisha | Boosting circuit compensating for voltage fluctuation due to operation of load |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2772522B2 (ja) | パワーオン信号発生回路 | |
| JP2604530B2 (ja) | 基板電圧及び昇圧電圧を発生する電圧発生回路 | |
| US6239650B1 (en) | Low power substrate bias circuit | |
| US4176289A (en) | Driving circuit for integrated circuit semiconductor memory | |
| JP2805991B2 (ja) | 基板バイアス発生回路 | |
| KR100369277B1 (ko) | 회로에서의 전력 소비 절감 장치 및 방법 | |
| JPH05110392A (ja) | 状態保持回路を具備する集積回路 | |
| US5889431A (en) | Current mode transistor circuit method | |
| JPS6085495A (ja) | ダイナミツクｒａｍ用サブストレ−トバイアス発生器 | |
| JP2573574B2 (ja) | 出力バッファ回路 | |
| JPH0691457B2 (ja) | 基板バイアス発生回路 | |
| JPH02121188A (ja) | 基板バイアス発生回路 | |
| US20020140485A1 (en) | Low current clock sensor | |
| US6934197B2 (en) | Method and circuit configuration for digitizing a signal in an input buffer of a DRAM device | |
| JPH0748548B2 (ja) | 基板電圧発生回路 | |
| JP2697024B2 (ja) | 出力回路 | |
| JP2546894B2 (ja) | クロックド同相回路 | |
| JPH10270988A (ja) | 基板バイアス効果を利用した遅延回路 | |
| JPH0373891B2 (ja) | ||
| JPH04237214A (ja) | クロックドインバータ | |
| JPH01278064A (ja) | 半導体回路 | |
| JPS62134959A (ja) | 半導体装置 | |
| JPH0311659A (ja) | 基板バイアス電圧発生回路 | |
| JPH0285912A (ja) | オートクリア回路 | |
| JPH03112158A (ja) | 半導体集積回路 |