JPH02122628A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02122628A JPH02122628A JP27675188A JP27675188A JPH02122628A JP H02122628 A JPH02122628 A JP H02122628A JP 27675188 A JP27675188 A JP 27675188A JP 27675188 A JP27675188 A JP 27675188A JP H02122628 A JPH02122628 A JP H02122628A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- etching
- semiconductor device
- conductive film
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置のコンタクトホールの製造方法、特に微細な
コンタクトホールのドライエツチングによる加工方法に
関し。
コンタクトホールのドライエツチングによる加工方法に
関し。
このコンタクトホールのドライエツチングにおいて安定
性、信頼性の高いプロセスを駆使して。
性、信頼性の高いプロセスを駆使して。
上部のみがテーパー形状のコンタクトホールを提供する
ことを目的として。
ことを目的として。
コンタクトホールの側面を基板にほぼ垂直に形成した後
、六弗化硫黄を含むエツチングガスを用いた準異方性エ
ツチングにより、コンタクトホールの上部のみを、側面
がテーパー形状になるように拡大する。
、六弗化硫黄を含むエツチングガスを用いた準異方性エ
ツチングにより、コンタクトホールの上部のみを、側面
がテーパー形状になるように拡大する。
本発明は、半導体装置のコンタクトホールの製造方法、
特に微細なコンタクトホールのドライエツチングによる
加工方法に関する。
特に微細なコンタクトホールのドライエツチングによる
加工方法に関する。
半導体装置の高集積化に伴い１ コンタクトホール径は
ますます小さくすることが要求されている。
ますます小さくすることが要求されている。
コンタクトホールの径が小さくなっても、そのエツチン
グ対象の絶縁膜の膜厚はデバイス特性から必ずしも比例
して小さくすることは出来ない。
グ対象の絶縁膜の膜厚はデバイス特性から必ずしも比例
して小さくすることは出来ない。
従って、コンタクトホールの深さと径の比率。
即ちアスペクト比は微細化により増大し、後工程での導
電性膜のスパッタ法による形成において。
電性膜のスパッタ法による形成において。
コンタクトホール部での膜の厚さが部分的に薄くなり、
断線等の障害を引き起こす。このため、半導体装置の性
能の安定性、信頼性を高めるために。
断線等の障害を引き起こす。このため、半導体装置の性
能の安定性、信頼性を高めるために。
コンタクトホールのアスペクト比の増大によって悪化し
た導電性膜のカバレッジを改善する必要がある。
た導電性膜のカバレッジを改善する必要がある。
（従来の技術〕
従来の半導体装置のコンタクトホール形成方法を第３図
に示す。
に示す。
従来の形成方法では、下地の導電性膜１０の上の絶縁膜
１１にコンタクトホール１２をドライエツチングで加工
すると第３図（ａ）に示すようにほぼ垂直な断面形状が
得られていた。このコンタクトホール１２にスパッタ法
で導電性膜１３を付与させると。
１１にコンタクトホール１２をドライエツチングで加工
すると第３図（ａ）に示すようにほぼ垂直な断面形状が
得られていた。このコンタクトホール１２にスパッタ法
で導電性膜１３を付与させると。
第３図（ｂ）に示すように膜厚の薄い部分が出来る。
平らな部分での導電性膜の膜厚を１とした時のコンタク
トホールでの最も薄い部分での導電性膜の膜厚の比を「
カバレッジ」と呼ぶ。このカバレッジは、コンタクトホ
ールでのアスペクト比が大きくなるに従って小さくなり
、半導体装置の信頼性は著しく低下する。
トホールでの最も薄い部分での導電性膜の膜厚の比を「
カバレッジ」と呼ぶ。このカバレッジは、コンタクトホ
ールでのアスペクト比が大きくなるに従って小さくなり
、半導体装置の信頼性は著しく低下する。
そこで、このコンタクトホールをテーパー形状に加工し
て上面部分を第３図（ｃ）に示すように大きくしてカバ
レッジを改善する方法が幾つか提唱されている。例えば
テーパー形状を得るために。
て上面部分を第３図（ｃ）に示すように大きくしてカバ
レッジを改善する方法が幾つか提唱されている。例えば
テーパー形状を得るために。
エツチングガスに酸素を入れてレジストとの選択比を落
として上部を大きくする方法（例１）や。
として上部を大きくする方法（例１）や。
デポジット性の高いガス条件でエツチングレートを落と
してテーパーエッヂングを行い、下部面積を小さくした
りする方法（例２）がある。例１゜例２の方法で加工し
たコンタクトホールの形状を図示した第３図（ｃ）にお
いて、１４は導電性膜、 １５は絶縁膜、１６はコンタ
クトホール１１７はテーパー形状を示す。
してテーパーエッヂングを行い、下部面積を小さくした
りする方法（例２）がある。例１゜例２の方法で加工し
たコンタクトホールの形状を図示した第３図（ｃ）にお
いて、１４は導電性膜、 １５は絶縁膜、１６はコンタ
クトホール１１７はテーパー形状を示す。
〔発明が解決しようとする課題］
上記のような方法でコンタクトホールを加工すると、は
ぼ垂直な形状のコンタクトホールを加工する場合と比較
して２例１では、レジストとの選択比の低下、エツチン
グ終点検出精度の低下などの問題が起こり９例２では、
エツチング終点検出精度の低下の他に、装置の汚染等に
よる洗浄周期の短縮等の問題が起こる。
ぼ垂直な形状のコンタクトホールを加工する場合と比較
して２例１では、レジストとの選択比の低下、エツチン
グ終点検出精度の低下などの問題が起こり９例２では、
エツチング終点検出精度の低下の他に、装置の汚染等に
よる洗浄周期の短縮等の問題が起こる。
その結果、コンタクトホールの加工プロセスの安定性、
信頼性は低下し、半導体装置の動作不良の原因となる。
信頼性は低下し、半導体装置の動作不良の原因となる。
本発明は、このコンタクトホールのドライエツチングに
おいて安定性、信頼性の高いプロセスを駆使して、上部
がテーパー形状に後加工されるコンタクトホールを提供
することを目的とする。
おいて安定性、信頼性の高いプロセスを駆使して、上部
がテーパー形状に後加工されるコンタクトホールを提供
することを目的とする。
（課題を解決するための手段〕
コンタクトホールに対して、異方性エツチングを行うと
その側面には高分子膜が付着することが知られている。
その側面には高分子膜が付着することが知られている。
逆にその高分子膜が側壁を保護しほぼ垂直な形状を保つ
理由となっている。コンタクトホールをほぼ垂直な形状
でエツチングすることが高い安定性と信頼性を有するプ
ロセス加工法であることは、前述の通りであり、コンタ
クトホールをエツチングするプロセス自体は垂直形状を
得ることを目的とした条件で行うことが望ましい。
理由となっている。コンタクトホールをほぼ垂直な形状
でエツチングすることが高い安定性と信頼性を有するプ
ロセス加工法であることは、前述の通りであり、コンタ
クトホールをエツチングするプロセス自体は垂直形状を
得ることを目的とした条件で行うことが望ましい。
しかし、このままでは、コンタクトホール上部側面のテ
ーパー形状は得られない。
ーパー形状は得られない。
従って本発明は、コンタクトホールのほぼ垂直な形状を
得られる条件でエツチングをおこなった後にコンタクト
ホール上部のみを側面がテーパー形状になるよう後加工
して、その面積を拡大して導電性膜のカバレッジを良く
するものである。
得られる条件でエツチングをおこなった後にコンタクト
ホール上部のみを側面がテーパー形状になるよう後加工
して、その面積を拡大して導電性膜のカバレッジを良く
するものである。
第１図は１本発明の原理説明図である。先ず。
第１図（ａ）に示すように、従来の方法により、下地の
導電性膜ｌ上の絶縁膜２にレジスト等のマスキングを行
い、はぼ垂直な形状で第一のエツチングを行って、コン
タクトホール３をパタニングする。第１図において、１
は導電性膜、２は絶縁膜。
導電性膜ｌ上の絶縁膜２にレジスト等のマスキングを行
い、はぼ垂直な形状で第一のエツチングを行って、コン
タクトホール３をパタニングする。第１図において、１
は導電性膜、２は絶縁膜。
３はコンタクトホールである。
次に、第１図（ｂ）に示すように、レジストが工・ンジ
から後退するようなガス条件で、且つ、絶縁膜をエツチ
ングできる条件で第二のエツチングを行う。その結果、
レジストの後退によりコンタクトホール上部でのテーパ
ー形状４が得られる。
から後退するようなガス条件で、且つ、絶縁膜をエツチ
ングできる条件で第二のエツチングを行う。その結果、
レジストの後退によりコンタクトホール上部でのテーパ
ー形状４が得られる。
本発明では、第１図（ａ）に示したように第一のエツチ
ングは従来どうりのほぼ垂直な形状を得るエツチングな
ので、コンタクトホールを安定性。
ングは従来どうりのほぼ垂直な形状を得るエツチングな
ので、コンタクトホールを安定性。
信鯨性良く加工することで、終点検出精度の低下などの
問題を回避することができる。
問題を回避することができる。
そして、第１図（ｂ）に示したように、エツチングガス
に六弗化硫黄を加えて、テーパー加工のコントロールの
し易いドライエツチングを採用して。
に六弗化硫黄を加えて、テーパー加工のコントロールの
し易いドライエツチングを採用して。
コンタクトホール上部の面積のみを選択的に大きくする
ことで、導電性膜のカバレッジを改善することができる
。更にコンタクトホールの底部面積を大きくしないこと
で他の配線層との電気的な接触、リーク、干渉が避けら
れ、この点でも、半導体装置の安定性、信頼性が増大す
る。
ことで、導電性膜のカバレッジを改善することができる
。更にコンタクトホールの底部面積を大きくしないこと
で他の配線層との電気的な接触、リーク、干渉が避けら
れ、この点でも、半導体装置の安定性、信頼性が増大す
る。
本発明の実施例を第２図に示す。
コンタクトホールのほぼ垂直な断面形状を得る第一のエ
ツチングと、前記コンタクトホールの上部のみをテーパ
ー形状に加工する第二のエツチングの二段階に分けて、
加工を行う。
ツチングと、前記コンタクトホールの上部のみをテーパ
ー形状に加工する第二のエツチングの二段階に分けて、
加工を行う。
第一のエツチングは、第２図（ａ）に示すように下地の
導電性膜５の上に燐珪酸ガラス、或いは化学気相成長法
や熱拡散法により成長した二酸化シリコン酸化膜等の絶
縁膜６を形成し、従来の方法によりレジスト７を塗布し
、コンタクトホール８をパタニングする。その後で２反
応性イオンエツチング（ＲＩＢ）装置を用い、エツチン
グガスとして四弗化炭素（ＣＦ４）、三弗化メタン（Ｃ
ＨＦ、）を使用し。
導電性膜５の上に燐珪酸ガラス、或いは化学気相成長法
や熱拡散法により成長した二酸化シリコン酸化膜等の絶
縁膜６を形成し、従来の方法によりレジスト７を塗布し
、コンタクトホール８をパタニングする。その後で２反
応性イオンエツチング（ＲＩＢ）装置を用い、エツチン
グガスとして四弗化炭素（ＣＦ４）、三弗化メタン（Ｃ
ＨＦ、）を使用し。
ガス流量をＣＩ’４＝４０ｓｅｃｍ 、 ＣＨＦ、＝
５０ｓｅｃｍ＋ 圧力・０゜３Ｔｏｒｒ、出力・６０
０−の条件で異方性エツチングして、はぼ垂直な形状が
得られるように加工する。
５０ｓｅｃｍ＋ 圧力・０゜３Ｔｏｒｒ、出力・６０
０−の条件で異方性エツチングして、はぼ垂直な形状が
得られるように加工する。
次に、上記のコンタクトホール８の上部のみをテーパー
状に加工する第二のエツチングを２例えば以下のような
準異方性エツチングの条件で実施する。
状に加工する第二のエツチングを２例えば以下のような
準異方性エツチングの条件で実施する。
上記と同様なＲＩＥ装置を用い、エツチングガスとして
、 ＣＦ４．ＣｌＩＦ５に六弗化硫黄（ｓｐ、）を加え
、ガス流量をＣＦ４＝４０５ＣＣ１１１，ＣＨＦ５＝５
０３ＣＣ１１１ＳＦ＆＝１００！ＩｃｃＩ＋圧力０．４
Ｔｏｒｒ出力６０囲の条件で、第２図（ｂ）に示すよう
なテーパー形状９に加工する６０秒間のエツチングを行
う。
、 ＣＦ４．ＣｌＩＦ５に六弗化硫黄（ｓｐ、）を加え
、ガス流量をＣＦ４＝４０５ＣＣ１１１，ＣＨＦ５＝５
０３ＣＣ１１１ＳＦ＆＝１００！ＩｃｃＩ＋圧力０．４
Ｔｏｒｒ出力６０囲の条件で、第２図（ｂ）に示すよう
なテーパー形状９に加工する６０秒間のエツチングを行
う。
エツチング時間は、エツチング条件にもよるが時間が短
いとテーパーが−Ｅ部のみで不足し、逆に時間が長いと
テーパーが下部に及び、更に長くすると底面部分の面積
が大きくなってしまう。エツチング時間は設計及びデバ
イスの性能により最適の時間を選択する。
いとテーパーが−Ｅ部のみで不足し、逆に時間が長いと
テーパーが下部に及び、更に長くすると底面部分の面積
が大きくなってしまう。エツチング時間は設計及びデバ
イスの性能により最適の時間を選択する。
以上説明したように９本発明によれば、先ず従来どおり
のほぼ垂直な形状でコンタクトホールの側面を加工する
ため、加工による安定性、信頼性を損ねることがなく、
更に、その後でコンタクトホールの上部のみを大きくテ
ーパー形状に加工することで、カバレッジの良い形状を
得ることが可能であり、電極配線の故障のない信頼性の
高い半導体装置を製造することができる。
のほぼ垂直な形状でコンタクトホールの側面を加工する
ため、加工による安定性、信頼性を損ねることがなく、
更に、その後でコンタクトホールの上部のみを大きくテ
ーパー形状に加工することで、カバレッジの良い形状を
得ることが可能であり、電極配線の故障のない信頼性の
高い半導体装置を製造することができる。
第１図は本発明の原理説明図。
第２図は本発明の一実施例の模式断面図。
第３図は従来例の模式断面図である。
図において。
１は導電性膜。
２は絶縁膜。
３はコンタクトホール。
４はテーパー形状
５は導電性膜。
６は絶縁膜。
７はレジスト。
８はコンタクトホール。
９はテーパー形状
本島用の禾姪ｉ先明図
ｇｂ １ 図
本ｍｅ月刀−′Ｘ′ハシ炒９／）Ｆ弊氏歯〒ｍ ε巧仇
采令）ｎ碩′に、照面図 第 図
采令）ｎ碩′に、照面図 第 図
Claims (1)
- 半導体装置のコンタクトホールを形成するドライエッ
チングにおいて、該コンタクトホールの側面を基板にほ
ぼ垂直に形成した後、六弗化硫黄を含むエッチングガス
を用いた準異方性エッチングにより、該コンタクトホー
ルの上部のみを、側面がテーパー形状になるように拡大
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27675188A JPH02122628A (ja) | 1988-11-01 | 1988-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27675188A JPH02122628A (ja) | 1988-11-01 | 1988-11-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02122628A true JPH02122628A (ja) | 1990-05-10 |
Family
ID=17573837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27675188A Pending JPH02122628A (ja) | 1988-11-01 | 1988-11-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02122628A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476496B1 (en) | 1999-06-28 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2009071009A (ja) * | 2007-09-13 | 2009-04-02 | Hitachi Ltd | 半導体装置及びその製造方法 |
| WO2010058528A1 (ja) * | 2008-11-20 | 2010-05-27 | シャープ株式会社 | 半導体層およびその形成方法 |
| JP2013110331A (ja) * | 2011-11-24 | 2013-06-06 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
-
1988
- 1988-11-01 JP JP27675188A patent/JPH02122628A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476496B1 (en) | 1999-06-28 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JP2009071009A (ja) * | 2007-09-13 | 2009-04-02 | Hitachi Ltd | 半導体装置及びその製造方法 |
| WO2010058528A1 (ja) * | 2008-11-20 | 2010-05-27 | シャープ株式会社 | 半導体層およびその形成方法 |
| JPWO2010058528A1 (ja) * | 2008-11-20 | 2012-04-19 | シャープ株式会社 | 半導体層およびその形成方法 |
| US8415673B2 (en) | 2008-11-20 | 2013-04-09 | Sharp Kabushiki Kaisha | Thin film transistor and semiconductor layer |
| JP2013110331A (ja) * | 2011-11-24 | 2013-06-06 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5385867A (en) | Method for forming a multi-layer metallic wiring structure | |
| US6028001A (en) | Methods of fabricating contact holes for integrated circuit substrates by etching to define a sidewall and concurrently forming a polymer on the sidewall | |
| US6165899A (en) | Method for manufacturing semiconductor devices having dual damascene structure | |
| JPH0135495B2 (ja) | ||
| JPH0251232A (ja) | 半導体装置の製造方法 | |
| JPH02122628A (ja) | 半導体装置の製造方法 | |
| JPH10261624A (ja) | エッチング方法及び多層配線構造 | |
| JP2906997B2 (ja) | 半導体装置の製造方法 | |
| CN101131918A (zh) | 用于制作半导体装置的方法 | |
| KR100289655B1 (ko) | 반도체소자의금속배선형성방법 | |
| US6326312B1 (en) | Contact hole of semiconductor and its forming method | |
| JP2006222208A (ja) | 半導体装置の製造方法 | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| TWI847547B (zh) | 記憶體結構及其製造方法 | |
| JPS63177537A (ja) | 半導体素子の製造方法 | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| JPH0430518A (ja) | 半導体装置の製造方法 | |
| CN102881635A (zh) | 半导体装置内开口的形成方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| KR0165419B1 (ko) | 스페이서를 채용한 원통형 커패시터 제조방법 | |
| KR0183721B1 (ko) | 금속 배선의 패턴 제조방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| KR19990005143A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100422362B1 (ko) | 반도체소자의제조방법 | |
| JP2008016656A (ja) | ホール形成方法 |