JPH0212329A - プログラム実行制御方式 - Google Patents
プログラム実行制御方式Info
- Publication number
- JPH0212329A JPH0212329A JP16067088A JP16067088A JPH0212329A JP H0212329 A JPH0212329 A JP H0212329A JP 16067088 A JP16067088 A JP 16067088A JP 16067088 A JP16067088 A JP 16067088A JP H0212329 A JPH0212329 A JP H0212329A
- Authority
- JP
- Japan
- Prior art keywords
- stored
- rom
- microcomputer
- program
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数のメモリに個別に記憶される制御プロ
グラムに基づいて周辺機器を制御するマイクロプロセッ
サを有するコンピュータシステムに関するものである。
グラムに基づいて周辺機器を制御するマイクロプロセッ
サを有するコンピュータシステムに関するものである。
（従来の技術）
第７図は従来のコンピュータシステムの構成を説明する
ブロック図であり、５１はマイクロプロセッサ（例えば
日本電気社製μＰＤシリーズ）等で構成されるマイクロ
コンピュータで、リードオンリメモリ（ＲＯＭ）５２ま
たはリードオンリメモリ（ＲＯＭ）５３にあらかじめ記
憶された制御プログラムに基づいて入出力端末機器（Ｉ
ｌｏ）５５を総括的に制御する。５６はアドレスバスで
、マイクロコンピュータ５１から出力されるアドレスを
ＲＯＭ５２．ＲＯＭ５３．ＲＡＭ５４゜入出力端末機器
（Ｉｌｏ）５５等に出力する。５７はデータバスで、人
出力データをマイクロコンピュータ５１とアドレスバス
５６．データバス５７を介して接続されるＲＯＭ５２．
ＲＯＭ５３゜ＲＡＭ５４．入出力端末機器（Ｉｌｏ）５
５間で相互に送受する。
ブロック図であり、５１はマイクロプロセッサ（例えば
日本電気社製μＰＤシリーズ）等で構成されるマイクロ
コンピュータで、リードオンリメモリ（ＲＯＭ）５２ま
たはリードオンリメモリ（ＲＯＭ）５３にあらかじめ記
憶された制御プログラムに基づいて入出力端末機器（Ｉ
ｌｏ）５５を総括的に制御する。５６はアドレスバスで
、マイクロコンピュータ５１から出力されるアドレスを
ＲＯＭ５２．ＲＯＭ５３．ＲＡＭ５４゜入出力端末機器
（Ｉｌｏ）５５等に出力する。５７はデータバスで、人
出力データをマイクロコンピュータ５１とアドレスバス
５６．データバス５７を介して接続されるＲＯＭ５２．
ＲＯＭ５３゜ＲＡＭ５４．入出力端末機器（Ｉｌｏ）５
５間で相互に送受する。
例えばマイクロコンピュータ５１がＲＯＭ５２に格納さ
れた制御プログラムを実行する場合には、アドレスバス
５６に対してＲＯＭ５２に割付けられた固有の読出しア
ドレスを出力し、ＲＯＭ５２から読み出される制御プロ
グラムをデータバス５７を介して受領し、所定の手順に
従うプログラムを実行し、入出力端末機器（Ｉｌｏ）５
５ｂ）らのデータを授受したり、所定のデータを入出力
端末機器（Ｉｌｏ）５５に送出する。
れた制御プログラムを実行する場合には、アドレスバス
５６に対してＲＯＭ５２に割付けられた固有の読出しア
ドレスを出力し、ＲＯＭ５２から読み出される制御プロ
グラムをデータバス５７を介して受領し、所定の手順に
従うプログラムを実行し、入出力端末機器（Ｉｌｏ）５
５ｂ）らのデータを授受したり、所定のデータを入出力
端末機器（Ｉｌｏ）５５に送出する。
しかしながら、この種のプログラム実行を可能とするに
は、ＲＯＭ５２．ＲＯＭ５３に格納された制御プログラ
ムの組み合わせが適切でない場合、例えばＲＯＭ５２．
ＲＯＭ５３に共有するアドレスが存在する場合等には、
読み出される制御プログラムが不確定状態となるため、
システムが正常に動作しなくなったり、最悪の場合には
、システムが暴走して、入出力端末機器（Ｉ １０ ）
５５を誤作動させて作業者に不測の事態を屈発させてし
まう等の重大な問題点があった。
は、ＲＯＭ５２．ＲＯＭ５３に格納された制御プログラ
ムの組み合わせが適切でない場合、例えばＲＯＭ５２．
ＲＯＭ５３に共有するアドレスが存在する場合等には、
読み出される制御プログラムが不確定状態となるため、
システムが正常に動作しなくなったり、最悪の場合には
、システムが暴走して、入出力端末機器（Ｉ １０ ）
５５を誤作動させて作業者に不測の事態を屈発させてし
まう等の重大な問題点があった。
今後、既存のコンピュータシステムに新規のＲＯＭが配
設された制御基板を複数セットして、制御機能を拡充し
たり、変更したりする場合には、上記の問題の解決が図
れないと非常にシステムの融通性が低下するとともに、
システム開発コストが非常に重大となり、その改善が待
たれている。
設された制御基板を複数セットして、制御機能を拡充し
たり、変更したりする場合には、上記の問題の解決が図
れないと非常にシステムの融通性が低下するとともに、
システム開発コストが非常に重大となり、その改善が待
たれている。
この発明は、上記の問題点を解決するためになされたも
ので、複数のメモリに固有の識別情報をあらかじめ記憶
させるとともに、各メモリに記憶される制御プログラム
組み合わせ状態を照合判定することにより一１複数のメ
モリから読み出される制御プログラムをシステム異常な
く安全に起動制御できるプログラム実行制御方式を得る
ことを目的とする。
ので、複数のメモリに固有の識別情報をあらかじめ記憶
させるとともに、各メモリに記憶される制御プログラム
組み合わせ状態を照合判定することにより一１複数のメ
モリから読み出される制御プログラムをシステム異常な
く安全に起動制御できるプログラム実行制御方式を得る
ことを目的とする。
（課題を解決するための手段〕
この発明に係るプログラム実行制御方式は、各メモリア
クセス発生毎に、各メモリの所定アドレスに記憶された
プログラム識別コードを読み出す識別コード読出し処理
と、この識別コード読出し処理により得られる各プログ
ラム識別コードとを比較して、各メモリに記憶された所
定の制御プログラムとの組合わせ起動適合性を照合判定
する判定処理と、この判定処理による照合結果に基づい
て各メモリに記憶された所定の制御プログラムの一部ま
たは全部の起動を制限するプログラム起動制限処理とか
らなる方式である。
クセス発生毎に、各メモリの所定アドレスに記憶された
プログラム識別コードを読み出す識別コード読出し処理
と、この識別コード読出し処理により得られる各プログ
ラム識別コードとを比較して、各メモリに記憶された所
定の制御プログラムとの組合わせ起動適合性を照合判定
する判定処理と、この判定処理による照合結果に基づい
て各メモリに記憶された所定の制御プログラムの一部ま
たは全部の起動を制限するプログラム起動制限処理とか
らなる方式である。
また、判定処理により、各メモリに、記憶された各所定
の制御プログラムとの組み合わせ起動がエラーと判定さ
れた場合に、組み合わせ起動障害報知信号を発生する報
知信号発生処理を加えても良い。
の制御プログラムとの組み合わせ起動がエラーと判定さ
れた場合に、組み合わせ起動障害報知信号を発生する報
知信号発生処理を加えても良い。
（作用）
この発明においては、各リードオンリメモリアクセス発
生毎に、各リードオンリメモリの所定アドレスに記憶さ
れたプログラム識別コードを読み出す識別コード読出し
、この識別コード読出し処理により得られる各プログラ
ム識別コードとを比較して、各リードオンリメモリに記
憶された所定の制御プログラムとの組合わせ起動適合性
を照合判定する。そして、この判定処理による照合結果
に基づいて各リードオンリメモリに記憶された所定の制
御プログラムの一部または全部の起動を制限する。その
際、各リードオンリメモリに記憶された各所定の制御プ
ログラムとの組み合わ起動がエラーと判定された場合に
、組み合わせ起動障害報知信号を発生する。
生毎に、各リードオンリメモリの所定アドレスに記憶さ
れたプログラム識別コードを読み出す識別コード読出し
、この識別コード読出し処理により得られる各プログラ
ム識別コードとを比較して、各リードオンリメモリに記
憶された所定の制御プログラムとの組合わせ起動適合性
を照合判定する。そして、この判定処理による照合結果
に基づいて各リードオンリメモリに記憶された所定の制
御プログラムの一部または全部の起動を制限する。その
際、各リードオンリメモリに記憶された各所定の制御プ
ログラムとの組み合わ起動がエラーと判定された場合に
、組み合わせ起動障害報知信号を発生する。
（第１の実施例〕
第１図はこの発明の一実施例を示すプログラム実行制御
方式を適用するハード構成図であり、１０はマイクロコ
ンピュータで、第ｌＲＯＭ１１または第２ＲＯＭ１２に
格納された制御プログラムに基づいて入出力端末機器（
Ｉｌｏ）１４を総括的に制御する。１０ａはメモリで、
第３図に示す制御手順が記憶されている。１６はアドレ
スバスで、マイクロコンピュータ１０から出力されるア
ドレスを第ｌＲＯＭ１１．第２ＲＯＭ１２．ＲＡＭ１３
．入出力端末機器（Ｉｌｏ）１４等に出力する。なお、
第１ ＲＯＭ １１または第２ＲＯＭ１２の所定アドレ
スには格納される制御プログラムを識別するための固有
のプログラム識別コードがあらかじめ書き込まれている
。
方式を適用するハード構成図であり、１０はマイクロコ
ンピュータで、第ｌＲＯＭ１１または第２ＲＯＭ１２に
格納された制御プログラムに基づいて入出力端末機器（
Ｉｌｏ）１４を総括的に制御する。１０ａはメモリで、
第３図に示す制御手順が記憶されている。１６はアドレ
スバスで、マイクロコンピュータ１０から出力されるア
ドレスを第ｌＲＯＭ１１．第２ＲＯＭ１２．ＲＡＭ１３
．入出力端末機器（Ｉｌｏ）１４等に出力する。なお、
第１ ＲＯＭ １１または第２ＲＯＭ１２の所定アドレ
スには格納される制御プログラムを識別するための固有
のプログラム識別コードがあらかじめ書き込まれている
。
１７はデータバスで、入出力データをマイクロコンピュ
ータ１Ｑとアドレスバス１６．データバス１７を介して
接続される第ｌＲＯＭ１１．第２ＲＯＭ１２．ＲＡＭ１
３．入出力端末機器（Ｉｌｏ）１４間で相互に送受する
。１５は障害報知信号発生器で、各所定の制御プログラ
ムとの組み合わせ起動がエラーと判定された場合に、第
ｌＲＯＭ１１および第２ＲＯＭ１２に記憶された所定の
制御プログラムの一部または全部の起動を制限する障害
報知信号を発生する。
ータ１Ｑとアドレスバス１６．データバス１７を介して
接続される第ｌＲＯＭ１１．第２ＲＯＭ１２．ＲＡＭ１
３．入出力端末機器（Ｉｌｏ）１４間で相互に送受する
。１５は障害報知信号発生器で、各所定の制御プログラ
ムとの組み合わせ起動がエラーと判定された場合に、第
ｌＲＯＭ１１および第２ＲＯＭ１２に記憶された所定の
制御プログラムの一部または全部の起動を制限する障害
報知信号を発生する。
第２図はこの発明の一実施例を示すプログラム実行制御
方式を説明するフローチャートである。
方式を説明するフローチャートである。
なお、（１）〜（７）は各ステップを示す。また、この
実施例においては、ＲＯＭの数を２としている画、その
数には限定されない。
実施例においては、ＲＯＭの数を２としている画、その
数には限定されない。
以下、ＲＯＭの数が「２」の場合の処理について詳細に
説明する。
説明する。
先ず、マイクロコンピュータ１０のＣＰＵがメモリ１０
ａの内容に基づいて使用するＲＯＭの数が「２」以上か
どうかを判断しく１） Ｎｏの場合にはステップ（５
）に進み、ＹＥＳの場合はマイクロコンピュータ１ｏが
第ｌＲＯＭ１１をアクセスして、第ｌＲＯＭ１１の所定
エリアに識別データが設定されているかどうかを判断し
く２）、ＹＥＳならば同様にマイクロコンピュータ１０
が第２ＲＯＭ１２をアクセスして、第２ＲＯＭ１２の所
定エリアに識別データが設定されているかどうかを判断
しく３）、ＹＥＳならばマイクロコンピュータ１０が第
ｌＲＯＭ１１の所定エリアに記憶されたプログラム識別
コードおよび第２ＲＯＭ１２の所定エリアに記憶された
プログラム識別コードとを読み出し、第ｌＲＯＭ１１と
第２ＲＯＭ１２に格納されているプログラムの組み合わ
せ起動がエラー起動となるかどうかを判断しく４）、Ｎ
ｏならば容筒１ＲＯＭＩＩまたは第２ＲＯＭ１２に記憶
された制御プログラムに基づいて通常のプログラム実行
処理を実行する通常処理ルーチンを行う（５）。
ａの内容に基づいて使用するＲＯＭの数が「２」以上か
どうかを判断しく１） Ｎｏの場合にはステップ（５
）に進み、ＹＥＳの場合はマイクロコンピュータ１ｏが
第ｌＲＯＭ１１をアクセスして、第ｌＲＯＭ１１の所定
エリアに識別データが設定されているかどうかを判断し
く２）、ＹＥＳならば同様にマイクロコンピュータ１０
が第２ＲＯＭ１２をアクセスして、第２ＲＯＭ１２の所
定エリアに識別データが設定されているかどうかを判断
しく３）、ＹＥＳならばマイクロコンピュータ１０が第
ｌＲＯＭ１１の所定エリアに記憶されたプログラム識別
コードおよび第２ＲＯＭ１２の所定エリアに記憶された
プログラム識別コードとを読み出し、第ｌＲＯＭ１１と
第２ＲＯＭ１２に格納されているプログラムの組み合わ
せ起動がエラー起動となるかどうかを判断しく４）、Ｎ
ｏならば容筒１ＲＯＭＩＩまたは第２ＲＯＭ１２に記憶
された制御プログラムに基づいて通常のプログラム実行
処理を実行する通常処理ルーチンを行う（５）。
一方、ステップ（２） 、 （３）の判断でＮＯおよび
ステップ（４）でＹＥＳの場合は、障害報知信号発生器
１５を起動させ（６） マイクロコンピュータ１０に
よるシステム処理を強制終了する障害報知信号を出力し
て、終了処理ルーチンを実行しく７）、処理を終了する
。なお、上記実施例において、実施例の制御手順をメモ
リ１０ａに記憶する場合について説明したが、第ｌＲＯ
Ｍ１１、第２ＲＯＭ１２あるいはＲＡＭ１３の何れかに
記憶させる構成であっても良い。
ステップ（４）でＹＥＳの場合は、障害報知信号発生器
１５を起動させ（６） マイクロコンピュータ１０に
よるシステム処理を強制終了する障害報知信号を出力し
て、終了処理ルーチンを実行しく７）、処理を終了する
。なお、上記実施例において、実施例の制御手順をメモ
リ１０ａに記憶する場合について説明したが、第ｌＲＯ
Ｍ１１、第２ＲＯＭ１２あるいはＲＡＭ１３の何れかに
記憶させる構成であっても良い。
（第２の実施例〕
第３図はこの発明の他の実施例を示すプログラム実行制
御方式を適用するハード構成図であり、２０はマスター
マイクロコンピュータユニットで、マイクロコンピュー
タ２１．第４図（ａ）に示す制御手順を記憶しているＲ
ＯＭ２１ａ、第ｌＲＯＭ２２．第２ＲＯＭ２３．ＲＡＭ
２４．入出力端末機器（Ｉｌｏ）２５．障害報知信号発
生器２６等から構成され、マイクロコンピュータ２１に
アドレスバス３５．データバス３６を介してマイクロコ
ンピュータ２１．第１ ＲＯＭ２２．第２ＲＯＭ２３．
ＲＡＭ２４．入出力端末機器（Ｉｌｏ）２５．障害報知
信号発生器２６が接続されている。３０はスレーブマイ
クロコンピュータユニットで、通信ライン４０．４１を
介してマスターマイクロコンピュータユニット２０との
データ処理が相互に行えるように構成されている。
御方式を適用するハード構成図であり、２０はマスター
マイクロコンピュータユニットで、マイクロコンピュー
タ２１．第４図（ａ）に示す制御手順を記憶しているＲ
ＯＭ２１ａ、第ｌＲＯＭ２２．第２ＲＯＭ２３．ＲＡＭ
２４．入出力端末機器（Ｉｌｏ）２５．障害報知信号発
生器２６等から構成され、マイクロコンピュータ２１に
アドレスバス３５．データバス３６を介してマイクロコ
ンピュータ２１．第１ ＲＯＭ２２．第２ＲＯＭ２３．
ＲＡＭ２４．入出力端末機器（Ｉｌｏ）２５．障害報知
信号発生器２６が接続されている。３０はスレーブマイ
クロコンピュータユニットで、通信ライン４０．４１を
介してマスターマイクロコンピュータユニット２０との
データ処理が相互に行えるように構成されている。
なお、スレーブマイクロコンピュータユニット３０は、
マイクロコンピュータ３１．第４図（ｂ）に示す制御手
順を記憶しているＲＯＭ３１ａ 、ＲＯＭ３２．ＲＡＭ
３３．入出力端末機器（Ｉｌｏ）３４等から構成され、
ＲＯＭ３２１．：格納された制御プログラムに基づいて
入出力端末機Ｗ（Ｉｌｏ）３４をコントロールする。ま
た、上記憶１ ＲＯＭ２２．第２ＲＯＭ２３．ＲＯＭ３
２には固有のプログラム識別コードデータが所定アドレ
スにあらかじめ記憶されている。
マイクロコンピュータ３１．第４図（ｂ）に示す制御手
順を記憶しているＲＯＭ３１ａ 、ＲＯＭ３２．ＲＡＭ
３３．入出力端末機器（Ｉｌｏ）３４等から構成され、
ＲＯＭ３２１．：格納された制御プログラムに基づいて
入出力端末機Ｗ（Ｉｌｏ）３４をコントロールする。ま
た、上記憶１ ＲＯＭ２２．第２ＲＯＭ２３．ＲＯＭ３
２には固有のプログラム識別コードデータが所定アドレ
スにあらかじめ記憶されている。
第４図（ａ）、（ｂ）はこの発明の他の実施例を示すプ
ログラム実行制御方式を説明するフローチャートである
。なお、（１）〜（１０）、 （１１）〜（１８）は
各ステップを示す。特に各ステップ（１）〜（１０）は
マスターマイクロコンピュータユニット２０のマイクロ
コンピュータ２１が実行する処理手順に対応し、各ステ
ップ（１１）〜（１８）はスレーブマイクロコンピュー
タユニット３ｏにおけるマイクロコンピュータ３１が処
理する手順に対応する。
ログラム実行制御方式を説明するフローチャートである
。なお、（１）〜（１０）、 （１１）〜（１８）は
各ステップを示す。特に各ステップ（１）〜（１０）は
マスターマイクロコンピュータユニット２０のマイクロ
コンピュータ２１が実行する処理手順に対応し、各ステ
ップ（１１）〜（１８）はスレーブマイクロコンピュー
タユニット３ｏにおけるマイクロコンピュータ３１が処
理する手順に対応する。
［マスク側］
先ず、マイクロコンピュータ２１は、ＲＯＭ２１ａの内
容に基づいて通信ライン４１を介してスレーブマイクロ
コンピュータユニット３ｏで使用するＲＯＭ３２の識別
データ情報を受信するのを待機しく１）、マイクロコン
ピュータ２１内のＣＰＵで受信記憶（マイクロコンピュ
ータ２１内の内部メモリに記憶される）し、マイクロコ
ンピュータ２１が第ｌＲＯＭ２２をアクセスして、第ｌ
ＲＯＭ２２の所定エリアに識別データが設定されている
かどうかを判断しく２）、ＹＥＳならばマイクロコンピ
ュータ２１が第１ ＲＯＭ２２をアクセスして、第２Ｒ
ＯＭ２３の所定エリアに識別データが設定されているか
どうかを判断しく３） 、Ｙ ＥＳならば通信ライン４
１を介して受信した識別データ情報が識別データかどう
かを判断しく４） 、ＹＥＳならばマイクロコンピュー
タ２１が第２ＲＯＭ２３の所定エリアに記憶されたプロ
グラム識別コードおよび第２ＲＯＭ２３の所定エリアに
記憶されたプログラム識別コードおよび受信した識別デ
ータとを読み出し、第１ ＲＯＭ２２．第２ＲＯＭ２３
．ＲＯＭ３２に格納されているプログラムの組み合わせ
起動がエラー起動となるかどうかをＲＯＭ２Ｉａ内に設
けられる組み合わせテーブルを参照するかＣＰＵ内に取
り込んだ識別情報とをつき合わせて判断しく５）、Ｎｏ
ならばマスターマイクロコンピュータユニット２０のマ
イクロコンピュータ２１が通信ライン４０を介してスレ
ーブマイクロコンピュータユニット３ｏにおけるマイク
ロコンピュータ３１に対して処理継続を許可する信号を
送出する処理継続ルーチンを実行しく６）、通常処理ル
ーチンを実行する（７） 一方、ステップ（２）〜（４）の判断でＮＯおよびステ
ップ（５）の判断でＹＥＳの場合は、マスターマイクロ
コンピュータユニット２ｏのマイクロコンピュータ２１
が通信ライン４０を介してスレーブマイクロコンピュー
タユニット３０におけるマイクロコンピュータ３１に対
して処理を強制終了する終了送信ルーチンを実行する（
８）。
容に基づいて通信ライン４１を介してスレーブマイクロ
コンピュータユニット３ｏで使用するＲＯＭ３２の識別
データ情報を受信するのを待機しく１）、マイクロコン
ピュータ２１内のＣＰＵで受信記憶（マイクロコンピュ
ータ２１内の内部メモリに記憶される）し、マイクロコ
ンピュータ２１が第ｌＲＯＭ２２をアクセスして、第ｌ
ＲＯＭ２２の所定エリアに識別データが設定されている
かどうかを判断しく２）、ＹＥＳならばマイクロコンピ
ュータ２１が第１ ＲＯＭ２２をアクセスして、第２Ｒ
ＯＭ２３の所定エリアに識別データが設定されているか
どうかを判断しく３） 、Ｙ ＥＳならば通信ライン４
１を介して受信した識別データ情報が識別データかどう
かを判断しく４） 、ＹＥＳならばマイクロコンピュー
タ２１が第２ＲＯＭ２３の所定エリアに記憶されたプロ
グラム識別コードおよび第２ＲＯＭ２３の所定エリアに
記憶されたプログラム識別コードおよび受信した識別デ
ータとを読み出し、第１ ＲＯＭ２２．第２ＲＯＭ２３
．ＲＯＭ３２に格納されているプログラムの組み合わせ
起動がエラー起動となるかどうかをＲＯＭ２Ｉａ内に設
けられる組み合わせテーブルを参照するかＣＰＵ内に取
り込んだ識別情報とをつき合わせて判断しく５）、Ｎｏ
ならばマスターマイクロコンピュータユニット２０のマ
イクロコンピュータ２１が通信ライン４０を介してスレ
ーブマイクロコンピュータユニット３ｏにおけるマイク
ロコンピュータ３１に対して処理継続を許可する信号を
送出する処理継続ルーチンを実行しく６）、通常処理ル
ーチンを実行する（７） 一方、ステップ（２）〜（４）の判断でＮＯおよびステ
ップ（５）の判断でＹＥＳの場合は、マスターマイクロ
コンピュータユニット２ｏのマイクロコンピュータ２１
が通信ライン４０を介してスレーブマイクロコンピュー
タユニット３０におけるマイクロコンピュータ３１に対
して処理を強制終了する終了送信ルーチンを実行する（
８）。
次いで、障害報知信号発生器２６を起動させ（９）
マイクロコンピュータ２１によるシステム処理を強制終
了する障害報知信号を出力して、終了処理ルーチンを実
行しく１０）、処理を終了する。
マイクロコンピュータ２１によるシステム処理を強制終
了する障害報知信号を出力して、終了処理ルーチンを実
行しく１０）、処理を終了する。
［スレーブ側］
先ず、マイクロコンピュータ３１がＲＯＭ３１ａに記憶
されている手順に従ってＲＯＭ３２をアクセスして識別
データが設定されているかどうかを判断しく１１）、Ｙ
ＥＳならば識別データを識別データ情報としてＲＡＭ３
３に設定しく１２）、ステップ（１４）以降に進み、Ｎ
Ｏならば未設定情報を識別データとしてＲＡＭ３３に設
定する（１３）。
されている手順に従ってＲＯＭ３２をアクセスして識別
データが設定されているかどうかを判断しく１１）、Ｙ
ＥＳならば識別データを識別データ情報としてＲＡＭ３
３に設定しく１２）、ステップ（１４）以降に進み、Ｎ
Ｏならば未設定情報を識別データとしてＲＡＭ３３に設
定する（１３）。
次いで、通信ライン４１を介してマスターマイクロコン
ピュータユニット２０のマイクロコンピュータ２１にＲ
ＡＭ３３の識別データ情報を送信する送信ルーチンを実
行する（１４） 。
ピュータユニット２０のマイクロコンピュータ２１にＲ
ＡＭ３３の識別データ情報を送信する送信ルーチンを実
行する（１４） 。
次いで、マスターマイクロコンピュータユニット２０の
マイクロコンピュータ２１からの以後の処理指示を受信
するのを待機しく１５）、受信したら、受は取った指示
が処理の継続指示であるかどうかを判断しく１６）、Ｙ
ＥＳならば上述した通常の処理ルーチンを行い（１７）
、Ｎｏならば終了処理ルーチンを行い（１８）、マイク
ロコンピュータ３１の処理を強制終了して、処理を終了
する。なお、上記実施例ではＲＯＭ２１ａ 、ＲＯＭ３
１ａに制御手順を記憶させる場合について説明したが、
上記制御手順は別のＲＯＭ、ＲＡＭ等に記憶させる構成
であっても差し支えない。
マイクロコンピュータ２１からの以後の処理指示を受信
するのを待機しく１５）、受信したら、受は取った指示
が処理の継続指示であるかどうかを判断しく１６）、Ｙ
ＥＳならば上述した通常の処理ルーチンを行い（１７）
、Ｎｏならば終了処理ルーチンを行い（１８）、マイク
ロコンピュータ３１の処理を強制終了して、処理を終了
する。なお、上記実施例ではＲＯＭ２１ａ 、ＲＯＭ３
１ａに制御手順を記憶させる場合について説明したが、
上記制御手順は別のＲＯＭ、ＲＡＭ等に記憶させる構成
であっても差し支えない。
〔第３の実施例）
第５図はこの発明のさらに他の実施例を示すプログラム
実行制御方式を適用するハード構成図であり、第３図と
同一のものには同じ符合を付しである。
実行制御方式を適用するハード構成図であり、第３図と
同一のものには同じ符合を付しである。
この図において、２９はリセット信号で、信号ライン４
１を介して受信したＲＯＭ３２に記憶される識別データ
が第１ ＲＯＭ２２．第２ＲＯＭ２３に記憶される識別
データとの比較照合結果に応じてマイクロコンピュータ
３１による処理を強制終了させる場合に、マイクロコン
ピュータ２１より独立したリセットラインを介して出力
される。
１を介して受信したＲＯＭ３２に記憶される識別データ
が第１ ＲＯＭ２２．第２ＲＯＭ２３に記憶される識別
データとの比較照合結果に応じてマイクロコンピュータ
３１による処理を強制終了させる場合に、マイクロコン
ピュータ２１より独立したリセットラインを介して出力
される。
第６図（ａ）、（ｂ）はこの発明の他の実施例を示すプ
ログラム実行制御方式を説明するフローチャートである
。なお、（１）〜（９） 、 （１１）〜（１５）は
各ステップを示す。特に各ステップ（１）〜（９）はマ
スターマイクロコンピュータユニット２０のマイクロコ
ンピュータ２１が実行する処理手順に対応し、各ステッ
プ（１１）〜（１５）はスレーブマイクロコンピュータ
ユニット３０におけるマイクロコンピュータ３１が処理
する手順に対応する。
ログラム実行制御方式を説明するフローチャートである
。なお、（１）〜（９） 、 （１１）〜（１５）は
各ステップを示す。特に各ステップ（１）〜（９）はマ
スターマイクロコンピュータユニット２０のマイクロコ
ンピュータ２１が実行する処理手順に対応し、各ステッ
プ（１１）〜（１５）はスレーブマイクロコンピュータ
ユニット３０におけるマイクロコンピュータ３１が処理
する手順に対応する。
［マスタ側］
先ず、マイクロコンピュータ２１は通信ライン４１を介
してスレーブマイクロコンピュータユニット３０で使用
するＲＯＭ３２の識別データ情報を受信するのを待機し
く１）、受信したらマイクロコンピュータ２１が第ｌＲ
ＯＭ２２をアクセスして、第１ ＲＯＭ２２の所定エリ
アに識別データが設定されているかどうかを判断しく２
）、ＹＥＳならばマイクロコンピュータ２１がｉｌＲＯ
Ｍ２２をアクセスして、第２ＲＯＭ２３の所定エリアに
識別データが設定されているかどうかを判断しく３）
ＹＥＳならば通信ライン４１を介して受信した識別
データ情報が識別データかどうかを判断しく４）、ＹＥ
Ｓならばマイクロコンピュータ２１が第２ＲＯＭ２３の
所定エリアに記憶されたプログラム識別コードおよび第
２ＲＯＭ２３の所定エリアに記憶されたプログラム識別
コードおよび受信した識別データとを読み出し、第１
ＲＯＭ２２、第２ＲＯＭ２３．ＲＯＭ３２に格納されて
いるプログラムの組み合わせ起動がエラー起動となるか
どうかを判断しく５）、Ｎｏならば通常処理ルーチンを
実行する（６）。
してスレーブマイクロコンピュータユニット３０で使用
するＲＯＭ３２の識別データ情報を受信するのを待機し
く１）、受信したらマイクロコンピュータ２１が第ｌＲ
ＯＭ２２をアクセスして、第１ ＲＯＭ２２の所定エリ
アに識別データが設定されているかどうかを判断しく２
）、ＹＥＳならばマイクロコンピュータ２１がｉｌＲＯ
Ｍ２２をアクセスして、第２ＲＯＭ２３の所定エリアに
識別データが設定されているかどうかを判断しく３）
ＹＥＳならば通信ライン４１を介して受信した識別
データ情報が識別データかどうかを判断しく４）、ＹＥ
Ｓならばマイクロコンピュータ２１が第２ＲＯＭ２３の
所定エリアに記憶されたプログラム識別コードおよび第
２ＲＯＭ２３の所定エリアに記憶されたプログラム識別
コードおよび受信した識別データとを読み出し、第１
ＲＯＭ２２、第２ＲＯＭ２３．ＲＯＭ３２に格納されて
いるプログラムの組み合わせ起動がエラー起動となるか
どうかを判断しく５）、Ｎｏならば通常処理ルーチンを
実行する（６）。
一方、ステップ（２）〜（４）の判断でＮＯおよびステ
ップ（５）の判断でＹＥＳの場合は、マスターマイクロ
コンピュータユニット２０のマイクロコンピュータ２１
がリセット信号２９をＨレベル状態としく７）、スレー
ブコンピュータユニット３０におけるマイクロコンピュ
ータ３１に対して処理を強制終了する終了送信ルーチン
を実行させる。
ップ（５）の判断でＹＥＳの場合は、マスターマイクロ
コンピュータユニット２０のマイクロコンピュータ２１
がリセット信号２９をＨレベル状態としく７）、スレー
ブコンピュータユニット３０におけるマイクロコンピュ
ータ３１に対して処理を強制終了する終了送信ルーチン
を実行させる。
次いで、障害報知信号発生器２６を起動させ（８）、マ
イクロコンピュータ２１によるシステム処理を強制終了
する障害報知信号を出力して、終了処理ルーチンを実行
しく９）、処理を終了する。
イクロコンピュータ２１によるシステム処理を強制終了
する障害報知信号を出力して、終了処理ルーチンを実行
しく９）、処理を終了する。
［スレーブ側コ
先ず、マイクロコンピュータ３１がＲＯＭ３２をアクセ
スして識別データが設定されているかどうかを判断しく
１１）、ＹＥＳならば識別データを識別データ情報とし
て設定しく１２）、ステップ（１４）以降に進み、ＮＯ
ならば未設定情報を識別データとして設定する（１３）
。
スして識別データが設定されているかどうかを判断しく
１１）、ＹＥＳならば識別データを識別データ情報とし
て設定しく１２）、ステップ（１４）以降に進み、ＮＯ
ならば未設定情報を識別データとして設定する（１３）
。
次いで、通信ライン４１を介してマスターマイクロコン
ピュータユニット２ｏのマイクロコンピュータ２１に識
別データ情報を送信する送信ルーチンを実行する（１４
）。次いで、上述した通常の処理ルーチンを行う（１５
）。
ピュータユニット２ｏのマイクロコンピュータ２１に識
別データ情報を送信する送信ルーチンを実行する（１４
）。次いで、上述した通常の処理ルーチンを行う（１５
）。
なお、上記実施例ではマイクロコンピュータとＲＯＭと
が独立したハード構成となる場合にこの発明を適用する
場合について説明したが、ＲＯＭ内蔵型のマイクロプロ
セッサ等にもこの発明を適用できることは言うまでもな
いし、また、プログラムはＲＯＭでなくても、光ディス
ク（例えばＣＤＲＯＭ等を含む）やフロッピーディスク
等の記憶媒体であっても良い。
が独立したハード構成となる場合にこの発明を適用する
場合について説明したが、ＲＯＭ内蔵型のマイクロプロ
セッサ等にもこの発明を適用できることは言うまでもな
いし、また、プログラムはＲＯＭでなくても、光ディス
ク（例えばＣＤＲＯＭ等を含む）やフロッピーディスク
等の記憶媒体であっても良い。
以上説明したように、この発明は各メモリアクセス発生
毎に、各メモリの所定アドレスに記憶されたプログラム
識別コードを読み出す識別コード読出し処理と、この識
別コード読出し処理により得られる各プログラム識別コ
ードとを比較して、各メモリに記憶された所定の制御プ
ログラムとの組合わせ起動適合性を照合判定する判定処
理と、この判定処理による照合結果に基づいて各メモリ
に記憶された所定の制御プログラムの一部または全部の
起動を制限するプログラム起動制限処理を実行するので
、複数のメモリからなるコンピュータシステムが構築さ
れた場合に、常に各メモリ間との適合状態が判定された
後に、各メモリ内に格納された制御プログラムが実行さ
れるため、各制御プログラムの暴走を未然に防止できる
とともに、各制御プログラムにより制御される周辺機器
の誤作動を防止でき、信頼性の高いシステムを安価なコ
ストで構築できる。
毎に、各メモリの所定アドレスに記憶されたプログラム
識別コードを読み出す識別コード読出し処理と、この識
別コード読出し処理により得られる各プログラム識別コ
ードとを比較して、各メモリに記憶された所定の制御プ
ログラムとの組合わせ起動適合性を照合判定する判定処
理と、この判定処理による照合結果に基づいて各メモリ
に記憶された所定の制御プログラムの一部または全部の
起動を制限するプログラム起動制限処理を実行するので
、複数のメモリからなるコンピュータシステムが構築さ
れた場合に、常に各メモリ間との適合状態が判定された
後に、各メモリ内に格納された制御プログラムが実行さ
れるため、各制御プログラムの暴走を未然に防止できる
とともに、各制御プログラムにより制御される周辺機器
の誤作動を防止でき、信頼性の高いシステムを安価なコ
ストで構築できる。
また、判定！Ａ埋により、各メモリ１に記憶された各所
定の制御プログラムとの組み合わせ起動がエラーと判定
された場合に、組み合わせ起動障害報知信号を発生する
報知信号発生処理を実行することにより、複数のメモリ
からなるコンピュータシステムにおいて、起動不能をプ
ログラム実行前に報知でき、システム異常発生状態を確
認できる等の優れた効果を奏する。
定の制御プログラムとの組み合わせ起動がエラーと判定
された場合に、組み合わせ起動障害報知信号を発生する
報知信号発生処理を実行することにより、複数のメモリ
からなるコンピュータシステムにおいて、起動不能をプ
ログラム実行前に報知でき、システム異常発生状態を確
認できる等の優れた効果を奏する。
第１図はこの発明の一実施例を示すプログラム実行制御
方式を適用するハード構成図、第２図はこの発明の一実
施例を示すプログラム実行制御方式を説明するフローチ
ャート、第３図はこの発明の他の実施例を示すプログラ
ム実行制御方式を適用するハード構成図、第４図（ａ）
、（ｂ）はこの発明の他の実施例を示すプログラム実行
制御方式を説明するフローチャート、第５図はこの発明
のさらに他の実施例を示すプログラム実行制御方式を適
用するハード構成図、第６図（ａ）。 （ｂ）はこの発明の他の実施例を示すプログラム実行制
御方式を説明するフローチャート、第７図は従来のコン
ピュータシステムの構成を説明するブロック図である。 図中、１０はマイクロコンピュータ、１１は第ｌＲＯＭ
、１２は第２ＲＯＭ、１３はＲＡＭ。 １４は入出力端末機器、１５は障害報知信号発生器、１
６はアドレスバス、１７はデータバスである。 第１図 第２図 第 図 （ａ） 第 図 第 図 （ａ） 第 図 （ｂ）
方式を適用するハード構成図、第２図はこの発明の一実
施例を示すプログラム実行制御方式を説明するフローチ
ャート、第３図はこの発明の他の実施例を示すプログラ
ム実行制御方式を適用するハード構成図、第４図（ａ）
、（ｂ）はこの発明の他の実施例を示すプログラム実行
制御方式を説明するフローチャート、第５図はこの発明
のさらに他の実施例を示すプログラム実行制御方式を適
用するハード構成図、第６図（ａ）。 （ｂ）はこの発明の他の実施例を示すプログラム実行制
御方式を説明するフローチャート、第７図は従来のコン
ピュータシステムの構成を説明するブロック図である。 図中、１０はマイクロコンピュータ、１１は第ｌＲＯＭ
、１２は第２ＲＯＭ、１３はＲＡＭ。 １４は入出力端末機器、１５は障害報知信号発生器、１
６はアドレスバス、１７はデータバスである。 第１図 第２図 第 図 （ａ） 第 図 第 図 （ａ） 第 図 （ｂ）
Claims (2)
- （１）所定の制御プログラムをあらかじめ記憶するメモ
リを複数有し、これらのメモリに記憶された前記所定の
制御プログラムに基づいて周辺機器をマイクロコンピュ
ータが制御するコンピュータシステムにおいて、各メモ
リアクセス発生毎に、各メモリの所定アドレスに記憶さ
れたプログラム識別コードを読み出す識別コード読出し
処理と、この識別コード読出し処理により得られる各プ
ログラム識別コードとを比較して、各メモリに記憶され
た前記所定の制御プログラムとの組合わせ起動適合性を
照合判定する判定処理と、この判定処理による照合結果
に基づいて各メモリに記憶された前記所定の制御プログ
ラムの一部または全部の起動を制限するプログラム起動
制限処理とからなることを特徴とするプログラム実行制
御方式。 - （２）判定処理により、各メモリに記憶された各所定の
制御プログラムとの組み合わ起動がエラーと判定された
場合に、組み合わせ起動障害報知信号を発生する報知信
号発生処理を具備したことを特徴とする請求項（１）記
載のプログラム実行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16067088A JPH0212329A (ja) | 1988-06-30 | 1988-06-30 | プログラム実行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16067088A JPH0212329A (ja) | 1988-06-30 | 1988-06-30 | プログラム実行制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0212329A true JPH0212329A (ja) | 1990-01-17 |
Family
ID=15719943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16067088A Pending JPH0212329A (ja) | 1988-06-30 | 1988-06-30 | プログラム実行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0212329A (ja) |
-
1988
- 1988-06-30 JP JP16067088A patent/JPH0212329A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6150354B2 (ja) | ||
| US4918599A (en) | Interrupt control system | |
| JP2001333137A (ja) | 自主動作通信制御装置及び自主動作通信制御方法 | |
| JPH0212329A (ja) | プログラム実行制御方式 | |
| US5140593A (en) | Method of checking test program in duplex processing apparatus | |
| JP3642594B2 (ja) | 開発支援装置 | |
| US5303352A (en) | Dual connector port for bus master card | |
| US5577257A (en) | Information processing apparatus | |
| JP2800540B2 (ja) | パネル監視方式 | |
| JP2983221B2 (ja) | メモリ構成設定方法 | |
| JPH0535603A (ja) | Ｒｏｍ構成の照合方法 | |
| JP2973724B2 (ja) | 割り込み制御方式 | |
| JPH07230412A (ja) | 複数システム間共用ファイルの誤使用防止方法 | |
| JPS6013494B2 (ja) | 自己診断方式 | |
| JP3324484B2 (ja) | ファイル共有システム、排他制御方法、排他制御処理プログラムを記録した記録媒体 | |
| JPH03288205A (ja) | プログラマブルコントローラシステム | |
| JPS6154553A (ja) | チヤネル起動制御方式 | |
| JP3211267B2 (ja) | アクセス制御方式 | |
| JPS62203239A (ja) | 情報処理装置の試験方式 | |
| JP3088197B2 (ja) | 多重通信装置 | |
| JPS6156540B2 (ja) | ||
| JPH022180B2 (ja) | ||
| JPS5833737A (ja) | リセツト制御方式 | |
| JPS63163943A (ja) | メモリ書き込み制御方法 | |
| JPS60140958A (ja) | 回線制御方式 |