JPH0212351A - 仮想メモリシステム - Google Patents
仮想メモリシステムInfo
- Publication number
- JPH0212351A JPH0212351A JP63161216A JP16121688A JPH0212351A JP H0212351 A JPH0212351 A JP H0212351A JP 63161216 A JP63161216 A JP 63161216A JP 16121688 A JP16121688 A JP 16121688A JP H0212351 A JPH0212351 A JP H0212351A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- data
- processor
- address
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
玖丘立１
本発明は仮想メモリシステムに間し、特に電子計算機に
おける階層構造のメモリシステムに関する。
おける階層構造のメモリシステムに関する。
良米韮ｊ
従来、この種の仮想メモリシステムにおいては、プロセ
ッサが主記憶装置に存在しないデータをアクセスしよう
とした場合に、主記憶装置にデータが存在していないこ
とをプロセッサが認識すると、プロセッサでは例外処理
が行われる。
ッサが主記憶装置に存在しないデータをアクセスしよう
とした場合に、主記憶装置にデータが存在していないこ
とをプロセッサが認識すると、プロセッサでは例外処理
が行われる。
この例外処理においては主記憶装置内の必要のないブロ
ックと、二次記憶装置に格納され、必要とされるブロッ
クとを入替えるスワツピングが行われる。
ックと、二次記憶装置に格納され、必要とされるブロッ
クとを入替えるスワツピングが行われる。
通常、この例外処理におけるブロックの入替え、すなわ
ち二次記憶装置から主記憶装置へのデータ転送は二次記
憶装置のコントローラによって行われる。
ち二次記憶装置から主記憶装置へのデータ転送は二次記
憶装置のコントローラによって行われる。
また、プロセッサはこの例外処理がすべて終了した後に
、主記憶装置に格納された二次記憶装置からのデータを
アクセスしているや このような従来の仮想メモリシステムでは、二次記憶装
置から主記憶装置へのデータ転送がすべて終了しなけれ
ば、プロセッサによる主記憶−置へのアクセスが行えな
かったので、主記憶装置にデータが存在しない場合のオ
ーバヘッドが大きくなるという欠点がある。
、主記憶装置に格納された二次記憶装置からのデータを
アクセスしているや このような従来の仮想メモリシステムでは、二次記憶装
置から主記憶装置へのデータ転送がすべて終了しなけれ
ば、プロセッサによる主記憶−置へのアクセスが行えな
かったので、主記憶装置にデータが存在しない場合のオ
ーバヘッドが大きくなるという欠点がある。
ｉ旦二旦ヱ
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、主記憶装置にデータが存在しない場合の
オーバヘッドを軽減することができる仮想メモリシステ
ムの提供を目的とする。
されたもので、主記憶装置にデータが存在しない場合の
オーバヘッドを軽減することができる仮想メモリシステ
ムの提供を目的とする。
ｉ旦五亘羞
本発明による仮想メモリシステムは、プロセッサから要
求されたデータが主記憶装置に存在しないとき、該デー
タの二次記憶装置から前記主記憶装置への転送が行われ
る仮想メモリシステムであって、該データの前記主記憶
装置での格納アドレスを保持するアドレス保持手段と、
前記アドレス保持手段に保持されたアドレスと、前記二
次記憶装置から前記主記憶装置への転送が行われるとき
のアドレスとの一致を検出する検出手段と、前記検出手
段により一致が検出されたときに前記二次記憶装置から
前記主記憶装置への転送が行われるときのデータを保持
するデータ保持手段と、前記検出手段における一致の検
出に応答して前記データ保持手段に保持されたデータを
前記プロセ・ツサに読込む読込み手段とを有することを
特徴とする。
求されたデータが主記憶装置に存在しないとき、該デー
タの二次記憶装置から前記主記憶装置への転送が行われ
る仮想メモリシステムであって、該データの前記主記憶
装置での格納アドレスを保持するアドレス保持手段と、
前記アドレス保持手段に保持されたアドレスと、前記二
次記憶装置から前記主記憶装置への転送が行われるとき
のアドレスとの一致を検出する検出手段と、前記検出手
段により一致が検出されたときに前記二次記憶装置から
前記主記憶装置への転送が行われるときのデータを保持
するデータ保持手段と、前記検出手段における一致の検
出に応答して前記データ保持手段に保持されたデータを
前記プロセ・ツサに読込む読込み手段とを有することを
特徴とする。
１立３
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る０図において、本発明の一実施例による仮想メモリシ
ステムは、プロセッサ１と、主記憶装置２と、二次記憶
装置３と、アドレスラッチ回路４と、コンパレータ５と
、データラッチ回路６とにより構成されている。
る０図において、本発明の一実施例による仮想メモリシ
ステムは、プロセッサ１と、主記憶装置２と、二次記憶
装置３と、アドレスラッチ回路４と、コンパレータ５と
、データラッチ回路６とにより構成されている。
ここで、本発明の一実施例ではプロセッサ１と主記憶装
置！２との間のバス（アドレスバス１０１とデータバス
１０２）と、主記憶装置２と二次記憶装置３との間のバ
ス（アドレスバス１０３とデータバス１０４）とが夫々
独立している。
置！２との間のバス（アドレスバス１０１とデータバス
１０２）と、主記憶装置２と二次記憶装置３との間のバ
ス（アドレスバス１０３とデータバス１０４）とが夫々
独立している。
プロセッサ１が主記憶装置２に存在しないデータを参照
する場合には、プロセッサ１は主記憶装置２内の必要の
ないブロック（使用頻度の低いブロック）を判別し、二
次記憶装置３から主記憶装Ｗ１２にデータ転送を行うと
きのアドレスを計算する。
する場合には、プロセッサ１は主記憶装置２内の必要の
ないブロック（使用頻度の低いブロック）を判別し、二
次記憶装置３から主記憶装Ｗ１２にデータ転送を行うと
きのアドレスを計算する。
プロセッサ１においてこのアドレスの計算が終了すると
、プロセッサｌはそのアドレスをアドレスバス１０１を
介して主記憶装置２に出力するとともに、アドレスラッ
チ回路４にラッチ信号１０５を出力してアドレスラッチ
回路４にそのアドレスを保持させる。
、プロセッサｌはそのアドレスをアドレスバス１０１を
介して主記憶装置２に出力するとともに、アドレスラッ
チ回路４にラッチ信号１０５を出力してアドレスラッチ
回路４にそのアドレスを保持させる。
その後、プロセッサ１は主記憶装置２に対して主記憶装
置２と二次記憶装？！！３との間でブロックの入替えを
実行するように主記憶装置２に対して命令する。
置２と二次記憶装？！！３との間でブロックの入替えを
実行するように主記憶装置２に対して命令する。
コンパレータ５は二次記憶装置！３から主記憶装置２へ
のデータ転送が行われるときに使用されるアドレスバス
１０３上のアドレスとアドレスラッチ回路４に保持され
たアドレスとを比較し、それらのアドレスが一致したと
きに一致信号１０６をプロセッサ１およびデータラッチ
回路６に対して出力する。
のデータ転送が行われるときに使用されるアドレスバス
１０３上のアドレスとアドレスラッチ回路４に保持され
たアドレスとを比較し、それらのアドレスが一致したと
きに一致信号１０６をプロセッサ１およびデータラッチ
回路６に対して出力する。
データラッチ回路６は二次記憶装置３から主記憶装置２
へのデータ転送が行われるときに使用されるデータバス
１０４上のデータを、プロセッサ１が参照するデータが
転送中であることを示すコンパレータ５からの一致信号
１０６が入力されたときに保持する。
へのデータ転送が行われるときに使用されるデータバス
１０４上のデータを、プロセッサ１が参照するデータが
転送中であることを示すコンパレータ５からの一致信号
１０６が入力されたときに保持する。
プロセッサ１はコンパレータ５からの一致信号１０６に
より、参照するデータが転送中であることを知ると、デ
ータラッチ回路６に保持されたデータをデータバス１０
２を介して読込んで、そのデータを参照する。
より、参照するデータが転送中であることを知ると、デ
ータラッチ回路６に保持されたデータをデータバス１０
２を介して読込んで、そのデータを参照する。
このように、プロセッサ１が主記憶装［２に存在しない
・データをアクセスしたときに、該データが主記憶装置
２に格納されるときのアドレスと、二次記憶袋２３から
主記憶装置２へのデータ転送に使用されるアドレスとの
一致を検出し、一致が検出されたときに二次記憶装置３
から主記憶装置２にデータ転送中のデータをデータラッ
チ回路６に保持し、データラッチ回路６に保持されたデ
ータをプロセッサ１が読込んで参照するようにすること
によって、二次記憶装置３から主記憶装置２へのデータ
転送がすべて終了するまで待たなくとも、参照したいデ
ータが二次記憶装置３から主記憶装置２に転送されたと
きにそのデータを得ることができるので、プロセッサ１
が主記憶装置２に存在しないデータを参照する場合のオ
ーバヘッドを軽減することができる。
・データをアクセスしたときに、該データが主記憶装置
２に格納されるときのアドレスと、二次記憶袋２３から
主記憶装置２へのデータ転送に使用されるアドレスとの
一致を検出し、一致が検出されたときに二次記憶装置３
から主記憶装置２にデータ転送中のデータをデータラッ
チ回路６に保持し、データラッチ回路６に保持されたデ
ータをプロセッサ１が読込んで参照するようにすること
によって、二次記憶装置３から主記憶装置２へのデータ
転送がすべて終了するまで待たなくとも、参照したいデ
ータが二次記憶装置３から主記憶装置２に転送されたと
きにそのデータを得ることができるので、プロセッサ１
が主記憶装置２に存在しないデータを参照する場合のオ
ーバヘッドを軽減することができる。
１肌二左ｊ
以上説明したように本発明によれば、プロセッサから要
求されたデータが主記憶装置に存在しない場合に、該デ
ータの主記憶装置での格納アドレスと、二次記憶装置か
ら主記憶装置への転送が行われるときのアドレスとの一
致が検出されたとき、その転送中のデータを保持し、そ
の保持されたデータをプロセッサに読込むようにするこ
とによって、主記憶装置にデータが存在しない場合のオ
ーバヘッドを軽減することができるという効果がある。
求されたデータが主記憶装置に存在しない場合に、該デ
ータの主記憶装置での格納アドレスと、二次記憶装置か
ら主記憶装置への転送が行われるときのアドレスとの一
致が検出されたとき、その転送中のデータを保持し、そ
の保持されたデータをプロセッサに読込むようにするこ
とによって、主記憶装置にデータが存在しない場合のオ
ーバヘッドを軽減することができるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １・・・・・・プロセッサ ２・・・・・・主記憶装置 ３・・・・・・二次記憶装置 ４・・・・・・アドレスラッチ回路 ５・・・・・・コンパレータ ６・・・・・・データラッチ回路
る。 主要部分の符号の説明 １・・・・・・プロセッサ ２・・・・・・主記憶装置 ３・・・・・・二次記憶装置 ４・・・・・・アドレスラッチ回路 ５・・・・・・コンパレータ ６・・・・・・データラッチ回路
Claims (1)
- （１）プロセッサから要求されたデータが主記憶装置に
存在しないとき、該データの二次記憶装置から前記主記
憶装置への転送が行われる仮想メモリシステムであって
、該データの前記主記憶装置での格納アドレスを保持す
るアドレス保持手段と、前記アドレス保持手段に保持さ
れたアドレスと、前記二次記憶装置から前記主記憶装置
への転送が行われるときのアドレスとの一致を検出する
検出手段と、前記検出手段により一致が検出されたとき
に前記二次記憶装置から前記主記憶装置への転送が行わ
れるときのデータを保持するデータ保持手段と、前記検
出手段における一致の検出に応答して前記データ保持手
段に保持されたデータを前記プロセッサに読込む読込み
手段とを有することを特徴とする仮想メモリシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161216A JPH0715666B2 (ja) | 1988-06-29 | 1988-06-29 | 仮想メモリシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161216A JPH0715666B2 (ja) | 1988-06-29 | 1988-06-29 | 仮想メモリシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0212351A true JPH0212351A (ja) | 1990-01-17 |
| JPH0715666B2 JPH0715666B2 (ja) | 1995-02-22 |
Family
ID=15730823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63161216A Expired - Lifetime JPH0715666B2 (ja) | 1988-06-29 | 1988-06-29 | 仮想メモリシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715666B2 (ja) |
-
1988
- 1988-06-29 JP JP63161216A patent/JPH0715666B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715666B2 (ja) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0212351A (ja) | 仮想メモリシステム | |
| EP0318702A2 (en) | Data processor with direct data transfer between coprocessor and memory | |
| JP3096382B2 (ja) | Ｄｍａ回路 | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| KR960003650B1 (ko) | 컴퓨터 시스템의 성능향상을 위한 입출력 프로세서 | |
| JP3219422B2 (ja) | キャッシュメモリ制御方式 | |
| JPH05225114A (ja) | Ｉｏ制御装置 | |
| JP2560312B2 (ja) | 情報処理システム | |
| JPS59106060A (ja) | デ−タロギング方式 | |
| JPH01233651A (ja) | 通信制御方式 | |
| JPH0535693A (ja) | データ転送装置 | |
| JPS60123944A (ja) | 情報処理装置におけるバツフアメモリ制御方式 | |
| JPS6046454B2 (ja) | 情報転送装置 | |
| JPS6349257B2 (ja) | ||
| JPH01108665A (ja) | Ｄｍａ転送制御方式 | |
| JPS6341106B2 (ja) | ||
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPH05257859A (ja) | 情報処理装置 | |
| JPH04190440A (ja) | アドレス変換制御方法 | |
| JPH0584537B2 (ja) | ||
| JPS5920030A (ja) | 入出力命令制御方式 | |
| JPH04156670A (ja) | 文字列検索回路 | |
| JPH058458B2 (ja) | ||
| JPH04149757A (ja) | バス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 14 |