JPH02124145A - 超音波診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子走査型超音波診断装置に用いて好適な超音
波受波整相回路に関する。

［従来の技術］ 従来の受波整相回路は、例えば、特開昭５９−１９８５
４４号に記載されでいる如く、各素子からの受信４号を
サンプリングによる遅延手段で微小遅延した後、切換手
段により比較的大きな遅延を行なう第２の遅延手段に選
択入力することにより受波整相を行なっていた。

［発明が解決しようとする課題］ 上記従来技術は、名受信素子に対してそれぞれサンプリ
ングによる微小遅延手段が必要であるために、微小遅延
手段の数が多く、位相が少しづつ異なる（例えば１−　
Ｏｎ、　ｓ程度）制御タロツクが多数必要とされた。

例えば、第６図に示したように、サンプリング周期Ｔの
サンプリングクロックφＳでサンプリングする場合、従
来の比較的大きな第２遅延手段の量子化単位をＴ（例え
ば、１００ｎｓ）とし、超音波ビームの設計」二必要と
なる量子化貼位Δ（例えば、Ｉｏｎｓ）とすると、サン
プリングによる第１遅延手段のサンプリングクロックＣ
１，Ｃ２゜Ｃ３の位相差Δτ】、Δτ２．Δτ３は１．
０　ｎ　ｓ即位でＯ〜９０ｎｓまで可変に制御する必要
がある、従って、各受信４号に対する微小遅延手段に対
して上記サンプリングクロック髪独立に制御する必要が
あるため、制御配線による回路規模が増大することと、
制御クロック間、及び信号へのクロストークにより雑音
が発生するという問題があった。

本発明の目的は１回路規模が小さく、制御クロックによ
る雑音発生が問題とならない受波整相回路を提供するこ
とにある。

［課題を解決するための手段］ 上記目的を達成するために、本発明は各受信信々に対し
て、まず、時間量子化の粗い大遅延をサンプリングによ
る第１の遅延手段で行なった後、時間量子化の小さい小
遅延は電流加算方式によるり、Ｃ遅延線、又はサンプル
ホールド回路を直列接続したものによる第２の遅延手段
で整相加算することにより、制御信号が少なく回路規模
の小さい整相回路としたものである。

［作用］ サンプリングによる第１１の遅延手段は、各受信信号に
対して時間量子化の粗い大遅延を行なう。

切換手段は、複数の第１遅延手段出力に対し第２の遅延
手段の任意の入力端子を選択する。

第２の遅延手段は、第１の遅延手段の時間量子化単位に
比べて小さい時間量子化単位である複数入力端子をもつ
遅延手段であり、第２の遅延手段において各受信４号が
整相加算される。

従って本発明の回路では」二記第２の遅延手段において
だけ微小遅延の制御を行なえばよいので、制御信号の数
は少なく、回路規模が小さく、制御クロックによる雑音
発生を最小限におさえる二とができる。

［実施例］ 以下２本発明の一実施例を第１−図により説明する。

１．２．〜ｎは受信素子からの増ｒｌｒ器出力端子、Ｓ
　Ｃ−１、Ｓ　Ｃ−２、〜Ｓ　Ｃ−ｎはサンプリングに
よる第１の遅延手段、ＶＩ−１，ＶＩ−２〜ＶＩ−ｎは
電圧・電流変換器、ＭＰＸはｎ入力Ｎ出力の切換手段、
ＤＴ、は入力端子Ｎ個の微小遅延手段２の遅延手段、Ｃ
ＯＮ　Ｔはサンプリング遅延手段と切換手段を制御する
ための制御手段、ＲＯＭは遅延データを記憶するための
記憶手段、２−１−は整相加算出力端子である。

各受信素子からの増幅器出力１，２．〜１１はそれぞれ
サンプリングによる第１−遅延手段５Ｃ−１゜５Ｃ−２
，〜５Ｃ−ｎに入力される。−上記第１遅延手段では、
制御手段Ｃ０ＮＴからの制御信号φ１、φ２．〜φｎを
受けて、遅延の時間量子化単位がサンプリング周期Ｔで
あり、各制御信号は対応した遅延量ｋＸＴ　（ｋ＝ｏ、
１，２．＝−−、ｊ−１，ｊはサンプリング遅延素子の
数に対応する）だけの遅延を行なう。

上記第１遅延手段の各出力は、電圧・電流変換器ＶＩ−
１，ＶＩ−２，〜ＶＩ−ｎによって電流変換され、ｎ入
力Ｎ出力の切換手段ＭＰＸに入力される。

上記切換手段の各入力信号は、制御手段からの制御信号
φＸにより、各受信素子の遅延量に対応した小遅延を行
なうために切換手段の出力端子Ｑ１．Ｑ２．〜ＱＮへ選
択接続される。上記切換手段出力は、小遅延を行なう第
２の遅延手段ＤＬの各タップに入力され、電流加算され
ることにより整相出力として出力端子Ｚ−１に出力され
る。

上記第２遅延手段としては、例えばタップ付のアナログ
ＬＣ遅延線を用いることができる。第２遅延手段の最大
遅延量は第１遅延手段の遅延量子化単位Ｔ以内であり、
第２遅延手段のタップ間隔、すなわち遅延量子化単位は
超音波ビームの設計要求値Δである。

第１番目の素子の受信４号に対する総遅延量をＤとする
と Ｄ　＝ｋ　＋　Ｘ　Ｔ　＋　Ｑ　＋　ＸΔとなる。ここ
で、ｋ＋＝ｏ、１，２．・・＋　ｊ＋Ｑ、＝Ｑ。

１゜ ２゜ Ｌ。

ＬＸΔ＜Ｔ。

記憶手段ＲＯＭには、超音波ビームの各焦点に対応した
各受信４号の遅延データとしてｋｉ、１２ｔが記憶され
ている。制御手段Ｃ０ＮＴは、超音波ビームの各焦点に
対応した遅延データを上記記憶手段から読み出し、第１
及び第２遅延手段で遅延データに対応した遅延を行なう
ための制御信号φ１、φ２．〜φｎ、及びφＸを発生す
る。

上記サンプリングによる第１遅延手段５Ｃ−１゜５Ｃ−
２，〜５Ｃ−ｎとしては第３図に示したような各種の回
路が読いられる。

（ａ）はサンプルホールド回路（以下、ＳＨ回路と略す
）を直列接続した回路である。

（ｂ）は複数のキャパシタメモリにより直並列で書き込
み読み出しを行なうようなスイッチドキャパシタ回路（
以下、ＳＣ回路と略す）である。

（ｃ）はタップ付ＣＣＤのタイプ出力を切換器ＭＰＸで
選択出力する回路である。

（ｄ）はＡ／Ｄ変換器（Ａ／Ｄ）でディジタル化した信
号をラインメモリ、又はシフトレジスタにより遅延した
後、Ｄ／Ａ変換器（Ｄ／Ａ）にょってアナログ信号に変
換する回路である。

また、上記（ａ）〜（ｄ）の回路を組合わせたものを使
用することもできる。

第３図（ａ）のｓＨ回路と第３図（ｂ）の８０回路の詳
細動作に関しては、特開昭６０−１０３８０３号に記載
されているとおりである。

第５図（ａ）は、第３図（ａ）のＳＨ回路における制御
クロックの一例を示したものである。

ＷｌＨＷｚ、Ｗ３はスイッチｗ、、　ｗ２．　ｗコに対
するサンプリングクロックであり、周期はＴである。

各ＳＨ回路１段当りの遅延量は各サンプリングクロック
の位相差すなわち遅延量子化単位に対応し。

最大Ｔである。ここで、第５図（ａ）の例は、１倍当り
の遅延量がＴ／２の場合である。

可変遅延は任意のスイッチをオン（ＯＮ）状態にするこ
とで実現でき、遅延量ｋＸＴ／２　（ｋ＝０．１，２．
・・・・・、ｍ−１）となる。

第５図（ｂ）は、第３図（ｂ）のＳＣ回路における制御
クロックの一例を示したものである。φＳはサンプリン
グ周期を示すタロツク、　ｘｌ、　ｘ２はキャパシタＭ
１．Ｍ２への書き込みスイッチＸ□。

Ｘ２に対するサンプリングクロック、ｙｌ、ｙ２は読み
出しスイッチＹ１．Ｙ２に対するクロックである。サン
プリング周期をＴとして、１つのキャパシタに対する書
き込みクロックＸｌと書み出しクロックｙＩとの位相差
τが遅延量となる。遅延量子化単位はサンプリング周期
Ｔであり、可変遅延はＸ、とｙｌの位相差をＴ単位で可
変にすることにより実現できる。

第５図（ｂ）の場合、書き込みクロックＸ、を固定し、
読み出しクロックｙｉを破線のように可変制御するが、
Ｘえを可変としｙｉを固定としても同様の可変遅延が実
現できる。従って、遅延量はｋ　Ｘ　Ｔ　（ｋ　＝　０
　、１　、２　、−−　ｍ　−１）となる。

ここで、第５図（ｂ）は、キャパシタ数ｍが４個の場合
の例である。

また、第１遅延手段として第３図（ｃ）のタップ付ＣＣ
Ｄや、第３図（ｃｌ）のＡ／ＤとラインメモリとＤ／Ａ
を用いる場合も、必要となる制御クロックは、サンプリ
ング周期Ｔで、各クロックの位相差もＴとなるタロツク
であることは明らかである。

また、第１図で微小遅延を行なう第２遅延手段ＤＬとし
て、第４図に示したような、加算器Ａｌ。

Ａ２．Ａ３・・・・・・、とＳＨ回路を直列接続したも
のを用いることもできる。

スイッチＷ１．Ｗ２．Ｗ、・・・・・の制御クロックＣ
工。

Ｃ，、Ｃ３・　・・は、第６図の従来例で示した制御ク
ロッグと同様に、位相差が遅延量子化単位の小さいΔで
変化することになる。しかし、この場合の制御クロック
は、第２遅延手段でだけ用いるため、ｎ個の受信４号に
対し、第２遅延手段１ケ所への配線でよく、回路規模の
増大とグロスドータの問題は少ないことになる。

第２図は、電子セクタなどの遅延量の大きな受波整相回
路に本発明を実施した例である。１−１〜Ｍ−ｎは受信
素子からの増幅器出力端子、Ｘ】−〜Ｘ−Ｍは第１図で
示した本発明の基本構成ブロック、５Ｃ−１〜ＳＣＭ、
及びＳ（＞　（Ｍ＋１）−５（＞Ｋは第３図（ａ）、（
ｂ）、（ｃ）。

（ｄ）で示したサンプリングによる第１−遅延傾設と同
じ構成の回路、Ａ−］］〜Ａ−Ｍ、Ａ−は加算器、Ｃ０
ＮＴ　−ＲＯＭは制御手段、及び記憶手段である。Ｚは
整相加算出力端子である。

ブロックＸＸ−１−Ｘ−では、Ｍ　Ｘ　ｎ個の受信信号
のうち、ｎ個づつの整相加算がそれぞｔｔ行なわれ、各
ブロックに対する大きな遅延を次の遅延手段５Ｃ−１，
〜ＳＣ−Ｍで行なう。さらに、ＳＣ−］〜ＳＣＭの出力
は、２個づつ以」二加算され、次の遅延手段Ｓ　Ｃ（Ｍ
　＋　１　）〜５Ｃ−Ｋによってさらに大きな遅延を行
なう加算器Ａ−Ｚで整相加算される。

また、本発明による受波整相回路を用いた超音波診断装
置の構成を第７図に示す。

１０は超音波を送受信する配列素子、】−１は送波手段
、１−２は受信増巾器、１，３は本発明の受波整相回路
、１４はビデオ信号処理回路、］、５は画像メモリ（Ｄ
ＳＣ）、１６はデイスプレィ、１，７は送波手段１１．
整相回路１３９画像メモリ１５も制御する制御手段であ
る。

本発明は、超音波診断装置に限らず、第７図と同様の構
成からなる超音波探傷装置、又は超音波レーダシステム
にも適用可能なことは明らかである。

［発明の効果］ 本発明によれば、従来の微小遅延を先に行なう場合に比
べ、制御信号のクロック位相差が十分大きく、制御信シ
）の総数も少なくできるために、回路規模が小さく、ク
ロスト−り雑音の少ない受波整相回路を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路ブロック図、第２
図は本発明を適用した大遅延用実施例を示す回路プロッ
タ図、第３図はサンプリング遅延手段を示す回路ブロッ
ク図、第４図は第２遅延手段の別の実施例を示す回路ブ
ロック図、第５図はサンプリング遅延手段の制御信号を
示ず説明図、第６図は従来のサンプリング遅延手段の小
遅延制御信号を示す説明図、第７図は本発明の実施例に
なる超音波診断装置のブロック図である。 〕〜ｎ・受信４号の増１１１器出力端子、Ｓ　Ｃ−１〜
Ｌ）　Ｃｎ・サンプリングによる第１遅延手段、ＶＩ−
１〜Ｖｌ−ｎ・・電圧電流交換器、Ｍ　Ｐ　Ｘ・・・切
換手段、■〕■、・・小遅延用第２遅延手段、ＣＯＮ′
Ｆ・制御手段、ＲＯＭ・・・記憶手段である。 第 １回 第２図 υｌ 第 ３目 α３ ν３ ↑ ↑ ↑ ↑ ↑ ↑ り 第 区 ψβ ←Ｔ→ ↑　　↑ ↑ ↑ 瞬間 ｔ　　↑ 十− ↑ ↑ ↑ ↑ ↑

Claims (1)

1. 【特許請求の範囲】 １、超音波を送受信する複数個の素子を有し、該素子か
   らの各受波信号に基づいて画像を得るための整相信号を
   生成する超音波受波整相回路において、比較的大きな遅
   延を行なうサンプリングよる複数個の第１の遅延手段と
   、上記第１遅延手段の遅延量子化単位に比べて小さい遅
   延量子化単位を持つ複数個の第２の遅延手段と、上記複
   数の第１遅延手段出力を第２遅延手段の任意の入力タッ
   プに選択入力する切替手段と、上記複数の第１遅延手段
   の遅延量と切替器を制御する制御手段と、遅延データを
   記憶している記憶手段とからなる超音波受波整相回路を
   具備したことを特徴とする超音波診断装置。 ２、前記第１遅延手段として、サンプルホールド回路、
   スイッチドキャパシタ回路、ＣＣＤ（チャージカプルド
   デバイス：Ｃｈａｒｇｅｃｏｕｐｌｅｄｄｅｖｉｃｅ）
   回路、アナログ／デジタル変換器とラインメモリとデジ
   タル／アナログ変換器を用いた回路のいずれか一者を用
   いたことを特徴とする特許請求の範囲第１項記載の超音
   波診断装置。 ３、前記第２の遅延手段として電流加算によるタップ付
   アナログ遅延線を用いたことを特徴とする特許請求の範
   囲第１項記載の超音波診断装置。 ４、前記第２の遅延手段として加算器とサンプルホール
   ド回路を交互に直列接続したものを用いたことを特徴と
   する特許請求の範囲第１項記載の超音波診断装置。 ５、特許請求範囲第１項記載の超音波受波整相回路、及
   び前記第１の遅延手段を複数個トーナメント的に接続し
   て大遅延化した回路を有してなることを特徴とする超音
   波診断装置。