JPH01144732A - 半帯域幅デジタルフィルタ - Google Patents
半帯域幅デジタルフィルタInfo
- Publication number
- JPH01144732A JPH01144732A JP88168662A JP16866288A JPH01144732A JP H01144732 A JPH01144732 A JP H01144732A JP 88168662 A JP88168662 A JP 88168662A JP 16866288 A JP16866288 A JP 16866288A JP H01144732 A JPH01144732 A JP H01144732A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- digital
- data
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はデジタルフィルタ、特にビデオデータなどの圧
縮に好適な半帯域デジタルフィルタ及びこれを用いるデ
ータ速度圧縮／拡張方法に関する。
縮に好適な半帯域デジタルフィルタ及びこれを用いるデ
ータ速度圧縮／拡張方法に関する。
［従来技術とその問題点］
デジタルデータ伝送のデータ速度（レート）低減のため
、他のアルゴリズムに先立ちできる限り低いサンプリン
グ周波数を使用するべきである。
、他のアルゴリズムに先立ちできる限り低いサンプリン
グ周波数を使用するべきである。
この速度はベル研究所のＨ，ナイキストにより定義され
、予想最高周波数の２倍である。予想最高周波数が４．
２ＭＨｚであるビデオデータにあっては、ナイキスト速
度である８、５〜９ 、０ Ｍ Ｈｚのサンプリングす
る場合の問題点は周知の通りである。入力信号のエイリ
アシング防止フィルタは直線性の良い位相及びステップ
減衰特性を得ることが困難である。実際問題として、ナ
イキスト速度でサンプリングを行うのは困難である。従
来のアナログ型エイリアシング防止フィルタは本質的に
周知の問題を有し、実用上の最低サンプリング速度はビ
デオ副搬送波（サブキアリア）周波数０４倍であり、ビ
デオ副搬送波周波数の３倍のサンプリング速度は極めて
複雑な回路を用いて初めて実現できる。同様に、デジタ
ルフィルタも大変複雑であると理解されていた。デジタ
ル有限インパルス応答（Ｆ Ｉ Ｒ）フィルタは多素子
遅延線に沿って信号を処理し、各素子の出力にある重み
係数を掛けて、この重み付けした出力を総て加算して出
力信号を得る。
、予想最高周波数の２倍である。予想最高周波数が４．
２ＭＨｚであるビデオデータにあっては、ナイキスト速
度である８、５〜９ 、０ Ｍ Ｈｚのサンプリングす
る場合の問題点は周知の通りである。入力信号のエイリ
アシング防止フィルタは直線性の良い位相及びステップ
減衰特性を得ることが困難である。実際問題として、ナ
イキスト速度でサンプリングを行うのは困難である。従
来のアナログ型エイリアシング防止フィルタは本質的に
周知の問題を有し、実用上の最低サンプリング速度はビ
デオ副搬送波（サブキアリア）周波数０４倍であり、ビ
デオ副搬送波周波数の３倍のサンプリング速度は極めて
複雑な回路を用いて初めて実現できる。同様に、デジタ
ルフィルタも大変複雑であると理解されていた。デジタ
ル有限インパルス応答（Ｆ Ｉ Ｒ）フィルタは多素子
遅延線に沿って信号を処理し、各素子の出力にある重み
係数を掛けて、この重み付けした出力を総て加算して出
力信号を得る。
このように、斯かる従来のデジタルデータ速度圧縮装置
は複雑になるので、従来装置よりも簡単であり且つ低サ
ンプリング速度の装置が望まれていた。
は複雑になるので、従来装置よりも簡単であり且つ低サ
ンプリング速度の装置が望まれていた。
［発明の概要］
本発明のデジタルフィルタは、デジタル入力データを１
０分の１に抜き取り（デシメート）、次に出力デジタル
データを補間するデジタルデータ速度圧縮技法を用いて
、簡単な係数の単帯域幅のデジタルフィルタが得られる
。アナログ入力データをデジタイズ（アナログ・デジタ
ル変換）してナイキストサンプリング速度の少なくとも
２倍、例えばテレビジョン装置の場合には副搬送波周波
数の５倍の速度で、アナログ・デジタル変換器（ＡＤＣ
）内においてサンプリングする。このＡＤＣの変換速度
の半分の速度で奇及び偶サンプルを別の多素子遅延線に
クロックする。偶数サンプルは偶遅延線の中、心対称に
対で加算し、次に簡単なシフト及び加算を用いて重み付
けする。この加算し重み付けした偶数サンプル対は互い
に加算し、奇遅延線の出力で奇数サンプルと加算してナ
イキストサンプリング速度限界に近いデシメイト出力デ
ジタル信号を得る。或いは奇及び供出力をマルチプレッ
クスして、最初のサンプリング速度の補間出力デジタル
信号を得る。
０分の１に抜き取り（デシメート）、次に出力デジタル
データを補間するデジタルデータ速度圧縮技法を用いて
、簡単な係数の単帯域幅のデジタルフィルタが得られる
。アナログ入力データをデジタイズ（アナログ・デジタ
ル変換）してナイキストサンプリング速度の少なくとも
２倍、例えばテレビジョン装置の場合には副搬送波周波
数の５倍の速度で、アナログ・デジタル変換器（ＡＤＣ
）内においてサンプリングする。このＡＤＣの変換速度
の半分の速度で奇及び偶サンプルを別の多素子遅延線に
クロックする。偶数サンプルは偶遅延線の中、心対称に
対で加算し、次に簡単なシフト及び加算を用いて重み付
けする。この加算し重み付けした偶数サンプル対は互い
に加算し、奇遅延線の出力で奇数サンプルと加算してナ
イキストサンプリング速度限界に近いデシメイト出力デ
ジタル信号を得る。或いは奇及び供出力をマルチプレッ
クスして、最初のサンプリング速度の補間出力デジタル
信号を得る。
［実施例］
まづ最初に、第７図を参照して５ｉｎＸ／Ｘ曲線のパル
ス入力に対する理想的な線形位相アナログ低域通過フィ
ルタの時間領域応答を説明する。
ス入力に対する理想的な線形位相アナログ低域通過フィ
ルタの時間領域応答を説明する。
もしフィルタの出力を適当な時間にサンプリングして単
帯域幅フィルタを得ると、奇数サンプルＯは中心で最大
値になり、それ以外の部分では総てゼロであることが判
る。一方、偶数サンプルＥは最大値以下の正又は負の値
である。また、この出力は中心の最大値に対して左右対
称である。有限インパルス応答デジタルフィルタは、前
述の如く各サンプルに重み付けをしたアナログフィルタ
の応答で模写することができる。
帯域幅フィルタを得ると、奇数サンプルＯは中心で最大
値になり、それ以外の部分では総てゼロであることが判
る。一方、偶数サンプルＥは最大値以下の正又は負の値
である。また、この出力は中心の最大値に対して左右対
称である。有限インパルス応答デジタルフィルタは、前
述の如く各サンプルに重み付けをしたアナログフィルタ
の応答で模写することができる。
しかし、第１図に示す本発明のデータ速度圧縮法を用い
る単帯域幅フノルタは、入力として複数の順次サンプル
からなるデジタイズ信号を有する。
る単帯域幅フノルタは、入力として複数の順次サンプル
からなるデジタイズ信号を有する。
順次のサンプルを交互に２個の遅延線、即ち偶数遅延線
１０と奇数遅延線１２にクーロツクする。第７図の表示
を用いると、偶数遅延線１０内のサンプルは、対称対の
加算と各加算対のシフト及び加算とにより重み付けをす
る。奇数遅延線１２は１つを除き総てゼロであるので、
偶数遅延線１０よりも短い。遅延線１０及び１２の出力
は出力加算器／シフタ１４と補間マルチプレクサ（ＭＵ
Ｘ）１６への入力となる。加算器／シフタ１４とＭＵＸ
１６の出力は最終ＭＵＸ１ｇへの入力となり、その出力
はフィルタされた入力となる。
１０と奇数遅延線１２にクーロツクする。第７図の表示
を用いると、偶数遅延線１０内のサンプルは、対称対の
加算と各加算対のシフト及び加算とにより重み付けをす
る。奇数遅延線１２は１つを除き総てゼロであるので、
偶数遅延線１０よりも短い。遅延線１０及び１２の出力
は出力加算器／シフタ１４と補間マルチプレクサ（ＭＵ
Ｘ）１６への入力となる。加算器／シフタ１４とＭＵＸ
１６の出力は最終ＭＵＸ１ｇへの入力となり、その出力
はフィルタされた入力となる。
第２図は第１図の平帯域幅デジタルフィルタの詳細図で
ある。入力ビデオ信号はＡＤＣ２０によりナイキスト限
界よりはるかに高い、例えばテレビジョンビデオ装置の
場合にはビデオ副搬送波周波数の５倍であるビデオ信号
の特性周波数の整数倍である周波数ＣＬＫ （第３図（
ｂ）参照）でサンプリングされる。ＡＤＣ２０からのデ
ータのクロック読出しは、偶数サンプルと奇数サンプル
とに分割され、サンプリング速度の半分のクロックであ
る１／２ＣＬＫ （第３図（Ｃ）参照）により２つの異
なる信号路を通るようにする。ここで、偶数サンプルは
偶数サンプル遅延線１０に入力され、奇数サンプルは奇
数サンプル遅延線１２に入力される。このようにして、
総てのデータを処理するが、各信号路を通るデータ速度
はＡＤＣのサンプリング周波数の半分であることに注目
されたい。各遅延線１０．１２は、単なるデータラ・ソ
チであるを可とする複数の遅延素子２２を有する。
ある。入力ビデオ信号はＡＤＣ２０によりナイキスト限
界よりはるかに高い、例えばテレビジョンビデオ装置の
場合にはビデオ副搬送波周波数の５倍であるビデオ信号
の特性周波数の整数倍である周波数ＣＬＫ （第３図（
ｂ）参照）でサンプリングされる。ＡＤＣ２０からのデ
ータのクロック読出しは、偶数サンプルと奇数サンプル
とに分割され、サンプリング速度の半分のクロックであ
る１／２ＣＬＫ （第３図（Ｃ）参照）により２つの異
なる信号路を通るようにする。ここで、偶数サンプルは
偶数サンプル遅延線１０に入力され、奇数サンプルは奇
数サンプル遅延線１２に入力される。このようにして、
総てのデータを処理するが、各信号路を通るデータ速度
はＡＤＣのサンプリング周波数の半分であることに注目
されたい。各遅延線１０．１２は、単なるデータラ・ソ
チであるを可とする複数の遅延素子２２を有する。
奇数遅延線１２の遅延素子２２の数は偶数遅延線１０の
遅延素子数よりも少なく、遅延した奇数サンプルが偶数
サンプルと正しく加算されるようにする。各遅延素子２
２からのサンプルとノードＡ〜Ｊで示す偶数遅延線１０
への入力サンプルは対称データ対をなす。各対称対、即
ちＡ／Ｊ、Ｂ／１、Ｃ／Ｈ，Ｄ／Ｇ及びＥ／Ｆは夫々の
加算器２４ｅ〜２４ａに入力される。これら加算器２４
ａ〜２４ｅの出力は夫々の重み付け回路２６ａ〜２６ｅ
で重み付けされる。総ての重み付け回路２６８〜２６ｅ
の出力は主加算回路２８で加算されて偶数サンプル出力
を得る。奇数遅延線１２の出力におけるラッチ２３は奇
数出力を偶数出力と同期させる作用をする。次に、偶数
及び奇数遅延線の出力は、第１図にて説明した如く加算
器１４で加算される。
遅延素子数よりも少なく、遅延した奇数サンプルが偶数
サンプルと正しく加算されるようにする。各遅延素子２
２からのサンプルとノードＡ〜Ｊで示す偶数遅延線１０
への入力サンプルは対称データ対をなす。各対称対、即
ちＡ／Ｊ、Ｂ／１、Ｃ／Ｈ，Ｄ／Ｇ及びＥ／Ｆは夫々の
加算器２４ｅ〜２４ａに入力される。これら加算器２４
ａ〜２４ｅの出力は夫々の重み付け回路２６ａ〜２６ｅ
で重み付けされる。総ての重み付け回路２６８〜２６ｅ
の出力は主加算回路２８で加算されて偶数サンプル出力
を得る。奇数遅延線１２の出力におけるラッチ２３は奇
数出力を偶数出力と同期させる作用をする。次に、偶数
及び奇数遅延線の出力は、第１図にて説明した如く加算
器１４で加算される。
第３図は入力パルス（ａ）が半帯域幅デジタルフィルタ
により処理される様子を示している。第３図（ｂ）及び
（Ｃ）は夫々サンプリングクロックＣＬＫ及び処理クロ
ック１／２ＣＬＫであり。
により処理される様子を示している。第３図（ｂ）及び
（Ｃ）は夫々サンプリングクロックＣＬＫ及び処理クロ
ック１／２ＣＬＫであり。
デジタルフィルタのタイミングを発生する。入力データ
サンプルはＣＬＫ周期で発生するので、もし１／２ＣＬ
Ｋの交互のトランジションでＡＤＣ２０の出力を読み出
すと、ＡＤＣ２０からのデータサンプル総てが処理され
る。偶数遅延線１０の出力（ｄ）は１／２ ＣＬＫの前
縁に対応するトランジションを示し、奇数遅延線１２の
出力（ｅ）は１／２ＣＬＫの後縁を示す。出力（ｄ）及
び（ｅ）を第７図の理想アナログフィルタの応答特性と
比較すると、デジタル応答とアナログ応答との相関は明
かである。加算器／シフタ１４からのデシメーシコン出
力Ｃｆ＞は、奇数遅延線１２の出力（ｅ）をラッチ２３
により半クロツクサイクル１／２ＣＬＫ遅延させた、両
遅延線１０．１２の出力（ｄ）及び（ｅ）の平均加算で
ある。補間ＭＵＸ１６からの補間出力（ｇ）は１／２Ｃ
ＬＫが正のとき偶数遅延線１０の出力（ｄ）が出力に現
れ、１／２ＣＬＫが負のとき奇数遅延線１２の出力（ｅ
）が出力に現れて、ＣＬＫレートで出力を生じることを
示す。半帯域幅フィルタの動作は、理解を容易にするた
めに単パルス入力（ａ）について図示しているが、任意
のパルスについても正常に動作すること勿論である。
サンプルはＣＬＫ周期で発生するので、もし１／２ＣＬ
Ｋの交互のトランジションでＡＤＣ２０の出力を読み出
すと、ＡＤＣ２０からのデータサンプル総てが処理され
る。偶数遅延線１０の出力（ｄ）は１／２ ＣＬＫの前
縁に対応するトランジションを示し、奇数遅延線１２の
出力（ｅ）は１／２ＣＬＫの後縁を示す。出力（ｄ）及
び（ｅ）を第７図の理想アナログフィルタの応答特性と
比較すると、デジタル応答とアナログ応答との相関は明
かである。加算器／シフタ１４からのデシメーシコン出
力Ｃｆ＞は、奇数遅延線１２の出力（ｅ）をラッチ２３
により半クロツクサイクル１／２ＣＬＫ遅延させた、両
遅延線１０．１２の出力（ｄ）及び（ｅ）の平均加算で
ある。補間ＭＵＸ１６からの補間出力（ｇ）は１／２Ｃ
ＬＫが正のとき偶数遅延線１０の出力（ｄ）が出力に現
れ、１／２ＣＬＫが負のとき奇数遅延線１２の出力（ｅ
）が出力に現れて、ＣＬＫレートで出力を生じることを
示す。半帯域幅フィルタの動作は、理解を容易にするた
めに単パルス入力（ａ）について図示しているが、任意
のパルスについても正常に動作すること勿論である。
次に、単純係数の半帯域幅デジタルフィルタを使用する
本発明のｃｏｄｅｃ （符号器／復号器）の実用回路例
を第４図及び第５図に示す。ＡＤＣ２０からのデジタル
データは、例えばテレビジョンビデオ信号の場合には副
搬送波周波数の５倍の如きサンプリング周期ＦＣＬＫで
、Ａ／Ｄ出力う・フチ３０内にクロックされる。このＡ
／Ｄ出力う・ソチ３０からのデータは半速度クロック１
／２ＣＬＫの負のエツジ／ＣＬＫで奇数遅延線１２内に
クロックされ、また１／２ＣＬＫの正のエツジＣＬＫで
偶数遅延線１０内にクロックされる。奇数遅延線１２は
遅延素子２２として作用する直列接続の複数のラッチを
有する。この奇数遅延線１２内のラッチ２２は／ＣＬＫ
でクロックされ、出力ラッチ２３はＣＬＫでクロックさ
れて奇数遅延線１２の出力を偶数遅延線１０の出力と同
期させる。奇数遅延線１２と偶数遅延線１０の出力は加
算器１４に入力され、その出力は加算入力の半分であり
偶数及び奇数サンプルの最終重み係数を与える。加算器
１４の出力はオーパージニートクリッパ３２を介して出
力ラッチ３４に入力される。このクリッパ３２は一つの
入力ＣＭＤと夫々の他の人力線を有する複数の並列ＯＲ
ゲートで構成されている。
本発明のｃｏｄｅｃ （符号器／復号器）の実用回路例
を第４図及び第５図に示す。ＡＤＣ２０からのデジタル
データは、例えばテレビジョンビデオ信号の場合には副
搬送波周波数の５倍の如きサンプリング周期ＦＣＬＫで
、Ａ／Ｄ出力う・フチ３０内にクロックされる。このＡ
／Ｄ出力う・ソチ３０からのデータは半速度クロック１
／２ＣＬＫの負のエツジ／ＣＬＫで奇数遅延線１２内に
クロックされ、また１／２ＣＬＫの正のエツジＣＬＫで
偶数遅延線１０内にクロックされる。奇数遅延線１２は
遅延素子２２として作用する直列接続の複数のラッチを
有する。この奇数遅延線１２内のラッチ２２は／ＣＬＫ
でクロックされ、出力ラッチ２３はＣＬＫでクロックさ
れて奇数遅延線１２の出力を偶数遅延線１０の出力と同
期させる。奇数遅延線１２と偶数遅延線１０の出力は加
算器１４に入力され、その出力は加算入力の半分であり
偶数及び奇数サンプルの最終重み係数を与える。加算器
１４の出力はオーパージニートクリッパ３２を介して出
力ラッチ３４に入力される。このクリッパ３２は一つの
入力ＣＭＤと夫々の他の人力線を有する複数の並列ＯＲ
ゲートで構成されている。
出力ラッチ３４の出力はサンプリング速度の半分にデー
タ圧縮される。このデータ圧縮、即ちデシメートされた
信号は出力ＭＵＸ１８に入力される。
タ圧縮される。このデータ圧縮、即ちデシメートされた
信号は出力ＭＵＸ１８に入力される。
奇数遅延線１２の出力は補間ラッチ３６にも入力され、
その出力は補間ＭＵＸ １６の一側の入力となる。偶数
遅延線１０の出力の一部は第２オーバーシユートクリツ
パ３８を介して補間ＭＵＸＩ６の他側に入力される。Ｎ
ＡＮＤゲート４０はフィルタイネーブル信号ＦＩＬＴＥ
Ｒによりイネーブルされる。ＮＡＮＤゲート４０の出力
は補間ＭＵＸＩ６の選択された入力に接続されて、ＮＡ
ＮＤゲート４０に／ＣＬＫ信号が印加されるとき補間Ｍ
ＵＸ１６の出力が奇数遅延線１２の出力と偶数遅延線１
０の出力との間でスイッチングされてサンプリング速度
で補間された信号を生じるようにする。
その出力は補間ＭＵＸ １６の一側の入力となる。偶数
遅延線１０の出力の一部は第２オーバーシユートクリツ
パ３８を介して補間ＭＵＸＩ６の他側に入力される。Ｎ
ＡＮＤゲート４０はフィルタイネーブル信号ＦＩＬＴＥ
Ｒによりイネーブルされる。ＮＡＮＤゲート４０の出力
は補間ＭＵＸＩ６の選択された入力に接続されて、ＮＡ
ＮＤゲート４０に／ＣＬＫ信号が印加されるとき補間Ｍ
ＵＸ１６の出力が奇数遅延線１２の出力と偶数遅延線１
０の出力との間でスイッチングされてサンプリング速度
で補間された信号を生じるようにする。
この補間された信号は、出力ＭＵＸ１８の他の入力とな
る。出力ＭＵＸ１８の出力は、その選択人力Ｓに接続さ
れたＡＮＤゲート４２の出力により決定される。ＡＮＤ
ゲート４２はＦＩＬＴＥＲ入力によりイネーブルされ、
その出力状態は命令（コマンド）入力ＭＯＤＥの状態に
より決定される。ＭＯＤＥの一状態では出力ＭＵＸ１８
を介してデシメートされた信号を通過させ、ＭＯＤＥが
他の状態にあると、補間した信号を出力ＭＵＸ１８に通
過させる。
る。出力ＭＵＸ１８の出力は、その選択人力Ｓに接続さ
れたＡＮＤゲート４２の出力により決定される。ＡＮＤ
ゲート４２はＦＩＬＴＥＲ入力によりイネーブルされ、
その出力状態は命令（コマンド）入力ＭＯＤＥの状態に
より決定される。ＭＯＤＥの一状態では出力ＭＵＸ１８
を介してデシメートされた信号を通過させ、ＭＯＤＥが
他の状態にあると、補間した信号を出力ＭＵＸ１８に通
過させる。
Ａ／Ｄ出力ラッチ３０からのデータＤＩＮは第５図に示
す如く、平帯域幅フィル・夕の偶数遅延線１０に入力さ
れる。偶数遅延線ｌＯをなすラッチ即ち遅延素子２２は
ＣＬＫによりクロックされ、ラッチのノードＡ−Ｊの出
力は後述する如く合成される。単帯域幅フィルタのフィ
ルタ設計は簡単なシフトと加算を行う重み付けを使用す
ることにより単純化でき、且つ特定のフィルタ機能を最
適化する為の加算器数を最小にすることができる。
す如く、平帯域幅フィル・夕の偶数遅延線１０に入力さ
れる。偶数遅延線ｌＯをなすラッチ即ち遅延素子２２は
ＣＬＫによりクロックされ、ラッチのノードＡ−Ｊの出
力は後述する如く合成される。単帯域幅フィルタのフィ
ルタ設計は簡単なシフトと加算を行う重み付けを使用す
ることにより単純化でき、且つ特定のフィルタ機能を最
適化する為の加算器数を最小にすることができる。
Ａ−Ｊの対称サンプルが加算器５０ａ〜５０ｅにより加
算される。正の重み付け係数を有する成分Ｅ／ＦＳ Ｃ
７Ｈ及びＡｌ１は点線５２上の適当な加算器、ラッチ及
びシフト／加算器を介して合成され、且つ出力加算器５
４に入力される。負の重み付け係数を有する成分Ｄ／Ｇ
及びＢ／Ｉは点線５２より下の適当な加算器、ラッチ及
びシフト／加算器を介して合成され、且つ出力加算器５
４に入力される。出力加算器５４は減算器として構成さ
れ、キャリーイン線ＣＩ上の高入力を有し、Ｄ／ＧとＢ
／Ｉの重み付け値が重み付け値Ｅ／Ｆ。
算される。正の重み付け係数を有する成分Ｅ／ＦＳ Ｃ
７Ｈ及びＡｌ１は点線５２上の適当な加算器、ラッチ及
びシフト／加算器を介して合成され、且つ出力加算器５
４に入力される。負の重み付け係数を有する成分Ｄ／Ｇ
及びＢ／Ｉは点線５２より下の適当な加算器、ラッチ及
びシフト／加算器を介して合成され、且つ出力加算器５
４に入力される。出力加算器５４は減算器として構成さ
れ、キャリーイン線ＣＩ上の高入力を有し、Ｄ／ＧとＢ
／Ｉの重み付け値が重み付け値Ｅ／Ｆ。
Ｃ／Ｈ及びＡｌ１から差し引かれるようにする。
出力加算器５４の出力は、一方の入力としてＣＭＤを有
し、他方の入力として夫々入力線を有する複数のＡＮＤ
ゲートで構成されるアンダーシュートクリッパ５６でク
リップされる。一実施例でのサンプル対の実効重み付け
は下記の表−１の通り！ある。
し、他方の入力として夫々入力線を有する複数のＡＮＤ
ゲートで構成されるアンダーシュートクリッパ５６でク
リップされる。一実施例でのサンプル対の実効重み付け
は下記の表−１の通り！ある。
表−１
サンプル対 重み付け
偶数： Ｅ／Ｆ ２０／３２Ｃ／Ｈ３／３
２ Ａｌ１ １／３２ Ｄ／Ｇ −６／３２ Ｂ／Ｉ −２７３２ 偶数合計：１／２ 奇数合計：１／２ 総合計：１．０ 第６図に示す如（、フィルタの応答にはパルスの過渡部
分においてオーパージニート及びアンダーシュートが生
じる。もしこの影響を考慮しなければ、大振幅パルスに
対するフィルタのデジタル出力はオーバーシュート／ア
ンダーシュートがデジタル重なり（ラップアラウンド）
を生じるので、第６図８（ａ）に示すようになる。従っ
て、クリッパ３２．３８及び５６は、オーバーシュート
及びアンダーシュートが検出される点で夫々総て１及び
０となるようにクリッパに命令してこの問題を排除する
。これは、このような状態が存在するとき、前段からの
最上位桁ＭＳＢのキャリーが１になると言う事実に基づ
く。クリッパ３２．３８及び５６を使用する最終結果を
、オーバーシュート及びアンダーシュートを実質的に排
除した第６図（ｂ）に示す。
２ Ａｌ１ １／３２ Ｄ／Ｇ −６／３２ Ｂ／Ｉ −２７３２ 偶数合計：１／２ 奇数合計：１／２ 総合計：１．０ 第６図に示す如（、フィルタの応答にはパルスの過渡部
分においてオーパージニート及びアンダーシュートが生
じる。もしこの影響を考慮しなければ、大振幅パルスに
対するフィルタのデジタル出力はオーバーシュート／ア
ンダーシュートがデジタル重なり（ラップアラウンド）
を生じるので、第６図８（ａ）に示すようになる。従っ
て、クリッパ３２．３８及び５６は、オーバーシュート
及びアンダーシュートが検出される点で夫々総て１及び
０となるようにクリッパに命令してこの問題を排除する
。これは、このような状態が存在するとき、前段からの
最上位桁ＭＳＢのキャリーが１になると言う事実に基づ
く。クリッパ３２．３８及び５６を使用する最終結果を
、オーバーシュート及びアンダーシュートを実質的に排
除した第６図（ｂ）に示す。
［発明の効果コ
以上説明した如く、本発明のデジタルフィルタによると
、ビデオデータなどのデジタルデータの符号化／復号化
を行うデジタルデータ速度圧縮が行われる。これは第１
周波数でサンプリングを行い、平帯域幅デジタルフィル
タを用いサンプルに重み付けを行い、サンプリング速度
の半分の速度テ、比較的オーパージニート及びアンダー
シュートの低減された出力が得られる。従って、本発明
のデジタルフィルタはテレビジョン信号などに適用する
のに極めて好適である。
、ビデオデータなどのデジタルデータの符号化／復号化
を行うデジタルデータ速度圧縮が行われる。これは第１
周波数でサンプリングを行い、平帯域幅デジタルフィル
タを用いサンプルに重み付けを行い、サンプリング速度
の半分の速度テ、比較的オーパージニート及びアンダー
シュートの低減された出力が得られる。従って、本発明
のデジタルフィルタはテレビジョン信号などに適用する
のに極めて好適である。
第１図は本発明によるデジタルデータ速度圧縮技法を使
用する半帯域幅デジタルフィルタのブロック図、第２図
は第１図のデジタルフィルタの詳細ブロック図、第３図
（ａ）〜（ｇ）は本発明のデジタルフィルタを補間器及
びデシメータとして動作させる説明図、第４（ａ）及び
（ｂ）図は本発明による第２図のデジタルフィルタの回
路図、第５（ａ）〜（Ｃ）図は本発明による半帯域幅デ
ジタルフィルタの重み付け係数用の遅延線の回路図、第
６（ａ）及び（ｂ）図は本発明のデジタルフィルタによ
るオーパージニート及びアンダーシュートのクリッピン
グを示す図、第７図はパルス入力に対する理想位相線形
アナログ低域通過フィルタの時間領域出力特性図を示す
。 図中、１０及び１２は夫々偶数及び奇数遅延線、１４．
２４及び２８は加算器、１６及び１８はマルチプレクサ
、２２は遅延素子、２６は重み付け回路である。
用する半帯域幅デジタルフィルタのブロック図、第２図
は第１図のデジタルフィルタの詳細ブロック図、第３図
（ａ）〜（ｇ）は本発明のデジタルフィルタを補間器及
びデシメータとして動作させる説明図、第４（ａ）及び
（ｂ）図は本発明による第２図のデジタルフィルタの回
路図、第５（ａ）〜（Ｃ）図は本発明による半帯域幅デ
ジタルフィルタの重み付け係数用の遅延線の回路図、第
６（ａ）及び（ｂ）図は本発明のデジタルフィルタによ
るオーパージニート及びアンダーシュートのクリッピン
グを示す図、第７図はパルス入力に対する理想位相線形
アナログ低域通過フィルタの時間領域出力特性図を示す
。 図中、１０及び１２は夫々偶数及び奇数遅延線、１４．
２４及び２８は加算器、１６及び１８はマルチプレクサ
、２２は遅延素子、２６は重み付け回路である。
Claims (4)
- （１）入力デジタル信号のシフト及び加算により重み付
けされ、上記入力デジタル信号を所定速度でサンプリン
グし、上記速度の半分の速度で処理して出力デジタル信
号を得るようにした半帯域幅デジタルフィルタ。 - （２）第１速度でサンプリングされたデジタル入力信号
を第１速度の半分の第２速度で夫々上記デジタル入力信
号の偶数及び奇数サンプルを処理する２つのデータ路に
分離する手段と、上記データ路の一方のサンプルをシフ
ト及び加算による所望重み付け係数と合成して希望する
フィルタ特性を得る手段と、上記両データ路の出力を合
成してデジタル出力信号を得る手段とを有する半帯域幅
デジタルフィルタ。 - （３）ナイキストサンプリング限界以上の速度でサンプ
リングされた入力デジタルデータを処理することと、デ
ジタルフィルタによりナイキストサンプリング速度限界
に近い出力デジタル信号を得ることとよりなるデータ速
度圧縮方法。 - （４）ナイキスト限界付近でサンプリングした入力デジ
タル信号を処理し、アナログ領域での信号再生が可能な
サンプリング速度の出力信号を得るデータ速度拡張方法
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US70,287 | 1979-08-27 | ||
| US07/070,287 US4852035A (en) | 1987-07-06 | 1987-07-06 | Simple coefficient half-bandwidth digital filter for video data compression |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01144732A true JPH01144732A (ja) | 1989-06-07 |
| JPH0771046B2 JPH0771046B2 (ja) | 1995-07-31 |
Family
ID=22094367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168662A Expired - Fee Related JPH0771046B2 (ja) | 1987-07-06 | 1988-07-06 | 半帯域幅デジタルフィルタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4852035A (ja) |
| JP (1) | JPH0771046B2 (ja) |
| CA (1) | CA1308487C (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5067141A (en) * | 1986-08-07 | 1991-11-19 | International Mobile Machine Corporation | Interpolator for varying a signal sampling rate |
| US5177700A (en) * | 1987-02-19 | 1993-01-05 | Ant Nachrichtentechnik Gmbh | Non-recursive half-band filter |
| US5220583A (en) * | 1988-10-03 | 1993-06-15 | Motorola, Inc. | Digital fm demodulator with a reduced sampling rate |
| JP2591338B2 (ja) * | 1990-11-20 | 1997-03-19 | 松下電器産業株式会社 | サブサンプル装置、補間装置、送信装置、受信装置および記録媒体 |
| US5257026A (en) * | 1992-04-17 | 1993-10-26 | Crystal Semiconductor, Inc. | Method and apparatus for calibrating a multi-bit delta-sigma modular |
| AU7805794A (en) * | 1993-10-08 | 1995-05-04 | Genesis Microchip Inc. | Image filtering with an efficient implementation of high order decimation digital filters |
| US5594439A (en) * | 1994-08-24 | 1997-01-14 | Crystal Semiconductor Corporation | Diagnosing problems in an electrical system by monitoring changes in nonlinear characteristics |
| US5583501A (en) * | 1994-08-24 | 1996-12-10 | Crystal Semiconductor Corporation | Digital-to-analog converter with digital linearity correction |
| US5594612A (en) * | 1994-08-24 | 1997-01-14 | Crystal Semiconductor Corporation | Analog-to-digital converter with digital linearity correction |
| US5642382A (en) * | 1995-03-01 | 1997-06-24 | Hitachi America, Ltd. | Fir filters with multiplexed inputs suitable for use in reconfigurable adaptive equalizers |
| US5892693A (en) | 1996-07-01 | 1999-04-06 | Sun Microsystems, Inc. | Signal interpolation and decimation exploiting filter symmetry |
| US5956666A (en) * | 1996-07-01 | 1999-09-21 | Sun Microsystems, Inc. | Signal interpolation and decimation exploiting filter symmetry |
| US6256654B1 (en) * | 1996-07-01 | 2001-07-03 | Sun Microsystems, Inc. | Signal interpolation and decimation exploiting filter symmetry |
| JPH10149348A (ja) | 1996-07-01 | 1998-06-02 | Sun Microsyst Inc | フィルタ対称を使用した信号内挿及びデシメーション |
| US5999656A (en) * | 1997-01-17 | 1999-12-07 | Ricoh Co., Ltd. | Overlapped reversible transforms for unified lossless/lossy compression |
| US6023718A (en) * | 1997-05-09 | 2000-02-08 | Matsushita Electric Industrial Co., Ltd. | High speed interpolation filter and a method thereof |
| FR2780583A1 (fr) * | 1998-06-24 | 1999-12-31 | Canon Kk | Filtres numeriques et procedes de filtrage correspondants |
| FR2785747B1 (fr) | 1998-11-09 | 2004-02-13 | Commissariat Energie Atomique | Filtre numerique a architecture parallele et recepteur de signaux a etalement de spectre utilisant un tel filtre |
| US6532273B1 (en) * | 1998-11-19 | 2003-03-11 | Agere Systems Inc. | Efficient polyphase decimation filter |
| FR2816137A1 (fr) * | 2000-10-30 | 2002-05-03 | Canon Kk | Procedes et dispositifs de filtrage numerique |
| US7107301B2 (en) * | 2002-03-11 | 2006-09-12 | International Business Machines Corporation | Method and apparatus for reducing latency in a digital signal processing device |
| JP4025627B2 (ja) * | 2002-11-18 | 2007-12-26 | エルピーダメモリ株式会社 | 遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路 |
| US20100296819A1 (en) * | 2008-04-24 | 2010-11-25 | Kahn Joseph M | Optical Receivers and Communication Systems |
| KR102063557B1 (ko) * | 2013-05-14 | 2020-01-09 | 한국전자통신연구원 | 시간할당 알고리즘 기반의 인터폴레이션 필터 |
| US10615778B2 (en) * | 2018-02-19 | 2020-04-07 | Analog Devices, Inc. | Crest factor reduction |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160720A (ja) * | 1984-01-31 | 1985-08-22 | Nec Corp | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7905332A (nl) * | 1979-07-09 | 1981-01-13 | Philips Nv | Decimerend, lineair phase, digital fir filter. |
| US4356559A (en) * | 1980-08-01 | 1982-10-26 | Bell Telephone Laboratories, Incorporated | Logic arrangement for recursive digital filter |
| US4460890A (en) * | 1982-01-21 | 1984-07-17 | Sony Corporation | Direct digital to digital sampling rate conversion, method and apparatus |
| DE3378245D1 (en) * | 1983-07-14 | 1988-11-17 | Ant Nachrichtentech | Method of interfacing two systems with different sampling rates |
| DE3484701D1 (de) * | 1983-10-05 | 1991-07-18 | Nec Corp | Digitale signalverarbeitungseinrichtung mit einem digitalen filter. |
| US4612625A (en) * | 1983-10-12 | 1986-09-16 | Wavetek Rockland Scientific, Inc. | Decimator employing finite impulse response digital filters |
| JPS6190514A (ja) * | 1984-10-11 | 1986-05-08 | Nippon Gakki Seizo Kk | 楽音信号処理装置 |
| US4691293A (en) * | 1984-12-28 | 1987-09-01 | Ford Aerospace & Communications Corporation | High frequency, wide range FIR filter |
-
1987
- 1987-07-06 US US07/070,287 patent/US4852035A/en not_active Expired - Lifetime
-
1988
- 1988-05-31 CA CA000568178A patent/CA1308487C/en not_active Expired - Fee Related
- 1988-07-06 JP JP63168662A patent/JPH0771046B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160720A (ja) * | 1984-01-31 | 1985-08-22 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0771046B2 (ja) | 1995-07-31 |
| CA1308487C (en) | 1992-10-06 |
| US4852035A (en) | 1989-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4852035A (en) | Simple coefficient half-bandwidth digital filter for video data compression | |
| US4777612A (en) | Digital signal processing apparatus having a digital filter | |
| JPH0340972B2 (ja) | ||
| JPH09200042A (ja) | 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法 | |
| JPH0828649B2 (ja) | ディジタルフィルタ | |
| US5717618A (en) | Method for digital interpolation | |
| JPS6255325B2 (ja) | ||
| AU724637B2 (en) | Decimation method and decimation filter | |
| JPH0865107A (ja) | ディジタル補間フィルタ回路 | |
| WO2007102611A1 (ja) | 補間関数生成回路 | |
| WO2006134688A1 (ja) | 補間処理回路 | |
| JPH0590897A (ja) | オーバーサンプリングフイルタ回路 | |
| KR100789892B1 (ko) | 아날로그 필터 | |
| JP4989575B2 (ja) | フィルタ及びフィルタの構成方法 | |
| US6448918B1 (en) | Digital/analog converter | |
| US20020158785A1 (en) | Digital-t0-analog converter using different multiplicators between first and second portions of a data holding period | |
| US6489910B1 (en) | Oversampling circuit and digital/analog converter | |
| KR0152012B1 (ko) | 신호특성에 따른 디지탈신호에 적응적 보간방법 및 보간장치 | |
| KR100587309B1 (ko) | 디지털 보간 필터 | |
| CN115085693B (zh) | 一种多通道多相内插处理架构 | |
| JP2628506B2 (ja) | ディジタルフィルタ | |
| US7085799B2 (en) | Analog filter suitable for smoothing a ΔΣ-modulated signal | |
| KR930006537B1 (ko) | Iir필터를 이용한 시간축방향의 영상서브밴드코더와 디코더 및 홀수대역의 대역 분할방법 | |
| JP2853722B2 (ja) | サブバンド符号化復号化装置 | |
| JPS6242609A (ja) | 間引き補間装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |