JPH02124608A - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPH02124608A JPH02124608A JP27886388A JP27886388A JPH02124608A JP H02124608 A JPH02124608 A JP H02124608A JP 27886388 A JP27886388 A JP 27886388A JP 27886388 A JP27886388 A JP 27886388A JP H02124608 A JPH02124608 A JP H02124608A
- Authority
- JP
- Japan
- Prior art keywords
- frequency conversion
- modulation circuit
- double
- phase inverter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 39
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は周波数変換回路に関し、特に二重平衡変調回路
を用いた周波数変換回路に関する。
を用いた周波数変換回路に関する。
従来、かかる二重平衡変調回路を用いた周波数変換回路
は、入力信号を周波数変換キャリアを用いて変調するこ
とにより実現している。
は、入力信号を周波数変換キャリアを用いて変調するこ
とにより実現している。
第２図はかかる従来の一例を示す周波数変換回路図であ
る。
る。
第２図に示す↓うに、この周波数変換回路は入力信号↓
と周波数変換用キャリア２が入力されると、出力信号８
は入力信号１とキャリア２との乗算された結果となる。
と周波数変換用キャリア２が入力されると、出力信号８
は入力信号１とキャリア２との乗算された結果となる。
例えば、入力信号１の位相をＳｉｎα、キャリア２の位
相をＳｉｎβとすれば、出力信号６の位相はＳｉｎαＳ
ｉｎβとなる。これを展開すると、１／２（Ｃｏｓ（α
−β）−Ｃｏｓ（α＋β））となり、したがって入力信
号１の周波数αは出力信号８において、１αβ１とα＋
βとの位相をもった周波数に変換される。尚、入力信号
１はバイアス１ｏとトランジスタＱ５．Ｑ６および抵抗
Ｒ，，Ｒ４により差動段が構成され、周波数変換用キャ
リア２はバイアス９とトランジスタＱ＋〜Ｑ４および抵
抗Ｒ１Ｒ２により差動段が構成され、またトランジスタ
素子および抵抗Ｒ５はバイアス１１により定電流源を構
成し、トランジスタＱ８および抵抗Ｒ６は出力段を構成
している。
相をＳｉｎβとすれば、出力信号６の位相はＳｉｎαＳ
ｉｎβとなる。これを展開すると、１／２（Ｃｏｓ（α
−β）−Ｃｏｓ（α＋β））となり、したがって入力信
号１の周波数αは出力信号８において、１αβ１とα＋
βとの位相をもった周波数に変換される。尚、入力信号
１はバイアス１ｏとトランジスタＱ５．Ｑ６および抵抗
Ｒ，，Ｒ４により差動段が構成され、周波数変換用キャ
リア２はバイアス９とトランジスタＱ＋〜Ｑ４および抵
抗Ｒ１Ｒ２により差動段が構成され、またトランジスタ
素子および抵抗Ｒ５はバイアス１１により定電流源を構
成し、トランジスタＱ８および抵抗Ｒ６は出力段を構成
している。
上述した従来の周波数変換回路は回路構成が容易で且つ
コスト的に利点があるが、回路を構成するトランジスタ
素子の特性のばらつきに対して周波数変換特性が変化し
やすいという欠点がある。
コスト的に利点があるが、回路を構成するトランジスタ
素子の特性のばらつきに対して周波数変換特性が変化し
やすいという欠点がある。
例えば、第２図において、トランジスタＱ５とＱ６のそ
れぞれの■ＢＥ電圧にばらつきがあると、変換用キャリ
ア２が出力信号８にリークしてしまう。特に、民生用Ｖ
ＴＲにおけるカラー信号の周波数変換のように、入力信
号と変換用キャリアとの周波数が非常に近い場合、この
キャリアリークが間圧にされることが多い。
れぞれの■ＢＥ電圧にばらつきがあると、変換用キャリ
ア２が出力信号８にリークしてしまう。特に、民生用Ｖ
ＴＲにおけるカラー信号の周波数変換のように、入力信
号と変換用キャリアとの周波数が非常に近い場合、この
キャリアリークが間圧にされることが多い。
本発明の目的は、かかるキャリアのリークを防止して周
波数を変換することのできる周波数変換回路を提供する
ことにある。
波数を変換することのできる周波数変換回路を提供する
ことにある。
本発明の周波数変換回路は、二重平衡変調回路を用いる
周波数変換回路において、入力信号端子にそれぞれ接続
された第一の二重平衡変調回路および第一の位相反転器
と、前記第一の位相反転器に接続された第二の二重平衡
変調回路と、前記第二の二重平衡変調回路に接続された
第二の位相反転器と、出力信号端子に接続され前記第一
の二重平衡変調回路の出力と前記第二の位相反転器の出
力とを加算する加算器とを有し、周波数変換用キャリア
を用いて前記第一および第二の二重平衡変調回路を制御
して周波数の変換を行うように構成される。
周波数変換回路において、入力信号端子にそれぞれ接続
された第一の二重平衡変調回路および第一の位相反転器
と、前記第一の位相反転器に接続された第二の二重平衡
変調回路と、前記第二の二重平衡変調回路に接続された
第二の位相反転器と、出力信号端子に接続され前記第一
の二重平衡変調回路の出力と前記第二の位相反転器の出
力とを加算する加算器とを有し、周波数変換用キャリア
を用いて前記第一および第二の二重平衡変調回路を制御
して周波数の変換を行うように構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す周波数変換回路のブロ
ック図である。
ック図である。
第１図に示すように、本実施例は入力信号端子１にそれ
ぞれ第一の二重平衡変調回路３とインバータで構成され
る位相反転器５とが接続され、この位相反転器５の出力
側には第二の二重平衡変調回路４が接続される。また、
二重平衡変調回路４の出力側には、前述した第一の位相
反転器５と同様の第二の位相反転器６が接続され、更に
この第二の位相反転器６の出力と第一の二重平衡変調回
路３の出力とを加算する通常の加算器７が設けられ、出
力信号端子８にその演算結果を出力する。
ぞれ第一の二重平衡変調回路３とインバータで構成され
る位相反転器５とが接続され、この位相反転器５の出力
側には第二の二重平衡変調回路４が接続される。また、
二重平衡変調回路４の出力側には、前述した第一の位相
反転器５と同様の第二の位相反転器６が接続され、更に
この第二の位相反転器６の出力と第一の二重平衡変調回
路３の出力とを加算する通常の加算器７が設けられ、出
力信号端子８にその演算結果を出力する。
尚、周波数変換用キャリア端子２からは変換用キャリア
が入力され、第一および第二の二重平衡変調回路３およ
び４を制御している。
が入力され、第一および第二の二重平衡変調回路３およ
び４を制御している。
かかる周波数変換回路において、入力信号１が入力され
ると、変換用キャリア２により第一の二重平衡変調回路
３で周波数変換される。一方、同時に入力信号１は第一
の位相反転器５を通した後、第二の二重平衡変調回路４
で周波数変換され、位相反転器６による位相復元後に、
この位相復元後の出力と第一の二重平衡変調回路３の出
力とを加算器７で加算処理し出力信号８となる。
ると、変換用キャリア２により第一の二重平衡変調回路
３で周波数変換される。一方、同時に入力信号１は第一
の位相反転器５を通した後、第二の二重平衡変調回路４
で周波数変換され、位相反転器６による位相復元後に、
この位相復元後の出力と第一の二重平衡変調回路３の出
力とを加算器７で加算処理し出力信号８となる。
例えば、入力信号１をＳｉｎψ、変換キャリア２をＳｉ
ｎγとすれば変調回路３の出力の位相はＳｉｎψＳｉｎ
γ、変調回路４の出力の位相は一８ｉｎψＳｉｎγとな
る。一方、変換キャリア２のリークは入力信号に対する
リークレベルの係数をＫ（ＩＫＩ＜１）とすると、ＫＳ
ｉｎ７となる。従って、変調回路３と変調回路４のに値
が同じであるとすれば、加算器７の出力における信号位
相は、 （ＳｉｎψＳ ｉ ｎ７＋ＫＳ ｉ ｎ７）＋（−（−
３ｉｎψＳ ｉ ｎγ＋ＫＳ ｉ ｎγ） ）＝２Ｓｉ
ｎψ５ｉｎ７ となり、リーク分は相殺されて除去される。
ｎγとすれば変調回路３の出力の位相はＳｉｎψＳｉｎ
γ、変調回路４の出力の位相は一８ｉｎψＳｉｎγとな
る。一方、変換キャリア２のリークは入力信号に対する
リークレベルの係数をＫ（ＩＫＩ＜１）とすると、ＫＳ
ｉｎ７となる。従って、変調回路３と変調回路４のに値
が同じであるとすれば、加算器７の出力における信号位
相は、 （ＳｉｎψＳ ｉ ｎ７＋ＫＳ ｉ ｎ７）＋（−（−
３ｉｎψＳ ｉ ｎγ＋ＫＳ ｉ ｎγ） ）＝２Ｓｉ
ｎψ５ｉｎ７ となり、リーク分は相殺されて除去される。
以上説明したように、本発明の周波数変換回路は、二重
平衡変調回路と位相反転器および加算器とを用いて演算
することにより、変調回路を構成する素子の特性のばら
つきによって生ずるキャリアリークを除去することがで
きるという効果がある。
平衡変調回路と位相反転器および加算器とを用いて演算
することにより、変調回路を構成する素子の特性のばら
つきによって生ずるキャリアリークを除去することがで
きるという効果がある。
６一
第１図は本発明の一実施例を示す周波数変換回路のブロ
ック図、第２図は従来の一例を示す二重平衡変調回路図
である。 １・・・入力信号、２・・・周波数変換用キャリア、３
．４・・・二重平衡変調回路、５，６・・・位相反転器
、７・・・加算器、８・・・出力信号。
ック図、第２図は従来の一例を示す二重平衡変調回路図
である。 １・・・入力信号、２・・・周波数変換用キャリア、３
．４・・・二重平衡変調回路、５，６・・・位相反転器
、７・・・加算器、８・・・出力信号。
Claims (1)
- 二重平衡変調回路を用いる周波数変換回路において、
入力信号端子にそれぞれ接続された第一の二重平衡変調
回路および第一の位相反転器と、前記第一の位相反転器
に接続された第二の二重平衡変調回路と、前記第二の二
重平衡変調回路に接続された第二の位相反転器と、出力
信号端子に接続され前記第一の二重平衡変調回路の出力
と前記第二の位相反転器の出力とを加算する加算器とを
有し、周波数変換用キャリアを用いて前記第一および第
二の二重平衡変調回路を制御して周波数の変換を行うこ
とを特徴とする周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27886388A JPH02124608A (ja) | 1988-11-02 | 1988-11-02 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27886388A JPH02124608A (ja) | 1988-11-02 | 1988-11-02 | 周波数変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02124608A true JPH02124608A (ja) | 1990-05-11 |
Family
ID=17603180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27886388A Pending JPH02124608A (ja) | 1988-11-02 | 1988-11-02 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02124608A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994016502A1 (en) * | 1993-01-13 | 1994-07-21 | Bayruns Robert J | Method and apparatus for reducing local oscillator leakage in integrated circuit receivers |
| US5584066A (en) * | 1993-10-08 | 1996-12-10 | Sony Corporation | Correcting circuit for mixing circuit receiver using same and frequency spectrum inverting circuit using same |
| JP2007288794A (ja) * | 2007-05-11 | 2007-11-01 | Advantest Corp | 変調器 |
| WO2007123072A1 (ja) * | 2006-04-17 | 2007-11-01 | Advantest Corporation | 変調器 |
-
1988
- 1988-11-02 JP JP27886388A patent/JPH02124608A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994016502A1 (en) * | 1993-01-13 | 1994-07-21 | Bayruns Robert J | Method and apparatus for reducing local oscillator leakage in integrated circuit receivers |
| US5428837A (en) * | 1993-01-13 | 1995-06-27 | Anadigics, Inc. | Method and apparatus for reducing local oscillator leakage in integrated circuit receivers |
| US5584066A (en) * | 1993-10-08 | 1996-12-10 | Sony Corporation | Correcting circuit for mixing circuit receiver using same and frequency spectrum inverting circuit using same |
| WO2007123072A1 (ja) * | 2006-04-17 | 2007-11-01 | Advantest Corporation | 変調器 |
| US8183951B2 (en) | 2006-04-17 | 2012-05-22 | Advantest Corporation | Modulator |
| JP2007288794A (ja) * | 2007-05-11 | 2007-11-01 | Advantest Corp | 変調器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4019118A (en) | Third harmonic signal generator | |
| JPH02124608A (ja) | 周波数変換回路 | |
| US5734295A (en) | Quadrature demodulator having active filters formed with emitter follower output stages | |
| JPS59152705A (ja) | 和又は差周波数信号発生回路 | |
| US5216354A (en) | Controllable voltage-to-current converter having third-order distortion reduction | |
| US4215316A (en) | AM stereo signal demodulation circuit | |
| JPS58171105A (ja) | 振幅変調器 | |
| JPH04253409A (ja) | 周波数逓倍・ミキサ回路 | |
| JPH0124979Y2 (ja) | ||
| JP2523988B2 (ja) | 直角検波装置 | |
| JPS5899010A (ja) | 平衡変調器 | |
| JPH04354407A (ja) | 周波数ディスクリミネータ | |
| JPS6221091Y2 (ja) | ||
| JPS6322741Y2 (ja) | ||
| JPS6327463Y2 (ja) | ||
| JPS6219085B2 (ja) | ||
| JPH048667Y2 (ja) | ||
| JPS62198914A (ja) | コンバ−タ制御回路 | |
| JPS6322740Y2 (ja) | ||
| JPS6029685Y2 (ja) | 積算器 | |
| JPH1127053A (ja) | 高調波ミキサー回路 | |
| JPS62271583A (ja) | マトリクス回路 | |
| JPH04373206A (ja) | 位相変調回路 | |
| JPS6251556B2 (ja) | ||
| JPS6117371B2 (ja) |