JPH02125459A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02125459A JPH02125459A JP63278846A JP27884688A JPH02125459A JP H02125459 A JPH02125459 A JP H02125459A JP 63278846 A JP63278846 A JP 63278846A JP 27884688 A JP27884688 A JP 27884688A JP H02125459 A JPH02125459 A JP H02125459A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- recess
- insulating
- lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にプラスチックピングリ
ッドアレイ型パッケージを有する半導体装置に関する。
ッドアレイ型パッケージを有する半導体装置に関する。
従来、この種のパッケージを有する半導体装置は、絶縁
基板１の中央部に素子載置用の凹部を設け、前記凹部上
段水平面にリード２を配列して設け、前記凹部より大き
い開口部を有する絶縁板１３を絶縁基板１の上に搭載し
、絶縁性接着剤１４により接着して前記凹部の周囲に段
差を設け、絶縁板２の上面にリード１５を配列して設け
る。前記凹部底面に半導体チップ９を搭載し、半導体チ
ップ９の電極とリード２及びリード１５をボンディング
線１０により電気的に接続する。
基板１の中央部に素子載置用の凹部を設け、前記凹部上
段水平面にリード２を配列して設け、前記凹部より大き
い開口部を有する絶縁板１３を絶縁基板１の上に搭載し
、絶縁性接着剤１４により接着して前記凹部の周囲に段
差を設け、絶縁板２の上面にリード１５を配列して設け
る。前記凹部底面に半導体チップ９を搭載し、半導体チ
ップ９の電極とリード２及びリード１５をボンディング
線１０により電気的に接続する。
上述した従来の半導体装置は、絶縁基板上に絶縁性接着
剤を介して絶縁板を貼り合わせている為、１枚のものに
比べ約２倍のコストがかかり高価になってしまう。又、
絶縁基板上に絶縁板をはり合わせる為の絶縁性接着剤が
、下段のボンディング部に流れ出しボンディングができ
なくなったり、ボイドやすき間ができて、絶縁基板と絶
縁板との接続が完全でなかったり、水分が浸入し、絶縁
抵抗が低下したりして、信頼性が悪くなるという欠点が
ある。
剤を介して絶縁板を貼り合わせている為、１枚のものに
比べ約２倍のコストがかかり高価になってしまう。又、
絶縁基板上に絶縁板をはり合わせる為の絶縁性接着剤が
、下段のボンディング部に流れ出しボンディングができ
なくなったり、ボイドやすき間ができて、絶縁基板と絶
縁板との接続が完全でなかったり、水分が浸入し、絶縁
抵抗が低下したりして、信頼性が悪くなるという欠点が
ある。
本発明の半導体装置は、絶縁性基板に設けた素子載置部
と、前記素子載置部の周囲に一端を前記素子載置部に近
接して配列した第１のリードと、前記第１のリードのそ
れぞれの間に設けて一端を前記素子載置部より離して配
列した第２のリードと、前記素子載置部よりも大きい内
径を有する絶縁性枠と、前記枠の上面及び下面に前記第
２のリードに対応して設けた第３及び第４のリードと、
前記絶縁性枠に設けて前記第３及び第４のリードを電気
的に接続するスルーホールと、前記第４のリードと対応
する前記第２のリードのそれぞれを接合する導電性ろう
剤とを備えている。
と、前記素子載置部の周囲に一端を前記素子載置部に近
接して配列した第１のリードと、前記第１のリードのそ
れぞれの間に設けて一端を前記素子載置部より離して配
列した第２のリードと、前記素子載置部よりも大きい内
径を有する絶縁性枠と、前記枠の上面及び下面に前記第
２のリードに対応して設けた第３及び第４のリードと、
前記絶縁性枠に設けて前記第３及び第４のリードを電気
的に接続するスルーホールと、前記第４のリードと対応
する前記第２のリードのそれぞれを接合する導電性ろう
剤とを備えている。
次に、本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の第１の実施例を示す半
導体装置の平面図及びＡ−Ａ’線断面図である。
導体装置の平面図及びＡ−Ａ’線断面図である。
第１図（ａ）、（ｂ）に示すように、エポキシ系樹脂、
トリアジン系樹脂又はポリイミド系樹脂等とガラス布と
の複合材からなる厚さ１ｍｍの絶縁基板１の中央部に素
子載置用の深さ０．３〜０．５ｍｍの凹部を設け、前記
凹部上段水平面に厚さ１８μｍで幅０．１５ｍｍの銅か
らなるり−ド２の一端を前記凹部上端に近接し他端を絶
縁基板１の外周へ向けて０．６ｍｍのピッチで配列する
０次に、隣接する各リード２の間に配列し、端を前記凹
部上端より離して設けたり−ド３を設ける０次に、前記
凹部よりも大きい開口部を有する絶縁性枠４を準備し、
絶縁性枠４の上面及び下面にリード３のそれぞれと対応
して設けたり−ド５．６と絶縁性枠４に設けたスルーホ
ール７によりリード５，６を接続する０次に、絶縁性枠
４を前記凹部の周囲に搭載し、互に対応するリード６と
リード３の表面に設けた半田膜を突き合わせてリフロー
法により接合する。ここで、スルーホールの中に毛細管
現象により吸い上げられた半田８の有無によりリード６
とリード７の接合状態を確認することができる。次に、
前記凹部底面に半導体チップ９を搭載し、リード２及び
リード５と半導体チップ９の電極をボンディング線１０
により電気的に接続する。
トリアジン系樹脂又はポリイミド系樹脂等とガラス布と
の複合材からなる厚さ１ｍｍの絶縁基板１の中央部に素
子載置用の深さ０．３〜０．５ｍｍの凹部を設け、前記
凹部上段水平面に厚さ１８μｍで幅０．１５ｍｍの銅か
らなるり−ド２の一端を前記凹部上端に近接し他端を絶
縁基板１の外周へ向けて０．６ｍｍのピッチで配列する
０次に、隣接する各リード２の間に配列し、端を前記凹
部上端より離して設けたり−ド３を設ける０次に、前記
凹部よりも大きい開口部を有する絶縁性枠４を準備し、
絶縁性枠４の上面及び下面にリード３のそれぞれと対応
して設けたり−ド５．６と絶縁性枠４に設けたスルーホ
ール７によりリード５，６を接続する０次に、絶縁性枠
４を前記凹部の周囲に搭載し、互に対応するリード６と
リード３の表面に設けた半田膜を突き合わせてリフロー
法により接合する。ここで、スルーホールの中に毛細管
現象により吸い上げられた半田８の有無によりリード６
とリード７の接合状態を確認することができる。次に、
前記凹部底面に半導体チップ９を搭載し、リード２及び
リード５と半導体チップ９の電極をボンディング線１０
により電気的に接続する。
なお、絶縁基板１の裏面には配線又は導電性膜１１を設
け、ボンディング部を除くリード２，３の表面及び導電
性膜１１の表面にはソルダーレジスト膜１２を設けて保
護している。
け、ボンディング部を除くリード２，３の表面及び導電
性膜１１の表面にはソルダーレジスト膜１２を設けて保
護している。
第２図は本発明の第２の実施例を示す半導体装置の断面
図である。
図である。
第２図に示すように、絶縁性枠４のボンディング部の外
周を前記ボンディング部より高い堤防状とし、ポリフェ
ニレンサルファイド（ＰＰＳ）。
周を前記ボンディング部より高い堤防状とし、ポリフェ
ニレンサルファイド（ＰＰＳ）。
ポリエーテルイミド（Ｐｇ Ｉ ） 、ポリエーテルサ
ルフォン（ＰＥＳ）、液晶ポリマー（ＬＣＰ）等の熱可
塑性樹脂による封止の際の樹脂の流れ出しを防ぐ以外は
、第１の実施例と同じ構成を有する。
ルフォン（ＰＥＳ）、液晶ポリマー（ＬＣＰ）等の熱可
塑性樹脂による封止の際の樹脂の流れ出しを防ぐ以外は
、第１の実施例と同じ構成を有する。
以上説明した様に本発明は、半導体装置のボンディング
部を二段にし、二段目のボンディング部は上面と下面に
リードを設けた絶縁枠を使用し、−段目と二段目との接
続は対応するリードを導電性接合剤で接続し絶縁体に設
けたスルーホールに吸い上げられた導電性接合剤により
、−段目との接続を確認して従来例の絶縁性接着剤のポ
ンディングパッド部への流れ出しやボイドやスキ間によ
る接続不良等の絶縁性接着剤に関する諸問題が無くなり
量産性が容易になる。
部を二段にし、二段目のボンディング部は上面と下面に
リードを設けた絶縁枠を使用し、−段目と二段目との接
続は対応するリードを導電性接合剤で接続し絶縁体に設
けたスルーホールに吸い上げられた導電性接合剤により
、−段目との接続を確認して従来例の絶縁性接着剤のポ
ンディングパッド部への流れ出しやボイドやスキ間によ
る接続不良等の絶縁性接着剤に関する諸問題が無くなり
量産性が容易になる。
第１図（ａ）、（ｂ）は、本発明の第１の実施例を示す
半導体装置の平面図及びＡ−Ａ’線断面図、第２図は本
発明の第２の実施例を示す半導体装置の断面図、第３図
は従来の半導体装置の−例を示す断面図である。 １・・・絶縁基板、２，３・・・リード、４・・・絶縁
性枠、５．６・・・リード、７・・・スルーホール、８
・・・半田、９・・・半導体チップ、１０・・・ボンデ
ィング線、１１・・・導電性膜、１２・・・ソルダーレ
ジスト膜、１３・・・絶縁板、１４・・・接着剤、１５
・・・リード。
半導体装置の平面図及びＡ−Ａ’線断面図、第２図は本
発明の第２の実施例を示す半導体装置の断面図、第３図
は従来の半導体装置の−例を示す断面図である。 １・・・絶縁基板、２，３・・・リード、４・・・絶縁
性枠、５．６・・・リード、７・・・スルーホール、８
・・・半田、９・・・半導体チップ、１０・・・ボンデ
ィング線、１１・・・導電性膜、１２・・・ソルダーレ
ジスト膜、１３・・・絶縁板、１４・・・接着剤、１５
・・・リード。
Claims (1)
- 絶縁性基板に設けた素子載置部と、前記素子載置部の周
囲に一端を前記素子載置部に近接して配列した第１のリ
ードと、前記第１のリードのそれぞれの間に設けて一端
を前記素子載置部より離して配列した第２のリードと、
前記素子載置部よりも大きい内径を有する絶縁性枠と、
前記枠の上面及び下面に前記第２のリードに対応して設
けた第３及び第４のリードと、前記絶縁性枠に設けて前
記第３及び第４のリードを電気的に接続するスルーホー
ルと、前記第４のリードと対応する前記第２のリードの
それぞれを接合する導電性ろう剤とを備えたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63278846A JP2606330B2 (ja) | 1988-11-02 | 1988-11-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63278846A JP2606330B2 (ja) | 1988-11-02 | 1988-11-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02125459A true JPH02125459A (ja) | 1990-05-14 |
| JP2606330B2 JP2606330B2 (ja) | 1997-04-30 |
Family
ID=17602962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63278846A Expired - Lifetime JP2606330B2 (ja) | 1988-11-02 | 1988-11-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606330B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452755U (ja) * | 1990-09-12 | 1992-05-06 | ||
| JP2010130004A (ja) * | 2008-11-25 | 2010-06-10 | Samsung Electronics Co Ltd | 集積回路基板及びマルチチップ集積回路素子パッケージ |
-
1988
- 1988-11-02 JP JP63278846A patent/JP2606330B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452755U (ja) * | 1990-09-12 | 1992-05-06 | ||
| JP2010130004A (ja) * | 2008-11-25 | 2010-06-10 | Samsung Electronics Co Ltd | 集積回路基板及びマルチチップ集積回路素子パッケージ |
| CN101740530A (zh) * | 2008-11-25 | 2010-06-16 | 三星电子株式会社 | 集成电路基底 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2606330B2 (ja) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332308B2 (ja) | 半導体装置及びその製造方法 | |
| JP3310617B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2000223622A (ja) | 半導体装置およびその製造方法並びにそれを使用した実装構造体 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3490303B2 (ja) | 半導体装置の実装体 | |
| JPH02125459A (ja) | 半導体装置 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3743811B2 (ja) | 半導体装置の製造方法 | |
| KR100516815B1 (ko) | 반도체장치 | |
| JP2003152023A (ja) | 半導体装置の接続構造とその製造方法 | |
| KR0151898B1 (ko) | 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지 | |
| JP3362007B2 (ja) | 半導体装置、その製造方法及びテープキャリア | |
| JP2569217B2 (ja) | 半導体装置 | |
| JP3520976B2 (ja) | 半導体装置の接合構造 | |
| JP3466354B2 (ja) | 半導体装置 | |
| JPH04269841A (ja) | 半導体装置 | |
| JPH03257854A (ja) | 半導体装置 | |
| JP3239004B2 (ja) | 半導体装置及びその製造方法 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP3225351B2 (ja) | 半導体装置 | |
| JPH10144729A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| JP2805246B2 (ja) | 電子部品搭載用基板 | |
| JP2784209B2 (ja) | 半導体装置 | |
| KR0152576B1 (ko) | 센터 패드를 갖는 적층칩 패키지 |