JPH02125517A - 双方向バスインタフェース装置 - Google Patents
双方向バスインタフェース装置Info
- Publication number
- JPH02125517A JPH02125517A JP63277364A JP27736488A JPH02125517A JP H02125517 A JPH02125517 A JP H02125517A JP 63277364 A JP63277364 A JP 63277364A JP 27736488 A JP27736488 A JP 27736488A JP H02125517 A JPH02125517 A JP H02125517A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- terminal
- bidirectional bus
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 19
- 230000002457 bidirectional effect Effects 0.000 claims description 39
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
Landscapes
- Logic Circuits (AREA)
- Bidirectional Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル回路の双方向バスインタフェース
装置に関する。
装置に関する。
この種の双方向バスインタフェース装置には、外部の双
方向バスのインタフェースとして用いられるものがある
。このような双方向バスインタフェース装置の一例を第
2図に示す。
方向バスのインタフェースとして用いられるものがある
。このような双方向バスインタフェース装置の一例を第
2図に示す。
この従来の双方向バスインタフェース装置は、インバー
タ11.12と、アントゲ−)13.1/Iと、3−ス
テートバッファ15.16とで構成されている。
タ11.12と、アントゲ−)13.1/Iと、3−ス
テートバッファ15.16とで構成されている。
このような従来の双方向バスインタフェース装置lにお
いて、双方向入出力信号aの入出力端子Aには、3−ス
テートバッファ16の入力端子と3−ステートバッファ
15の出力端子とが接続されている。
いて、双方向入出力信号aの入出力端子Aには、3−ス
テートバッファ16の入力端子と3−ステートバッファ
15の出力端子とが接続されている。
また、双方向入出力信号すの入出力端子Bには、3−ス
テートバッファ15の入力端子と3−ステートバッファ
16の出力端子とが接続されている。インバータ11.
12とアンドゲート13.14とは、入力端子DIRと
ごとに信号が入力されると、制御信号を3−ステートバ
ッファ15.16に出力する。
テートバッファ15の入力端子と3−ステートバッファ
16の出力端子とが接続されている。インバータ11.
12とアンドゲート13.14とは、入力端子DIRと
ごとに信号が入力されると、制御信号を3−ステートバ
ッファ15.16に出力する。
このような従来の双方向バスインタフェース装置が、双
方向入出力信号すを外部双方向バスのインタフェースと
している。そして、入出力端子Bに、外部双方向バスを
介して、他のデジタル機器等が接続される。また、この
双方向バスインタフェース装置は、3−ステートバッフ
ァ、アンドゲート、インバータの集積回路により実現さ
れている。
方向入出力信号すを外部双方向バスのインタフェースと
している。そして、入出力端子Bに、外部双方向バスを
介して、他のデジタル機器等が接続される。また、この
双方向バスインタフェース装置は、3−ステートバッフ
ァ、アンドゲート、インバータの集積回路により実現さ
れている。
上述した従来の双方向バスインタフェース装置において
は、電源電圧が使用する集積回路の動作非保証電圧の領
域まで変動すると、不要な負のパルスが発生するという
欠点がある。また、この不要なパルスにより、双方向バ
スに接続される他のデジタル機器が誤動作するという欠
点がある。
は、電源電圧が使用する集積回路の動作非保証電圧の領
域まで変動すると、不要な負のパルスが発生するという
欠点がある。また、この不要なパルスにより、双方向バ
スに接続される他のデジタル機器が誤動作するという欠
点がある。
本発明の目的は、このような欠点を除去し、電源電圧が
変動してもパルスの発生を防止できる双方向バスインタ
フェース装置を提供することにある。
変動してもパルスの発生を防止できる双方向バスインタ
フェース装置を提供することにある。
本発明は、2つの双方向バスのインタフェースであり、
一方の双方向バスからの信号を他方の双方向バスへ送る
バッファと、前記バッファの送りを制御する制御部とを
備える双方向バスインタフェース装置において、 前記他方の双方向バスからの信号を、前記制御部に入力
される信号に基づいて、前記一方の双方向バスへ送り、
オープンコレクタ型のゲートを有することを特徴として
いる。
一方の双方向バスからの信号を他方の双方向バスへ送る
バッファと、前記バッファの送りを制御する制御部とを
備える双方向バスインタフェース装置において、 前記他方の双方向バスからの信号を、前記制御部に入力
される信号に基づいて、前記一方の双方向バスへ送り、
オープンコレクタ型のゲートを有することを特徴として
いる。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は、本発明の一実施例を示す回路図である。この
双方向バスインタフェース装置は、インバータ1と、ア
ンドゲート2と、3−入力ナンドゲート3と、3−ステ
ートバッファ4とで構成される。
双方向バスインタフェース装置は、インバータ1と、ア
ンドゲート2と、3−入力ナンドゲート3と、3−ステ
ートバッファ4とで構成される。
このような構成の双方向パスインタフ亙−ス装置におい
て、3−入力ナンドゲート3は、3つの入力端子をもつ
オープンコレクタ型のナントゲートである。すなわち、
3−入力ナンドゲート3の出力側に用いられているコレ
クタは、この3−入力ナンドゲート3を駆動する電源と
切り離されている。従って、3−入力ナンドゲート3の
出力端子が“ハイ”状態のときに、たとえ電源電圧が動
作非保証電圧になっても、3−入力ナンドゲート3の出
力端子は常に“ハイ”状態となり、不要な負パルスを出
力することはない。
て、3−入力ナンドゲート3は、3つの入力端子をもつ
オープンコレクタ型のナントゲートである。すなわち、
3−入力ナンドゲート3の出力側に用いられているコレ
クタは、この3−入力ナンドゲート3を駆動する電源と
切り離されている。従って、3−入力ナンドゲート3の
出力端子が“ハイ”状態のときに、たとえ電源電圧が動
作非保証電圧になっても、3−入力ナンドゲート3の出
力端子は常に“ハイ”状態となり、不要な負パルスを出
力することはない。
このような3−入力ナンドゲート3を用いた本実施例に
おいて、双方向入出力信号aの入出力端子Aには、3−
入力ナンドゲート3の、第1の入力端子と、3−ステー
トバッファ4の出力端子とが接続されている。また、双
方向入出力信号すの入出力端子Bには、3−ステートバ
ッファ4の入力端子と3−入力ナンドゲート3の出力端
子とが接続されている。そして、双方向入出力信号すを
外部双方向バスインタフェースとなるようにしている。
おいて、双方向入出力信号aの入出力端子Aには、3−
入力ナンドゲート3の、第1の入力端子と、3−ステー
トバッファ4の出力端子とが接続されている。また、双
方向入出力信号すの入出力端子Bには、3−ステートバ
ッファ4の入力端子と3−入力ナンドゲート3の出力端
子とが接続されている。そして、双方向入出力信号すを
外部双方向バスインタフェースとなるようにしている。
さらに、入出力端子Bには、外部双方向バスを介して、
他のディジタル機器等が接続されている。
他のディジタル機器等が接続されている。
入力端子DIRは、3−入力ナンドゲート3の第2の入
力端子とインバータ1の入力端子とに接続されている。
力端子とインバータ1の入力端子とに接続されている。
インバータ1の出力端子は、アンドゲート2の一方の入
力端子に接続されている。
力端子に接続されている。
入力端子INHは、3−入力ナンドゲート3の第3の入
力端子とアンドゲート2の他方の入力端子とに接続され
ている。アンドゲート2の出力端子は、3−ステートバ
ッファ4の制御端子と接続されている。
力端子とアンドゲート2の他方の入力端子とに接続され
ている。アンドゲート2の出力端子は、3−ステートバ
ッファ4の制御端子と接続されている。
次に、本実施例の動作について説明する。
アンドゲート2は、インバータlを介して入力される、
入力端子DIRからの信号と、入力端子INHからの信
号とが入力されると、3−ステートバッファ4の制御端
子に制御信号を出力する。
入力端子DIRからの信号と、入力端子INHからの信
号とが入力されると、3−ステートバッファ4の制御端
子に制御信号を出力する。
この制御信号により、3−ステートバッファ4における
、入出力端子BからAへの信号の送りが決まる。同時に
、入力端子DIRとINHからの信号により、3−入力
ナンドゲート3における、入出力端子AからBへの信号
の送りが決まる。
、入出力端子BからAへの信号の送りが決まる。同時に
、入力端子DIRとINHからの信号により、3−入力
ナンドゲート3における、入出力端子AからBへの信号
の送りが決まる。
このようなとき、入力端子INHに接続されている開閉
器等を閉じて地気を与えた場合、オープンコレクタ型の
3−入力ナンドゲート3の第3の入力端子は、開閉器を
介して接地される。従って、たとえ電源電圧が動作非保
証電圧になっても、オ−ブンコレクタ型の3−入力ナン
ドゲート3の出力端子は常に“ハイ”状態となり、双方
向バスインタフェースの入出力端子Bには不要なパルス
が送出されない。
器等を閉じて地気を与えた場合、オープンコレクタ型の
3−入力ナンドゲート3の第3の入力端子は、開閉器を
介して接地される。従って、たとえ電源電圧が動作非保
証電圧になっても、オ−ブンコレクタ型の3−入力ナン
ドゲート3の出力端子は常に“ハイ”状態となり、双方
向バスインタフェースの入出力端子Bには不要なパルス
が送出されない。
これにより、入力端子Bを介して、双方向バスに接続さ
れている他のデジタル機器の誤動作を防ぐことができる
。
れている他のデジタル機器の誤動作を防ぐことができる
。
以上説明したように本発明は、オープンコレクタ型のゲ
ートから出力される信号を、例えば外部双方向バスのイ
ンタフェースとすることにより、電源電圧が動作非保証
電圧になっても、双方向バスに不要なパルスの送出を防
止できる効果がある。
ートから出力される信号を、例えば外部双方向バスのイ
ンタフェースとすることにより、電源電圧が動作非保証
電圧になっても、双方向バスに不要なパルスの送出を防
止できる効果がある。
第1図は、本発明の一実施例を示す回路図、第2図は、
従来の双方向バスインタフェース装置の一例を示す回路
図である。 1・・・・・インバータ 2・・・・・アンドゲート 3・・・・・3−入力ナンドゲート ステートバッファ
従来の双方向バスインタフェース装置の一例を示す回路
図である。 1・・・・・インバータ 2・・・・・アンドゲート 3・・・・・3−入力ナンドゲート ステートバッファ
Claims (1)
- (1)2つの双方向バスのインタフェースであり、一方
の双方向バスからの信号を他方の双方向バスへ送るバッ
ファと、前記バッファの送りを制御する制御部とを備え
る双方向バスインタフェース装置において、 前記他方の双方向バスからの信号を、前記制御部に入力
される信号に基づいて、前記一方の双方向バスへ送り、
オープンコレクタ型のゲートを有することを特徴とする
双方向バスインタフェース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277364A JPH02125517A (ja) | 1988-11-04 | 1988-11-04 | 双方向バスインタフェース装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277364A JPH02125517A (ja) | 1988-11-04 | 1988-11-04 | 双方向バスインタフェース装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02125517A true JPH02125517A (ja) | 1990-05-14 |
Family
ID=17582497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63277364A Pending JPH02125517A (ja) | 1988-11-04 | 1988-11-04 | 双方向バスインタフェース装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02125517A (ja) |
-
1988
- 1988-11-04 JP JP63277364A patent/JPH02125517A/ja active Pending
Non-Patent Citations (1)
| Title |
|---|
| THE BIPOLAR DIGITAL INTEGRATED CIRCUITS DATA BOOK PART2=1982 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0358501A3 (en) | Programmable input/output circuit | |
| JPH04233320A (ja) | 状態遷移制御式の3安定出力バッファ | |
| JPH0348689B2 (ja) | ||
| US4894558A (en) | Power saving input buffer for use with a gate array | |
| JPS6271325A (ja) | 半導体集積回路 | |
| JPH02125517A (ja) | 双方向バスインタフェース装置 | |
| JPH02125518A (ja) | 半導体集積回路 | |
| US5880606A (en) | Programmable driver circuit for multi-source buses | |
| US5032743A (en) | Skew clamp | |
| JPS61112424A (ja) | 出力バツフア回路 | |
| KR950007464B1 (ko) | 전가산기 | |
| JP2565083B2 (ja) | トライステートバスプルアップ回路 | |
| JPH02125356A (ja) | 双方向性バッファ回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPH01194713A (ja) | 半導体集積回路装置 | |
| JPH0237067Y2 (ja) | ||
| JPH036122A (ja) | 3ステートバッファ | |
| JPS63156422A (ja) | 双方向入出力回路 | |
| JP2560558B2 (ja) | パッケージ誤実装時の排他制御方式 | |
| JPS62131628A (ja) | インタフエ−ス回路 | |
| JPH0730400A (ja) | 高/低電圧電源両用回路 | |
| JPH0334621A (ja) | プルアップ・プルダウン入力回路 | |
| JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
| JPS63173361A (ja) | 集積回路 | |
| JPH04212519A (ja) | バス端子の切替回路 |