JPH02126295A - 電子楽器の系列累算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明は、楽音データのデータ量が処理限界を越えたと
きの楽音データ処理方式に関する。

［発明の概要］ 本発明は、２音データの最上位とットかデータ処理前と
データ処理後とで異なるとき、楽音データのデータ量か
夕１１理限界を越えたとして、この楽音データを強制的
に最大振幅に維持するこヒにより、特別の処理ピントを
設けなくとも済むように−、データ処理量を少なくした
ものである。

；従来技術］ 従来、楽音データの生成処理にあたっては、楽音データ
のデータ量が処理限界を越えたときのために、特別の処
理ビットを設け、この処理ピントをデータ量が処理限界
を越えたときに切り換えて、その後のデータ処理を行っ
ていた。

［発明が解決しようとする課題］ しかしながら、このような特別の処理ビットを設けるも
のでは、データ量が大きくなってしまい、その分楽音デ
ータに割り当てられるビット数が少なくなって、きれい
な楽音を得ることに支障が生じたり、また楽音データに
割り当てられるビット数を減らさないようにしてら、特
別の処理ビットの分だけデータ処理量が増加して円滑な
データ処理を行うことができなくなったり、データ処理
量か増加する結果、回路構成が複雑化してしまう等の問
題があった。

本発明は、上述した課題を解決するためになされたもの
であり、特別の処理ビットを設けなくとら、楽音データ
のデータ量が処理限界を越えることに十分耐えることの
できる楽音データ処理方式を提供することを目的として
いる。

３課題を解決するための手段］ 上記目的を達成するために本発明においては、楽音デー
タの最上位ビットがデータ処理前とデータ処理ｔ◆とで
異なるとき、楽音データのデータ量が処理限界を越えた
として、この楽音データを強制的に鯰大振幅に維持する
ようにしたものである。

［作用］ これにより、特別の処理ビットを設けなくとも、楽音デ
ータのデータ量が処理限界を越えたことを判別できる。

この−例が第３５図のゲート９０２〜９０５によるもの
で、アダー９０１の前後の累算楽音データの最上位ビッ
トの相違によって、セレクタ９０６のＢ側より最大振幅
値を出力するようにしている。

［実施例］ 以下、本発明を具体化した一実施例を図面を参照して詳
述する。

く全体回路〉 第１図は、本発明の全体回路図を示すもので、キーボー
ド１の各キー及び音色スイッチ２の各スイッチは、キー
アサイナ回路３０によって走査され、操作キーに応じた
音高で、操作音色スィッチに応じた音色の楽音が１６チ
ヤンネルの楽音生成系の空チャンネルに割り当てられる
。このチャンネル割り当て内容は、アサイメントメモリ
回路３２に記憶される。

ＲＯＭ２０には、楽音信号を生成するための処理プログ
ラムと、波形及びエンベローアに関する音色データと、
波形データＲＤそのものが記憶されており、ＲＯＭアド
レス制御回路３１によって読出アドレスか制御され、処
理プログラム又は音色データの読み出しと、波形データ
ＲＤの読み出しとか切り換えられる。ＲＯＭ２０より読
み出された処理プログラムは、キーアサイナ回路３０の
後述するＣＰＵ３００に送られて各種処理が実行され、
また同じ（ＲＯＭ２０より読み出された波形やエンベロ
ープに関する音色データは、アサイメントメモリ回ｎ３
２の空チャンネルに応じたエリアに書き込まれ、さらに
同じ＜Ｒ，０Ｍ２０より読み出された波形データＲＤそ
のものは波形データ伸長補間回路５０へと送られる。ア
サイメントメモリ回路３２には、キーボード１の操作キ
ーに応じた周波数ナンバスピードデータＦＳも空チャン
ネルに応じたエリアに書き込まれる。

この周波数ナンバスピードデータＦＳは、周波数ナンバ
累算器４０で各チャンネルごとに順次累算され、ＲＯＭ
アドレス制御回路３１を介してＲＯＭ２０に読出アドレ
スデータとして与えられ、波形データＲＤが周波数ナン
バスピードデータＦＳに応じた速度、すなわち音高に応
じた速度で読み出され、波形データ伸長補間回路５０に
入力される。読み出される波形データＲＤはＲＯＭ２０
内に多数記憶されており、これらの選択はアサイメント
メモリ回路３２より読み出されるバンクデータによって
行われる。上記波形データ伸長補間回路５０では、デー
タ圧縮された状態でＲＯλ１２０より読み出されてきた
差分データが伸長されるとともに、各波形データＲＤの
サンプルポイント地点の間の補間地点も求められて乗算
回路７０に送られる。この補間は周波数ナンバ累算器４
０からの周波数ナンバ累算値ＦＡの一部を使って行われ
る。

また、アサイメントメモリ回路３２からのエンベロープ
に関するデータは、エンベロー１発生器６０へ送られて
エンベロープ波形が生成され、上記＊に回路７０へ送ら
れる。乗算回路７０では、上記伸長補間波形データＩＰ
の各サンプル値とエンベロープ波形の各サンプル値ＥＡ
とが乗算され、シフｌ−回路８０でデータシフトか行わ
れて、系列累算回路９０で系列ごとに累算され、Ｄ−Ａ
変換器１００を介し５てサウンドシステム１１０より放
音出力される。

土、記エンベロープ発生器６０より、アサイメントメモ
リ回路３２には、エンベロープ波形の現在のフェースｆ
ＩＰ　Ｈが送られ、次の新しいフェーズに関するエンベ
１７−グデータを出力するように働きかける。またエン
ベロープ発生器６０より、周波数ナンバ累３！器・１０
には、キーオンのタイミングでオンイベント信号が送ら
れ、周波数ナンバスピードデータＦＳの累算が開始され
る。さらにエンベロ−１データ６０より、波形データ伸
長補間回路５０にはデータ長信号Ｄ８１６が送られ、波
形データＲＤの補間を行うか、行わないかの選択が行わ
れる。データ長信号Ｄ８１６は、波形データＲＤが８と
・ソトのサンプル値２つよりなるか、１０ピントのサン
プル値と６ビツトの差分データよりなるかの区別を示す
もので、１０ビツトのサンプル値と６ビツトの差分デー
タが読み出されたとき、波形データＲＤの補間が行われ
る。

上記シフト回路８０は、乗算後の楽音データをエンベロ
ーブ累算値ＥＡの上位ビットであるエンベロープパワー
データＥＡ１２〜１５の大きさに応じてシフトダウンし
、デイゲイ、リリースの減衰時の立下りをエクスポーネ
ンシャルな特性にして、自然音に近づけるためのらので
ある。

また上記Ｄ−Ａ変換器１００には、４つの楽音生成系が
時分割により形成されており、系列累算回路９０におい
て、アサイメントメモリ回Ｆ！＠３２からの系列データ
ＧＲ，に応じて、いずれの生成系に楽音データを送り込
むかが決定される。この系列累算回路９０には、周波数
ナンバ累算器４０から、波形折返し信号ＦＤＵら与えら
れており、この波形折返し信号ＦＤＵは波形データの一
波形のうち前半の半波形の生成が終わって、後半の半波
形の生成にはいるときハイレベルとなり、これにより系
列累算回路９０では、楽音データをプラスマイナス反転
した値とされる。また、系列累算口１ｉ’８９０には、
キーアサイナ回路３０より、Ｄ−Ａゲート信号も与えら
れており、ｌｌ−Ａ変換器１００への楽音データ出力コ
ントロールが行われる。

システムクロンク発生器１０から、第１図の各回路３０
．４０．５０．６０．９０には、第２図に示すようなり
ロック信号等が与えられており、各回路のタイミングコ
ントロールが行われる。

＜　ＲＯＭ　２０　＞ 第３図はＲＯＭ２０の記憶内容を示すしので、このＲＯ
Ｍ２０には楽音信号を生成するため処理プログラムと、
波形及びエンベロー１の内容を選択決定するための音色
データと、波形の各サンプル値よりなる波形データＲＤ
とが記憶されている。

音色データの記憶エリアは処理プログラムの記憶エリア
より、後述するＭ　Ｍ　Ｕアドレスデータ分だけずれた
位置にある。音色データは、バンクデータ、データ長信
号データＤ　８１６　、系列データＧＲ、イニシャル周
波数ナンバデータ、ルーズトップデータ、ループエンド
データ、エンベロープデータよりなり、エンベロー１デ
ータは、さらにフェーズレベルデータＰＬ７、エンベロ
ー１加減信号テータＥＤＵ、シンアウトデ・−タＴ　Ｈ
、エンベローゲスピードデータＥＳよりなっている。

バンクデータは、複数の波形データＲＤのうちの１つを
選択指定するためのらので、１つのチャンネルに割り当
てられる１つの音色につき、（Ａ）（Ｂ）２つの波形が
選択され、データ長Ｃ８号Ｄ８１６は、上述したように
波形データＲ，Ｄが８ピツトのサンプル値２つよりなる
か、１０ピントのサングル値と６ビツトの差分データよ
りなるかの区別を示すもので、系列データＧＲ０，１も
上述したように、上記乗算後の楽音データＳＴを４つの
いずれの楽音生成系に割り当てるかを示すものである。

イニシャル周波数ナンバデータは、第８図に示すように
、周波数ナンバスピードデータＦＳを順次累算して波形
データＲ，Ｄを読み出していくにあたってのスタート時
点の周波数ナンバ累算値を示し、ループエンドデータは
、周波数ナンバスピードデータＦＳの累算を加算方向か
ら減算方向へ折り遅ず地点の周波数ナンバ累３ＥＩａＦ
Ａを示し、ループトップデータは、周波数ナンバスピー
ドデータＦＳの累算方向を減算方向から加算方向へ折り
返す地点の周波数ナンバ累Ｘ値ＦＡを示し、第８図に示
すようにルーズトップとループエンドとの間で周波数ナ
ンバ累算値Ｆ　Ａをループ変化させることにより、半波
形分の波形データを連続した波形の状態で読み出して行
くことができる。

なお第８図の波形折返し信号ＦＤｔＪは、周波数ナンバ
累ＸＩ！ＦＡの最上位ビ／トデー夕であり、波形データ
の一波長のうち前半の半波長の生成が終わって、後半の
半波長の生成にはいるときハイレベルとなるものであっ
て、この信号ＦＤＵに基づいて周波数ナンバ累Ｘ＠ＦＡ
の加減演算切換と、波形データ（楽音データ）のサンプ
ル値（振幅値）のプラスマイナス切換が行われる。

エンベローブデータの中のエンベロープレベルデータＥ
Ｌは、エンベロー１波形のアック、デイゲイ、サスデイ
ン、リリースの最終地点におけるエンベロープ累算値を
示し、エンベロープ加減信号データＥＤＵは、エンベロ
ー１累！ｉＥＡを加算していくのか、減算していくのか
を示すものである。またエンベローブデータのエンベロ
ープスピードデータＥＳは、エンベロープ累算値ＥＡの
加減速度を示すデータで、この値が大きいほどエンベロ
ープ波形の傾きが大きくなる。エンベロープスピードデ
ータＥＳとエンベロープレベルデータＥＬとは、キーボ
ード１のキーの押鍵速度、又は押鍵圧力に応じたキータ
ッチデータに応じて決定される。

エンベロープの中のシンアウトデータＴＨは、エンベロ
ープ累算値ＥＡの累算システムへのエンベロープ累算値
ＥＡの取り入れラッチの間引き率を示すデータであり、
本来のエンベローフ゛累３！値ＥＡの収り入れラッチは
、繰り返し行われる全チャンネル分のタイムスロットに
１回行なわれる。

このデータが「１１」のとき間引きはなく、「１０」の
とき４回に１回取り入れ、「０１」のどき１６回に１回
取り入れ、ｒｏｏ」のとき６４回に１回取り入れる。Ｏ
ｌｌは２値論理レベルの１゜Ｗ状態、ｈ　ｉ　ｇ　ｈ状
態を示すものである。このシンアウト（取り入れう・ブ
チ間引き）により、同じエンベロープスピードデータで
もエンベロープのスピードを等倍、４倍、１６倍、６４
倍に変化さぜることかできる。このシンアウトデータＴ
Ｈもキーボード１のキーの押迩速度、又は押鍵圧力に応
じたキータッチデータに応じて変化させても良い。

このようにＲＯＭ２０には、楽音を生成放音するだめの
処理プログラムと、楽音の内容を表わす′契合データと
が記憶されているので、プログラムとデータを記憶する
メモリが１つで済み、その分回路構成を簡易なものとす
ることができる。

く′キーアサイナ回路３０〉 第４図は、キーアサイナ回路３０を示すもので、ＣＰＵ
３００は与えられるマスタクロック信号φ（ＣＫ２）が
、ハイレベルのときのみ動作可能なもので、第２図下方
に示すように、ＣＰＵ３００のデータバスライン及びア
ドレスバスラインには、マスタクロック信号ＣＫ２がハ
イレベル「１」のとき、ＣＰＵ３００に関するデータか
流れ、ローレベル「０．のとき＝ＣＰＵ３００に無関係
なデータが流れる。

（ＩＲＯＭアドレス制御回路３１） このＣＰＵ３００からのＲＯＭ２０や各種メモリのアク
セス用のアドレスデータＣＡＯ〜１５は１６ビントデー
タであるが、最下位ピットを除く下位１１ビツトＣＡＬ
〜１１はセレクタ３１３に与えられる。また、上位４ピ
ントＣＡｌ２〜１５はＦ位にｒｏｏｏｏＪの４ピントデ
ータが付加されて、セレクタ３１２のＢ入力を通してＬ
記下位１１ビットＣＡＬ〜１１とともに１９ピントのア
ドレスデータとしてセレクタ３１３を介してＲＯＭ２０
に与えられ、主に処理プログラムの読み出しが行われる
。またＣＰＵ３００が処理プログラム以外の音色データ
やその他データを読み出す時には、ＣＰＬ、！３００よ
り８ビツトのＭＭＵアドレスデータかデータバスライン
を通じて出力され、これがＭＭＵラッチ３１０を介して
上記セレクタ３１２を通じ、上述の下位１１ビツトＣＡ
Ｌ〜１１に付加されて、セレクタ３１３を介しＲＯＭ　
２０に与えられる。

このアドレスデータの切り換え状態を示したのが、第５
図であり、ＲＯＭ２０のアドレスデータは１９ビｌトで
あるにもかかわらず、ＣＰＵ３００のアドレスデータは
１６ビツトであるため、ｒｏｏｏｏｌの付加や、Ｍ　Ｍ
　Ｕアドレスデータの付加が行われる。

こうして、ＭＭＵアドレスを付加するか、［００００ｊ
を付加するかで、プログラムの読み出しとｎ色データの
読み出しが簡単に切り換えられる。

またＣＰＵ３００の読出アドレスデータがＲＯＭ２０の
読出アドレスデータより少ないピント数でら、ＲＯＭ　
２０の全領域の読み出しを行うことができる。

上記上位４ビツトデータＣＡｌ２〜１５はコンパレータ
３１１にも与えられており、このコンパレータ３１１に
は４ビツトのｆ　（ｘ）データも与えられており、両デ
ータが一致しない時、「００００＋と上位４ビツトアド
レスデータＣＡｌ２〜１５の方が選択される０、また両
データが一致した時、一致信号がコンパレータ３１１か
ら上記セレクタ３１２に与えられて、ＭＭＵラッチ３１
０の方が選択される。従って１位４ビツトのアドレスデ
ータＣＡｌ２〜１５がｆ　（ｘ）データに一致していな
い時に、ＣＰＵ３００の処理プログラム等の読み出しが
行われ、一致した時は音色データ等が読み出される。こ
のｆ　（ｘ）データはＣＰ　Ｕ　３００によって選択設
定してもよいし、予め固定された値でもよい。

上記セレクタ３１３には、後述するアサイメントメモリ
３２０よりＣＰＵ３００によって読み出されたバンクデ
ータと周波数ナンバ累算器４０からの周波数ナンバ累算
値ＦＡＩ２〜２６も与えられ、このセレクタ３１３を介
してＲＯＭ２０に与えられ、対応するバンクの波形デー
タＲＤが読み出される。セレクタ３１３における、デー
タセレクト切換は、上記システムクロック発生器１，０
からのクロ・７２１８号ＣＫ２によって行われ、第２図
下方に示すように、処理プログラムの読み出しと波形デ
ータＲＤのサンプル値との読み出しが切り換えられる。

このうち、処理プログラムの読み出しのタイミングにお
いては、上記ｆ　（ｘ＞データに基づいて、処理プログ
ラムの読み出しと音色データの読み出しが切り換えられ
る。そして、これらの続出！１１！埋か１６チヤンネル
分繰返し行われて行く６ ＲＯＭ２０より読み出されるデータのうち、波形データ
ＲＤはそのまま波形データ伸長補間回路５０へ送られ、
処理プログラムや音色データは、８とットデータずつに
２分割され、セレクタ３１４を介してＣＰＵ３００に送
られたり、ゲートバンファ３２３を介してアサイメンｌ
へメモリ３２０に送られたりする。セレクタ３１４にお
ける、データセレクト切換は、上記ＣＰＵ３００からの
アドレスデータＣＡの最下位とｙ　トＣＡ　Ｏに基づい
て行われる。

これにより、ＣＰＵ３００の処理速度に追随してＲＯＭ
２０からのデータ取り込みが行われる。

また、ＣＰＵ３００のデータバスラインのと・Ｖト数に
対しＲＯＭ２０からの読み出しデータのと・１ト数が多
・くても−スムーズにデータ処理を行うことかできる。

（アサイメントメモリ回路３２） 第６Ｖは、アサイメントメモリ回路３２のアサイメント
メモリ３２０の記憶内容を示すもので、アサイメントメ
モリ３２０は、１６チヤンネル分の音色データのメモリ
エリアが形成されており、各チャンネルエリアにＲ，Ｏ
Ｍ　２０からの音色データかセットされる。この場合、
セットされる音色データのうちエンベロープデータはＥ
ＧＯ〜１５の各エンベロープグループエリアにセントさ
れ、それ以外のデータはＣＨＯ〜１５の各チャンネルエ
リアに分けてセットされる。ＣＨＯ〜１５にセットされ
るデータは、バンクデータ（Ａ）（Ｂ）、エンベローブ
グループデータ（、ｌ　　（Ｂ１周波数ナンバスピード
データＦＳ、”ｒ−オン信号データ、データ長信号デー
タＤ８１６、系列データＧＲ、イニシャル周波数ナンバ
データ、ループトップデータ、ループエンドデータより
なっており、このうち周波数ナンバスピードデータＦＳ
、−１ｒ−オン信号データ、エンベロープグループデー
タ（Ａ）（Ｂ）以外のデータについては、ＲＯＭ２０の
記憶内容のと二ろで説明したとおりである。

周波数ナンバスピードデータＦＳは、キーボード１の操
作キーの背高に応じたデータで波形データＲＤの続出ア
ドレスデータの累算ステップ値と１５．て用いられる。

キーオン信号データは、現在キーオン中であることを示
すデータで、キーオンで「１」、キーオフて゛「０−１
となる。エンベロープグループデータ（Ａ）（Ｂ）は、
当該チャンネルエリアの音色に応じたエンベロープデー
タの記憶されているエンベロープグループエリアＥ　Ｇ
Ｏ〜１５のアドレスを示すデータであり、１つのチャン
ネルに割り当てられる音色は２つの楽音よりなるもので
あるため、（Ａ）（Ｂ）と２つ存在することになる。こ
れに応じて、波形データＲＤも２つ存在するため、バン
クデータも（Ａ）（Ｂ）２つの存在することになる。Ｅ
ＧＯ−１５にセットされるエンベロープデータについて
も土、述ＲＯＭ２Ｏの記憶内容の説明のところで説明し
たとおりて゛ある。

このアサイメント・メモリ３２０より読み出されたデー
タはＡＭ（アサイメントメモリ）バスを介して周波数ナ
ンバ累Ｘ器４０やエンベローブ発生器６０等へ送出され
たり、ゲートバッファ３２２を介してＣＰＵ３００に与
えられる。また４ビｙ１・のエンベロープグループデー
タ（Ａ）（Ｂ）については、ランチ３２４を介し、エン
ベロープ発生器６０からのフェーズデータＰＡが２ビッ
ト下位にイ・１加され、「１」か１ビツト上位に付加さ
れて計７とノドとなり、セレクタ３２１を介し、再びア
サイメントメモリ３２０に与えられ、対応するエンベロ
ープのエンベロープレベルデータＥ　Ｌ、シンアウトデ
ータ］゛】４、エンベロープグループデータＥＳ等が読
み出されてエンベロープ発生器６０に送られる。このセ
レクタ３２１を介してシステムクロック発生器１０から
のクロック信号ＣＫの集合である続出アドレスデータも
アサイメントメモリ３２０に与えられるほが、ＣＰＵ３
００がらのアクセスアドレスデータも与えられる。

これらのアドレスデータの切換状態を示し７たのが第２
図［１”段のタイムチャートであり、クロッツク工号群
ＣＫに基づいたバンクデータ（Ａ）（Ｂ）とエンベロー
プグループデータ（Ａ）（Ｂ）、これに続いて周波数ナ
ンバスピードデータＦＳの読み出しのｔ＊、上記エンベ
ロー１グループデータ（Ａ）とフェーズデータＰＡに基
づいたエンベロープスピードデータ（Ａ＞ＢＳとエンベ
ローフ゛１／ベルデータ（Ａ）Ｅｌ、の読み出しが行ゎ
バ、このｔ麦ＣＰ　Ｕ　３００のアクセスが行われる。

そして同じ、くクロック信号群ＣＫに基づいたイニシャ
ル周波数ナンバ、キーオン、データ長信号データＤ８１
６、系列データＧＲの各データと、これに続いてルーア
ト・ツブデータ、ループエンドデータとが読み出され、
上記エンベロープグループデータ（Ｂ）とフェーズデー
タＰＡに基づいたエンベロープスピードデータ（Ｂ）Ｅ
Ｓとエンベロープレベルデータ（Ｂ）ＥＬの読み出しが
行われ、このｆ裔ｃＰＵ３００のアクセスが行われる。

そしてこれらのアクセス処理が１６チヤンネル分繰り返
し行われていく。

この場合、続出アドレスデータとして用いられるクロ・
ツク信号群ＣＫは第２図のＣＫＩ〜ＣＫなどが用いられ
る。セレクタ３２１における各アドレスデータのセレク
トはシステムクロ・ツク発生器１０からの２０ツク信号
ＣＫ１、ＣＫ２に基づいて行われ、「ＯＯＪ　　’ＯＩ
Ｊのタイミングで、クロック信号群ＣＫか選択され、「
１０」でラッチ３２４からのエンベロープグループデー
タとフェーズデータＰ　Ａ　力選択され、ｒ　１１　Ｊ
　テＣＰＵ３００からのアドレスデータが選択される。

ＲＡＭ３０１には、各種中間処理データがメモリされ、
タイマ３０２は、ＣＰＵ３００が設定した周期でインタ
ラブド信号をＣＰＵ３００に与え、リセット回路３０３
は電源投入時にＣＰＵ３００とＴウドグツ１へランチ３
０４にリセットをかけるものである。アウトプットラッ
チ３０４，３０６には音色スイッチ２、キーボードｌの
サンプリングアドレスが一時セットされ、インプットバ
ンファ３０５．３０７には、そのサンプリング結果が入
力される０士、記アウトプットラヅチ３０４のサンプリ
ングデータのうち１ビツトのみ上記Ｄ−Ａ変換器１００
のゲート信号として用いられる。

て乗算回路７０〉 第８図は乗算回路７０を示すもので、波形データ伸長補
間回路５０からの波形データのサンプル値や補間値より
なる補間波形データＩＰＯ〜９が、乗算回路７０に与え
られるとともに、エンベローブ発生器６０からのエンベ
ロープ累算値ＥＡＯ〜】５のうち、下位３ピントと上位
４ビツトを除いたマンティッサデータＥＡ３〜１１も乗
算回路７０に与えられて、波形データとエンベロープと
の乗算が行われる。

このとき、上記乗算されるエンベロープマンティンサデ
ータＥＡ３〜１１の上位に「１」データが付加される。

これは、エンベロープマンティンサデータＥＡ３〜１１
の９ビツトをＭとすると、１ｆＭ／２９の演算を行うこ
とを示し、この値に補間波形データＩＰが乗算されるこ
とになる。このようにして乗算された乗算データＭＴは
２０ピントデータとして出力されるが、下位４ビツトを
切り捨てて、１６ビツトデータＭＴＯ〜１５としてシフ
ト回ｉ？１８０へ出力される。

くシフト回路８０〉 第９図はシフト回１？８８０を示すらので、乗算データ
ＭＴＯ〜１５は、４段のセレクタ８００．８０１．８０
２．８０３を介して、エンベロープパワーデータＥＡ１
２〜１５の値に応じたシフトダウンが行われて、楽音デ
ータＳ　Ｔ　Ｏ〜１５として、系列累算回路９０へ出力
される。

セレクタ８００は、セレクト信号ＥＡ１２がｒＯ」のと
き１ビツトシフトダウンし、′１」のときそのままシフ
トしないでデータを出力する。

セレクタ８０１は、セレクト信号ＥＡ１２が「０」のと
き２ビツトシフ１ヘダウンし、′１」のときそのままシ
フ１−シないでデータを出力する。セレクタ８０２は、
セレクト信号ＥＡ１２が「０」のとき４ビツトシフトダ
ウンし、「１」のときそのままシフトしないでデータを
出力する。セレクタ８０３は、セレクト信号ＥＡ１２が
「０」のとき８ビットシフトダウンし、「１」のときそ
のままシフ＋−Ｌないでデータを出力する。

従って、エンベロープパワーデータＥＡ１２〜１５の値
が小さいほどシフトダウン量が大きくなる。エンベロー
プパワーデータＥＡ１２〜１５をＰとすると、このシフ
ト回路８０では２Ｐ−１６の演算を行っていることにな
り、上記補間波形データをＲとすると、このシフト回路
８０の出力は２　Ｐ　−１６Ｘ　（１十Ｍ／２９）ｘＲ
となる。この場合かっこ内の１は省略してもよく、そう
すると乗算回路７０のＢ＠のｒｇｊｆｇＡ子入力は「０
」°となる。

このデータシフトダウンにより、エンベローブレベルが
低いほどシフトダウンの割合が大きいので、エンベロー
゛ブ波形は、第１０図に示すように、デイゲイ、リリー
ス等の減衰部分がイクスポーネンシャルな特性となり、
自然界に存在する音にさらに近付けることができる。

く系列累算回路９０＞ 第１１図は系列累算回路９０を示すもので、上記シフト
回路８０からの楽音データＳＴＯ〜１５は一イクスクル
シブオアゲート群９００を介して、波形データがマイナ
ス値であることを示す波形折返し信号ＦＤＵが「】」の
ときに、プラスマイナス反転される。この反転後の楽音
データＧＡＯ〜１５は、アダー９０１で、それまでの各
系列ごとの累ｎ楽音データＧＣＯ〜１５に累算され、セ
レクタ９０６のＡ側に与えられる。上記アダー９０１の
ｃ　１ｎｉ３子には、上記波形折返し信号Ｆ　Ｄ　Ｕが
与えられ、波形データがマイナス値のとき＋１の補正が
なされる。

セレクタ９０６のＢ側には、Ａ側の累算楽音データＧＣ
の最上位ビットＧＣ１５と各ピントが同じ値となる１、
５ビツトのデータと、アダー９０１での累算前の楽音デ
ータＧＡの最上位ビットＧＡ１５が危上位ピントとして
与えられ、オーバーフローしたときにはプラスの最大値
「０１１・・・１」、アンダーフローしたときにはマイ
ナスの最大値「１００・・・０」が、このセレクタ９０
６のＢ側より入力され、新たな累算楽音データＧＣとし
て出力される。この場りの最上位ビットの’Ｏ」「１．
」は符号ビットである。

このオーバーフロー、アンダーフローの検出は以下のよ
うにして行われる。すなわち、まず楽音データＧＡの最
上位ビットＧＡ１５と、それまでの累算楽音データＧ　
Ｃ（’）最上位ピッ１−ＧＣ１５とは、イクスクルシブ
オアゲート９０２を介しインバータ９０３より出力され
、両データの一致、すなわち「００」で一致するときは
加算中、「１１」で一致するときは滅ユ中であることが
検出され、この結果、アンドゲート９０５は開成される
。

次いて゛、アダー９０１での累算値の累算楽音データＧ
Ｂの轟り位ビットＧＢ１５と上記楽音子−タＧ　Ａの轟
−Ｌ位とノドＧＡ１５とは、イクスクルシブオアゲート
９０・１に入力され、両データの不−牧、すなわち加算
中に累算後の楽音データＧＢのＭ、ｈ位ピントＧＢ１５
が「１」となってオーバーフＩ７−となったこと、又は
Ａユ中に累３Ｌ後の楽音データＧＩ３のＡ炙−に位ビ・
ソトＧＢ１５かｒ　ＯＪとなってアンダーフローとなっ
たことか検出され、この検出信号は上記アンドゲート９
０５を介して、セレクタ９０６にセレクト信号として与
えられ、上述したようにオーバーフロー時にプラスの最
大値「０１１・・弓１、アンダーフロー時にマイナスの
最大ｘｒｔｏｏ・・・０」が出力される。

こうして−ｍＲデデーの累算＠ＧＢがオーバーフロー又
はアンダーフローしても楽音信号の振幅レベルを散大振
幅のまま維持でき、特別の判定ヒントを設けなくても済
み、データ処理敏を少なくすることかできる。

セレクタ９０６からの累算楽片データＧＣＯ〜１５は、
ラッチバッファ９１０に入力される。このラソチバ・ソ
ファ９１０は、８個のランチとセレクタとほぼ同じ機能
を持つ８個の′３ステートバッファとよりなり、この８
個のラッチのうち各々「４群４　　［ｂ群Ｉと名付（う
られる４個ずつのう・ソチで、楽音データの累算を行う
ものと、この累算値を出力するものとが交互に切り換え
られる。う７チバ・ノフｒ　Ｑ　１０が・１個ずつある
のは、Ｄ　　Ａ変換器１００、サウンドシステム１１０
に形成されろ楽音生成系が４系統あるためで！）す、こ
の系統ごとに楽音データか累算出力されていく。

この系統は、例えは第１系統はチャンネルＣＨＯ〜３、
第２系統はチャンネルＣＨ４〜７、第３系統はチャンネ
ルＣＨ８〜１】、第４系統はチャンネルＣＨ１２〜１５
か割り当てられ、各チャンネルの楽音データが各系列ご
とに累算される。

この系列を決めるのが、十−述したアサイメントメモリ
回路３２からの系列データＧ　ＲＯｌｌで！ンリ、・デ
コーダ９０７は、この系列データｃＲ○、１とクロック
（３号ＣＫ８とをりＶ′１ツク信号Ｃ１＜３のタイミン
グで取り込んでデコードし、ラッチバ〉・ファ９１０の
中の累算値をＳき込むう・／・チをｊ１ａ次選択する。

これは、第１２図のρ１であれば、（２）に示すように
、各チャンネルＣＨＯ１１１５についての系列ＧＲ，＊
ｂ、ＧＲ＊ａで示ずり・イミングで行われる。ここで本
は上述した各チャンネルに対応した系列の番号Ｏ〜３で
ある。

またこの系列データＣ−ＲＯ２■は、セレクタ９０８を
介１〜て、デコーダ９０９に与えられ、デコーダ９０９
は１、−の系列データＧＲＯ５１とクロック信号ＣＫ８
とをクロンク信号ＣＫ３のタイミングで収り込んでデコ
ードし、３ステ−トバヅフγをコンｌ−ｏ−ルして、ラ
ッチバッファ９１０の中の累算途中のデータを読み出す
ランチを１項次還択する。これは、第１２図の例であれ
ば、（３）に示すように、系列ＧＲＯａ、ＧＲ１ａ、Ｇ
Ｒ，２ａ・・・で示すタイミングである。これに対し、
クロツク１言号もセレクタ９０８を介して、デコーダ９
０９に与えられ、デコーダ９０９は、このクロンク信号
とクロック信号ＣＫ８とをクロック信号ＣＫ３のタイミ
ングで取り込んでデコードし、３ステートバツフアをコ
ントロールして、う・・！チバッ７γ９１０の中の累算
値を読み出すラッチを順次選択する。これは、第１２図
の例であれば、（３）に示すように、各チャンネルＣ１
４０，１・・１５についての系列ＧＲＯａ、ＧＲ１ａ、
ＧＲ２ａ、−で示すタイミングである。これにより、第
】２図＜２）（３）に示す、ランチへの書き込みタイミ
ングと、ラッチからの読み出しタイミングとが一致する
ラッチで累算が行われ、これ以外のラッチで・累Ｘ楽音
データの読み出しが行われる。

ラッチバッファ９１０からの楽音データＧＣは、ラッチ
９１１を介してＤ−Ａ変換器１００に出力される。この
ランチ９１１へのランチは、上記第１２図（３）の系列
ＧＲＯａ、ＧＲＩ　ａ、ＧＲ２ル・・・で示すタイミン
グと同じタイミングで行われ、第１２図（５）に示すよ
うに、各系列ごとの楽音データがａ群のラッチ、ｂＨの
ランチで交互に出力されていく。なお、第１２図（４）
に示すようなワンショットか、システムクロック発生器
１０よりラッチバッファ９１０に与えられ、ａ群のラッ
チとｂ群のラッチとが交互にリセットされる。

また、ランチ９１１はキーアサイナ回１￥１３０からの
Ｄ−Ａゲート信号によってリセットされる。

本発明は上記実施例に限定されず、本発明の趣旨を逸脱
しない範囲で種々変更可能である０例えば、処理限界を
越えたことの判別は、累算処理の１ＩｉＴ後のにおける
楽音データのほか、波形データを読み出す周波数ナンバ
累算処理のとき、エンベローブ波形を生成するエンベロ
ーブデータ累算タ隻埋のとき、その他のデータの加算、
Ｘ！、乗算、除算等のデータ処理のときに行っても良い
６［発明の効果〕 以上述べたように、本発明によれば、楽音データの最上
位ビｙＪ−がデータ処理前とデータ処理後とで胃なると
き、楽音データのデータ量が処理限界を越えたとして、
この楽音データを強制的に最大振幅に維持することによ
り、特別の処理ピットを設けなくとも、楽音データのデ
ータ凰が処理限界を越えたことが判別でき、この結果、
データ処理址を少なくしたり、囲路構成をより簡単なし
のにすることかできる等の効果を奏する。

【図面の簡単な説明】

第１図は本発明の全体回路図であり、第２図は第１図及
び第・１図の各部におけるタイムチャート図であり、第
３（７ＩはＲ，０Ｍ２０の記憶内容を示す図であり、第
４図はキーアサイナ回路３０の回路図であり、第５図は
Ｃ，Ｐ　Ｕ　３００のアドレスデータとＲＯＭ２０のア
ドレスデータの対応関係を示す図であり、第６図はアサ
イメントメモリ３２０））記憶内容を示す図であり、第
７図は波形データカ読み出し状態を示す図であり、第８
図は乗算回路７０の回路図で！）す、第９図はシフト回
路８０の回路［Ａ″Ｃ″１）す、第１０図はシフト回路
８０によるエンベローブ波形の修正内容を示す図であり
、第１１図は系列累算回路９０の回路図であり、第１２
図は系列累算回路９０の各部のタイムチャート図である
。 ２０・・・ＲＯＭ、３０・・・キーアサイナ回路、３１
・・ＲＯＭアドレス制御回路、３２・・・アサイメント
メモリ回路、４０・・・周波数ナンバ累算器、５０・・
・波形データ伸長補間回路、６０・・・エンベローブ発
生器、７０・・・乗算回路、８０・・・シフト回路、９
０・・系列累算回路、３００・・・ＣＰＵ、３２０・・
・アサイメントメモリ。 特許出願人　　株式会社河合楽器製作所代理　人　弁理
士　若原誠− アサイメントメモリの内容 工〉ベローフ・濠光の シフト回路での５７ト７゛ウン

Claims (1)

1. 【特許請求の範囲】 １、楽音データを生成する楽音生成手段と、この楽音生
   成手段の楽音データの最上位ビットがデータ処理前とデ
   ータ処理後とで異なることに基づいて、楽音データのデ
   ータ量が処理限界を越えたことを判別する判別手段と、 この判別手段の判別結果に応じて、上記楽音データを強
   制的に最大振幅に維持する維持手段とを備えたことを特
   徴とする楽音データ処理方式。 ２、上記楽音生成手段は、複数の楽音データを生成して
   累算する累算手段を含むことを特徴とする請求項１記載
   の楽音データ処理方式。 ３、上記楽音生成手段は、記憶された波形データに基づ
   いて波形を生成する波形生成手段と、記憶されたエンベ
   ロープデータに基づいてエンベロープを生成するエンベ
   ロープ生成手段と、これら波形とエンベロープとを乗算
   する乗算手段とを含むことを特徴とする請求項１記載の
   楽音データ処理方式。