JPH02126310A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、それぞれ異なる電源電圧が印加される複数
の電源端子を持つ集積回路に関するものである。

〔従来の技術〕

半導体集積回路には、単一の電源で動作するもののほか
、動作に複数種類の電源を必要とするものがある。この
ように複数種類の電源を必要とする集積回路の場合、必
要な電源がすべて印加された状態で初めて動作するよう
に設計されるのが通例である。また、このような集積回
路を使用した電子機器では、上記した複数の電源が同時
に投入・遮断されるように設計されるのが通例である。

ところで、近年の電子機器においては、時計やカレンダ
ー機能あるいは停止直前の動作状態を記憶しておくメモ
リ機能などを持つ付属回路が組み込まれるようになり、
このような電子機器の場合には、主要機能部の電源を遮
断しても、上記した付属回路の動作に必要な電源につい
ては常時通電させておくように設計される。この場合、
電子機器のコストダウン等の目的から、付属回路と共通
の電源を有する回路部分にも常時その電源が供給される
構成とされることが多い。

（発明が解決しようとする課題） 従来の電子ｌｌ器は以上のように構成されているため、
そこで用いられる複数の電源を使用する集積回路では、
本来常時通電しておく必要がないにもかかわらず、その
電源のうち一部の電源のみを常時通電させ、他の電源を
電子機器の動作に従って投入あるいは遮断するような使
い方が要求されることがある。しかしながら、複数の電
源を使用する集積回路の場合、通常すべての電源を投入
あるいは遮断することを前提に設計されているので、上
記したように一部の電源のみ遮断する場合には次のよう
な不都合が生じる。

（１）　　通常、集積回路では、電源端子に電圧が印加
されると回路動作の有無にかかわらず回路電流が流れる
ので、常時印加されている電源からは、その集積回路の
動作が必要でないときに、不要な回路電流が流入するこ
とになり、消費電力が大きくなるよいう問題がある。

（２）　　また、集積回路の端子電圧は、正常動作時と
、すべての電源を遮断した時あるいは一部の電源のみを
遮断した時とで異なる訳であるが、この端子電圧の変化
が問題となることがある。たとえば、電源投入時の端子
電圧の変動が問題となる場合、正常動作時とすべての電
源を遮断した時とで端子電圧が同一になるように設計す
る。ところが、一部の電源のみを遮断して回路動作を止
めた場合、端子電圧は正常動作時と異なってしまう。こ
の場合、従来ではすべての電源が遮断されるように機器
側の電源回路を変更する必要があり、電源回路部での部
品点数増加とコストアップという問題が生じていた。

この発明は、上記のような問題点を解消するためになさ
れたもので、正常な回路動作に必要な複数の電源のうち
一部の電源しか印加されない場合には、実質的な機能を
担う主回路を動作させないようにした集積回路を得るこ
とを目的とする。

〔課題を解決するための手段〕

この発明に係る集積回路は、その集積回路を動作可能に
するためのバイアス電圧を出力するバイアス回路と、複
数の電源端子に対応付けて設けられ対応する電源端子に
電源電圧が印加されていることを検出する複数の電圧検
出回路と、各電圧検出回路の検出出力に基づき、所定の
電源端子に電源電圧が印加されているときバイアス回路
を能動化するバイアス回路能動化手段とを設けたもので
ある。

〔作用〕

この発明においては、各電源端子に電源電圧が印加され
ていることを、これら電源端子にそれぞれ対応付けられ
た複数の電圧検出回路が検出する。

それらの検出出力に基づいて、バイアス回路能動化手段
は、所定（例えばすべて）の電源端子に電源電圧が印加
されているときのみバイアス回路を能動化し、集積回路
を動作可能にする。

〔実施例〕

第１図はこの発明による集積回路の一実施例を示すブロ
ック図である。

この実施例の集積回路は、第１図に示すように互いに異
なる電源電圧が印加される第１の電源端子１ａと第２の
電源端子１ｂとを有し、第１の電源端子１ａに接続され
た電源配線２ａには電源端子１ａに電源電圧が印加され
ているかどうかを検出する第１の電圧検出回路３ａが接
続されている。

また、第２の電源端子１ｂに接続された電源配線２ｂに
は電源端子１ｂに電源電圧が印加されているかどうかを
検出する第２の電圧検出回路３ｂが接続されている。論
理回路４は第１の電圧検出回路３ａの検出出力と第２の
電圧検出回路３ｂの検出出力とを２人力として、第１の
電源端子１ａと第２の電源端子１ｂの両方に電源電圧が
印加されているか否かを判断する回路であり、この論理
回路４の次段には集積回路中の定電流回路を駆動して集
積回路を動作可能にするためのバイアス電圧を出力する
定電流バイアス回路５が接続されている。定電流バイア
ス回路５は、両方の電源電圧の印加を示す出力が上記論
理回路４から出されるとき、出力端子６にバイアス電圧
を出力するように構成しである。

第２図は上記した第１．第２の電圧検出回路３ａ、３ｂ
の具体的な回路構成の一例を示す回路図である。図にお
いて、入力端子７は上記した電源配ｌ１１２ａまたは電
源配線２ｂに接続される。入力端子７．接地端子８間に
は２つの分圧抵抗９．１０が直列に接続され、それら分
圧抵抗９．１０の接続点にはＮＰＮ）ランジスタ１１の
ベースが接続されている。このＮＰＮトランジスタ１１
のエミッタは接地端子８に、またコレクタは出力端子１
２に接続されている。

第３図は上記した論理回路４の具体的な回路構成の一例
を示す回路図である。図において、端子１３ａは第１図
における電源配置ｉ２ａに接続され、端子１３ｂは第１
図における電源配線２ｂに接続される。入力端子１４ａ
は第１の電圧検出回路３ａの出力端子（第２図における
出力端子１２に相当）に接続され、もう一方の入力端子
１４ｂは第２の電圧検出回路３ｂの出力端子（同様に第
２図における出力端子１２に相当）に接続される。端子
１３ａ、入力端子１４ａ間にはダイオード１５ａと抵抗
１６ａが直列に接続され、入力端子１４ａにはＮＰＮト
ランジスタ１７ａのベースが接続されている。ＮＰＮト
ランジスタ１７ａのエミッタは接地端子１８に接続され
、コレクタは出力端子１９に接続されている。また、端
子１３ｂ、入力端子１４ｂ間にはダイオード１５ｂと抵
抗１６ｂが直列に接続され、入力端子１４ｂにはＮＰＮ
トランジスタ１７ｂのベースが接続されている。

ダイオード１５ａ、抵抗１６ａの接続点と、ダイオード
１５ｂ、抵抗１６ｂの接続点との間は接続されている。

ＮＰＮトランジスタ１７ｂのエミッタは接地端子１８に
接！され、コレクタは出力端子１９に接続されて、２つ
のＮＰＮトランジスタ１７ａ、１７ｂのコレクタ出力に
よってワイヤードＡＮＤ回路が構成されている。

第４図は上記した定電流バイアス回路５の具体的な回路
構成の一例を示す回路図である。図において、端子２０
は第３図におけるダイオード１５ａ、抵抗１６ａ、ｔｙ
よびダイオード１５ｂ、抵抗１６ｂの接続点に接続され
る。この接続点には、端子１３ａ、１３ｂのいずれかに
電′ｌ！Ａ電圧が印加されれば電圧が発生する。制御入
力端子２１は第１図の論理回路４の出力端子（第３図に
おける出力端子１９に相当）に接続される。この制御入
力端子２１はＮＰＮトランジスタ２２のベースに接続さ
れ、そのＮＰＮトランジスタ２２のエミッタは別のＮＰ
Ｎトランジスタ２３のベースに、またコレクタは端子２
０に接続されている。ＮＰｔ１ランジスタ２３のベース
は、第１図における出力端子６に接続され、エミッタは
抵抗２４を介して接地端子２５に接続され、コレクタは
ＮＰＮトランジスタ２２のベースに接続されている。ま
たＮＰＮトランジスタ２２のベースは抵抗２６を介して
端子２０に接続されている。

次に上記した集積回路の動作を説明する。

第１図における第１．第２の電源端子１ａ、１ｂのうち
例えば第１の電源端子１ａにのみ電源電圧が印加されて
いるとき、第１の電圧検出回路３ａから検出出力が得ら
れ第２の電圧検出回路３ｂからは検出出力が得られない
。この動作を第２図について説明すると、端子７に電源
電圧が印加されている場合、その電源電圧は２つの分圧
抵抗９゜１０によって分圧され、ＮＰＮトランジスタ１
１のベース・エミッタ間にそのベース・エミッタ順方向
電圧（Ｖ、Ｅ＃　０．７Ｖ）よりも大きい電圧が加えら
れてＮＰＮトランジスタ１１はオン動作し、出力端子１
２の電位はＬレベルとなる。これに対して、端子７に電
源電圧が印加されない場合には、出力端子、１２の電位
は例えば図示しないプルアップ回路によりＨレベルとな
る。

一方、論理回路４では、第１．第２の電圧検出回路３ａ
、３ｂの出力に基づいて次段のバイアス回路５を制御す
る制御信号が出力される。上記した入力条件の場合の動
作を第３図について説明すると、２つの電源電圧のうち
の一方が印加されているのでダイオード１５ａ、抵抗１
６ａの接続点およびダイオード１５ｂ、抵抗１６ｂの接
続点には電圧が与えられた状態にある。上記したように
入力端子１４ａには第１の電圧検出回路３ａの出力（Ｌ
ルレベル）が入力されるのでＮＰＮトランジスタ１′７
ａはオフとなり、また入力端子１４ｂには第２の電圧検
出回路３ｂの出力（Ｈレベル）が入力されるのでＮＰＮ
トランジスタ１７ｂはオンとなる。したがって第３図に
おける出力端子１９の電位すなわち第１図における論理
回路４の出力はルベルとなる。

第１図におｔづる定電流バイアス回路５では、論理回路
４の出力に応じて出力端子６にバイアス電圧を出力する
かどうかが決められる。この動作を第４図について説明
すると１．に記しまた入力条件の場合、論理回路４の出
力が１−レベルであるから、制匪入力端了２１が接地端
子２５側に閏じた状態どなり、したｆ）り〜でＮ　Ｐ　
Ｎ　）−５ｍ／ジスタ２３のコトククが接地されること
となって出力端子６にはバイアス電圧は生じない。すな
わら、第１の電源０ａＦ１ａにのみ電源電圧が印加され
ている条件では、定電流バー１′アス回路５からはバイ
アス電圧が出力されず、このため集積回路中の定電流回
路は駆動されず、集積回路は動作不能となる。

以上の動作は、上記の場合とは逆に第２の電源端子１ｂ
にのみ電源電圧が印加される場合でもほぼ同じである。

これに対して、第１．第２の電源端子１ａ、Ｉｂの両方
に電源電圧が入力される場合には、第１．第２の電圧検
出回路３ａ、３ｂの出力は、第２図の回路動作に従えば
共にＬレベルとなり、論理回路４の出力は第３図の回路
動作に従えば２つのＮＰＮトランジスタ１７ａ、１７ｂ
が共にオフとなるから１」１ノベル（開放状態）となる
。したがって定電流バイアス電圧５では、第４図の回路
動作に従λば制御入力端子２１が開放状態となり、抵抗
２６．２４によってバイアスされた定電圧が定電流バイ
アス電圧として出力端子６から取り出され８る１、噂な
わら、第１．第２の電源端子１ａ、１ｂに共（電源電圧
が印加されている条件では、定電流バイアス回路５から
バイ”アス電圧が出力さｔｌ、このため集積回路中の定
電流回路が駆動され、集積回路は動作司能となる。

また、すべての電８電圧が遮断された場合には、電圧検
出回路３　ａ　、　３　ｂ、論理回路４、定電流バイア
ス回路５に電源が供給さｌ″ｌないので、この場合にも
バイアス電圧は出力さねない１゜ｌ、たがって、集積回
路がｉＥ富動作を（１７′：ない電源入力条件のもとで
、電力が無駄に消費されｔニリ、正常動作時と異なる端
子電圧が現れるというような事態が防止される。

゛第５図はこの発明による集積回路の他の実施例を示す
回路図である。この実施例の集積回路は、正の電源電圧
が印加される第１の電ｇｆ＠子３１ａと口の電源電圧が
印加される第２の電源端子３１【−）とを有し、口の電
源電圧のみが印加される場合にはバイアス電圧を出力し
ないようにしたものである。

第５図において、第１の電源端子３１’ａに接続された
電源配線３２ａと、第２の電源端子３１ｂに接続された
電源配ｌｉ！３２ｂとの間には２つの分圧抵抗３３．３
４が直列に接続され、これら２つの分圧抵抗３３．３４
の接続点にＮＰＮトランジスタ３５のベースが接続され
ている。またＮＰＮトランジスタ３５のエミッタは上記
した１源配線３２ｂに、コレクタは別のＮＰＮｔ−ラン
ジスタ３６のベースに接続されており、分圧抵抗３３．
３４およびＮＰＮトランジスタ３５によって、正負両方
の電源電圧が印加されたことを検出するための第１の電
圧検出回路３７ａが構成されている。。

端子３８は接地端子であって、この接地端子３８に接続
される接地配線３９し４はＮＰＮＩ−ランジスタ３６の
ベースが抵抗４０を介して接続されで、ｔ３す、ＮＰＮ
トランジスタ３６のエミッタは４−記電源配線３２ｂに
５．コレクタは別のＮＰＮｔ−ランジスタ４１のベース
（、接続されている。そし−（、」−２抵抗４０どＮＰ
Ｎｔ−ランジスタ３６としよって、口の電源電圧が印加
されたことを検出する第２の電圧検出回路３７ｂが構成
されている４、また、２ツノ電圧検出回路３７ａ。３７
　ｈによツー（，４＊　ｉｆｉする定電流バイアス回路
４２を制御する出力を（！するための論理回路４３が構
成さねていイ・。

定電流バイアス回路４２は、上記したＮ　Ｐ　Ｎ　＋−
ランジスタ４１と、他の１つのＮＰＮＩ−Ｔｌ’、−ジ
スタ４４と、２つの抵抗４５．．４６と、出力端子４７
とによって構成されている。１４ｆわら、ＮＰＮトラン
ジスタ４１のコレクタは電源配線３２　ａ　ＩＱＩ、エ
ミッタはＮＰＮＩ−ランジーλり４４のベースに、ベー
スはＮＰＮトランジスタ４４のコしノクタにイれぞれ接
続され、ＮＰＮトランジスタ４１のベースとＮＰＮトラ
ンジスタ４４のコレクタとの接続点は抵抗４５を介して
Ｎ源配線３２ａに接続されている。またＮＰＮＩ−ラン
ジスタ４４のエミッタは抵抗４６を介して電源配線３２
ｂに接続され、ＮＰＮＩ−ランジスタ４４のベースは出
力端子４７に接続されている。

第６図は上記した論理回路４３の礪能を示す論理ブロッ
ク図であり、第１の電源端子３１ａへの電源電圧の入力
と、第２の電源端子３１ｂへの電源型１王の入力とを２
人力とするＡＮＤゲート４８と、そのＡＮＤゲート４８
の出力を反転するインバータ４９と、第２の電源端子３
１ｂへの電ｍ電圧の入力とインバータ４９の出力とを２
人力どするＡＮＤゲート５０と、このＡＮＤゲート５０
の出力を反転するインバータ５１と、このインバータ５
１の出力を取り出す出力端子５２とで構成されている。

図において、出力端子５２から取り出される出力Ｂは、
第５図における電圧検出回路３７ｂのＮＰＮＩ−ランジ
スタ３６のコレクタ出力に相当している。また、第６図
におけるインバータ４９の出力Ａは、第５図における電
圧検出回路３７ａのＮＰＮトランジスタ３５のコレクタ
出力に相当している。

なお、第５図において定電流バイアス回路４２の出力端
子４７から取り出されるバイアス電圧によって、集積回
路中の定電流回路が駆動され、集積回路が動作可能にな
るように構成されていることは先の実施例と同様である
。

次に上記した集積回路の動作を説明する。

先ず、第５図における論理回路４３の概略的動作を第６
図に示す等価回路を参照して説明すれば次のようになる
。ただし、第６図においては第１の電源端子３１ａに正
の電源電圧が印加される場合をＨ１印加されない場合を
Ｌの入力に置き換λ、同様に第２の電源端子３１ｂに負
の電源電圧が印加される場合をＨ１印加されない場合を
Ｌの入力に置き換えている。

（１）　　第１の電源端子３１ａにのみ正の電源電圧が
印加される場合。

このどき、第２の電源端子３１ｂには負の電源電圧が印
加されない状態（入力はＬ）だからＡＮＤゲート５０の
出力はＬとなり、これをインバータ５１で反転した１」
の出力Ｂが出力端子５２より取りｔＩされる。

（２）　　第１の電源端子３１ａには正の電源電圧が印
加され、第２の電源端子３１ｂには負の電源電圧が印加
される場合。

このとき、ＡＮＤゲート４８の２人力はともにｉ」だか
らＡＮＤゲート４８の出力はｌ］となり、これをインバ
ータ４９で反転したしの出力へが次のＡＮＤゲート５０
の１つの入力となり、したがってＡＮＤゲート５０の出
力はＬとなり、これをインバータ５１で反転したＨの出
力Ｂが出力端子５２より取り出される。

（３）　　正負の電源電圧が共に印加されない場合、こ
のとき、第６図の等価回路では、ＡＮＤゲート５０の２
人力がり、Ｈとなり、ＡＮＤゲート５０の出力がＬとな
って、これをインバータ５１で反転した］」の出力Ｂが
出力端子５２より取り出されることになる。

（４）　　第２の電源端子３１ｂに負の電源電圧のみが
印加される場合。

このとき、第６図においてＡＮＤゲート４８では１人力
のみがＨとなるのでその出力はＬとなり、これをインバ
ータ４９で反転したＨの出力ΔがＡＮＤゲート５０の１
人力となる。一方、ＡＮＤゲート５０の他の１人力もこ
のときＨとなるので、ＡＮＤゲート５０の出力はト］と
なり、これをインバータ５１で反転したしの出力Ｂが出
力端子から取り出される。

このように、負の電源電圧のみ印加された時だけ出力Ｂ
がしになり、他の条件の時は出力ＢはＨとなる。

第５図の回路に戻って、定電流バイアス回路４２では、
論理回路４３からのＨの出力ＢをＮＰＮトランジスタ４
１のベースに受ける場合（上記（１）〜（３）の場合）
には、２つのＮＰＮトランジスタ４１．４４がオン動作
して、抵抗４５．４６によってバイアスされた定電圧が
バイアス電圧として出力端子４７から取り出される。し
かし、正負両電源電圧を印加しない時（上記（３）の場
合）に第５図の回路でバイアス電圧が生じることはない
ので、実際には上記した（１）と（２）の電源入力条件
の場合、つまり正の電源電圧のみが印加される場合と正
負の両方の電源電圧が印加される場合に、定電流バイア
ス回路４２が駆動されて図示しない定電流回路にバイア
ス電圧が与えられる。

これに対して、上記した（３）と（４）の電源入力条件
の場合、つまり負の電源電圧のみが印加される場合と、
何れの電源電圧も印加されない場合には、定電流バイア
ス回路４２から図示しない定電流回路にバイアス電圧が
与えられることはない。

上記実施例の集積回路では、例えば該集積回路の端子電
圧が接地電圧と同じになるように設計されている場合、
上記（２）と（３）の電源入力条件の場合に加えて、上
記（４）の電源入力条件の場合にも端子電圧を接地電圧
に保ち、端子電圧の変動をナクスことができる。また上
記（３）の電源入力条件の場合の不要な回路Ｔｉ２１ｉ
Ｅを削減するコトカテキる。

〔発明の効果〕

この発明は、以上説明したとおり、複数の電源端子を持
つ集積回路において、各電源端子の電圧印加状況を電圧
検出回路によって検出し、その検出結果に基づきバイア
ス回路からバイアス電圧を出力したり遮断したりするよ
うにしたので、集積回路が正常に動作しないような電源
印加時に不要な回路電流が流れるのを低減できるととも
に、端子電圧の変動をなくすことができるという効果が
得られる。

【図面の簡単な説明】

第１図はこの発明による集積回路の一実施例を示すブロ
ック図、第２図はその集積回路における電圧検出回路の
具体的構成の一例を示す回路図、第３図はその集積回路
における論理回路の具体的構成の一例を示す回路図、第
４図はその集積回路における定電流バイアス回路の具体
的構成の一例を示す回路図、第５図はこの発明による集
積回路の他の実施例を示す回路図、第６図はその集積回
路における論理回路の等価回路を示す論理ブロック図で
ある。 図において、１　ａ、１　ｂ、３１　ａ、３１　ｂＧ、
を電源端子、３ａ、３ｂ、３７ａ、３７ｂは電圧検出回
路、４．４３は論理回路、５．４２は定電流バイアス回
路である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）それぞれ異なる電源電圧が印加される複数の電源
   端子を持つ集積回路であって、 その集積回路を動作可能にするためのバイアス電圧を出
   力するバイアス回路と、 前記複数の電源端子に対応付けて設けられ、対応する電
   源端子に電源電圧が印加されていることを検出する複数
   の電圧検出回路と、 これら複数の電圧検出回路の検出出力に基づき、所定の
   前記電源端子に電源電圧が印加されているとき前記バイ
   アス回路を能動化するバイアス回路能動化手段とを備え
   る集積回路。