JPH0438597Y2 - - Google Patents
Info
- Publication number
- JPH0438597Y2 JPH0438597Y2 JP13741686U JP13741686U JPH0438597Y2 JP H0438597 Y2 JPH0438597 Y2 JP H0438597Y2 JP 13741686 U JP13741686 U JP 13741686U JP 13741686 U JP13741686 U JP 13741686U JP H0438597 Y2 JPH0438597 Y2 JP H0438597Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- state
- gate
- photocoupler
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
Ａ 産業上の利用分野
本考案はゲートターンオフサイリスタ（以下
「GTOサイリスタ」という。）の状態検出回路に
関するものである。
「GTOサイリスタ」という。）の状態検出回路に
関するものである。
Ｂ 考案の概要
本考案はGTOサイリスタのゲート回路に組み
合わせられ、ゲート・カソード間の電圧に応じて
GTOサイリスタの状態を検出する検出回路にお
いて、 オン時におけるゲート・カソード間電圧及びオ
フ時におけるカソード・ゲート間電圧に夫々応じ
て動作する２つのフオトカプラを用い、これらフ
オトカプラの出力に応じて発振信号、ローレベル
の信号、ハイレベルの信号のいずれかを取り出す
ことによつて、 GTOサイリスタの状態を検出でき、しかも短
絡状態になつたときにオン時の短絡であるかオフ
時の短絡であるかを区別できるようにしたもので
ある。
合わせられ、ゲート・カソード間の電圧に応じて
GTOサイリスタの状態を検出する検出回路にお
いて、 オン時におけるゲート・カソード間電圧及びオ
フ時におけるカソード・ゲート間電圧に夫々応じ
て動作する２つのフオトカプラを用い、これらフ
オトカプラの出力に応じて発振信号、ローレベル
の信号、ハイレベルの信号のいずれかを取り出す
ことによつて、 GTOサイリスタの状態を検出でき、しかも短
絡状態になつたときにオン時の短絡であるかオフ
時の短絡であるかを区別できるようにしたもので
ある。
Ｃ 従来の技術
電気機器を保護するためには、例えば電流の通
流制御部を監視して、その故障時には速やかに対
応措置をとる必要をとる必要がある。このような
ことから機器に組込まれているGTOサイリスタ
について状態検出が行われ、その検出回路として
は、一般にアノード・カソード間の電圧を検出す
るものが用いられている。
流制御部を監視して、その故障時には速やかに対
応措置をとる必要をとる必要がある。このような
ことから機器に組込まれているGTOサイリスタ
について状態検出が行われ、その検出回路として
は、一般にアノード・カソード間の電圧を検出す
るものが用いられている。
Ｄ 考案が解決しようとする問題点
しかしながら従来の検出回路では、回路構成が
複雑であり、また、短絡状態であるか否かを判別
することはできるが、オン時の短絡状態であるの
かオフ時の短絡状態であるのかを区別することが
できない。一方GTOサイリスタの故障に伴つて
適切な対応措置をとるためには、その状態がオン
時であるのかオフ時であるのかを区別できること
が望ましい。
複雑であり、また、短絡状態であるか否かを判別
することはできるが、オン時の短絡状態であるの
かオフ時の短絡状態であるのかを区別することが
できない。一方GTOサイリスタの故障に伴つて
適切な対応措置をとるためには、その状態がオン
時であるのかオフ時であるのかを区別できること
が望ましい。
本考案はこのような事情にもとずいてなされた
ものであり、構成が簡単であつて信頼性が高く、
しかもGTOサイリスタの短絡状態の区別ができ
る状態検出回路を提供することを目的とする。
ものであり、構成が簡単であつて信頼性が高く、
しかもGTOサイリスタの短絡状態の区別ができ
る状態検出回路を提供することを目的とする。
Ｅ 問題点を解決するための手段
本考案はGTOサイリスタがオン状態にて短絡
しているときにゲート・カソード間の電圧降下に
よりオフ状態になる第１のフオトカプラと、
GTOサイリスタが正常かつオフ状態にあるとき
にカソード・ゲート間の電圧によりオン状態にな
る第２のフオトカプラと、前記第１のフオトカプ
ラが例えばオン状態のときに発振信号を出力する
発振器と、この発振器の出力が一方の入力端に供
給されるオア回路と、前記第２のフオトカプラが
例えばオン状態のときにのみハイレベルの信号を
前記オア回路の他方の入力端に供給する直流電源
とを設けてなるものである。
しているときにゲート・カソード間の電圧降下に
よりオフ状態になる第１のフオトカプラと、
GTOサイリスタが正常かつオフ状態にあるとき
にカソード・ゲート間の電圧によりオン状態にな
る第２のフオトカプラと、前記第１のフオトカプ
ラが例えばオン状態のときに発振信号を出力する
発振器と、この発振器の出力が一方の入力端に供
給されるオア回路と、前記第２のフオトカプラが
例えばオン状態のときにのみハイレベルの信号を
前記オア回路の他方の入力端に供給する直流電源
とを設けてなるものである。
Ｆ 作用
オア回路の出力は、GTOサイリスタの正常時
におけるオン，オフときには例えば夫々「発振信
号」、「ハイレベルの信号」となり、オン時の短絡
では例えば「ローレベルの信号」、オフ時の短絡
では例えば「発振信号」となる。
におけるオン，オフときには例えば夫々「発振信
号」、「ハイレベルの信号」となり、オン時の短絡
では例えば「ローレベルの信号」、オフ時の短絡
では例えば「発振信号」となる。
Ｇ 実施例
第１図は本考案の実施例を示す回路図である。
E1はオン用直流電源、R1は抵抗、Tr1はオン用ト
ランジスタであり、これらによつてオンゲート回
路が構成されている。E2はオフ用直流電源、R2
は抵抗、Tr2はオフ用トランジスタであり、これ
らによつてオフゲート回路が構成されている。
E1はオン用直流電源、R1は抵抗、Tr1はオン用ト
ランジスタであり、これらによつてオンゲート回
路が構成されている。E2はオフ用直流電源、R2
は抵抗、Tr2はオフ用トランジスタであり、これ
らによつてオフゲート回路が構成されている。
前記オン用トランジスタTr1のエミツタとGTO
サイリスタ１のカソードとの間には、トランジス
タTr1のエミツタ電圧が所定値より小さいときに
オフになる第１のフオトカプラ２が設けられてお
り、GTOサイリスタ１のカソード・ゲート間に
は、カソード・ゲート間の電圧が所定値より大き
いときにオンになる第２のフオトカプラ３が設け
られている。D1，D2はダイオードである。第１
のフオトカプラ２の出力側には、当該フオトカプ
ラ２のオン，オフに応じてオフ，オンされる第１
のトランジスタTr3がツエナーダイオードZD1を
介して接続されており、第２のフオトカプラ３の
出力側には、当該フオトカプラ３のオン，オフに
応じてオフ，オンされる第２のトランジスタTr4
がツエナーダイオードZD2を介して接続されてい
る。前記第１のトランジスタTr3のコレクタに
は、ダイオードD3，D4よりなるオア回路４の一
方の入力端と発振器５とが接続されており、第２
のトランジスタ３のコレクタには、前記オア回路
４の他方の入力端とオア回路４にハイレベルの信
号を供給するための直流電源E3とが接続されて
いる。R3〜R7は抵抗である。
サイリスタ１のカソードとの間には、トランジス
タTr1のエミツタ電圧が所定値より小さいときに
オフになる第１のフオトカプラ２が設けられてお
り、GTOサイリスタ１のカソード・ゲート間に
は、カソード・ゲート間の電圧が所定値より大き
いときにオンになる第２のフオトカプラ３が設け
られている。D1，D2はダイオードである。第１
のフオトカプラ２の出力側には、当該フオトカプ
ラ２のオン，オフに応じてオフ，オンされる第１
のトランジスタTr3がツエナーダイオードZD1を
介して接続されており、第２のフオトカプラ３の
出力側には、当該フオトカプラ３のオン，オフに
応じてオフ，オンされる第２のトランジスタTr4
がツエナーダイオードZD2を介して接続されてい
る。前記第１のトランジスタTr3のコレクタに
は、ダイオードD3，D4よりなるオア回路４の一
方の入力端と発振器５とが接続されており、第２
のトランジスタ３のコレクタには、前記オア回路
４の他方の入力端とオア回路４にハイレベルの信
号を供給するための直流電源E3とが接続されて
いる。R3〜R7は抵抗である。
次に上述実施例の作用について説明する。
GTOサイリスタ１が正常状態でオンしていると
きには、オン用直流電源E1から抵抗R1及びトラ
ンジスタTr1を介してGTOサイリスタ１のゲー
ト・カソード間にゲート電流が流れている。この
とき第１のフオトカプラ２の入力電圧を動作電圧
よりも高くしておくことによつて、フオトカプラ
２はオン状態になる。なおフオトカプラ２の入力
電圧を大きくするためには、例えばトランジスタ
Tr1と直列にダイオードを接続する。一方第２の
フオトカプラ３は、オフ状態にあるから、第１の
トランジスタTr3及び第２トランジスタTr4は
夫々オフ，オン状態になり、従つてオア回路４か
らは発振器５よりの発振信号が出力される。
GTOサイリスタ１が正常状態でオンしていると
きには、オン用直流電源E1から抵抗R1及びトラ
ンジスタTr1を介してGTOサイリスタ１のゲー
ト・カソード間にゲート電流が流れている。この
とき第１のフオトカプラ２の入力電圧を動作電圧
よりも高くしておくことによつて、フオトカプラ
２はオン状態になる。なおフオトカプラ２の入力
電圧を大きくするためには、例えばトランジスタ
Tr1と直列にダイオードを接続する。一方第２の
フオトカプラ３は、オフ状態にあるから、第１の
トランジスタTr3及び第２トランジスタTr4は
夫々オフ，オン状態になり、従つてオア回路４か
らは発振器５よりの発振信号が出力される。
GTOサイリスタ１が正常状態でオフしている
ときには、オフ用直流電源E2からGTOサイリス
タ１のカソード・ゲート間を介して抵抗R2及び
トランジスタTr2にゲート電流が流れている。こ
のとき第１のフオトカプラ２はオン状態にあつて
発振器５よりの出力がオア回路４の一方の入力端
に供給されているが、第２のフオトカプラ３がオ
ン状態になつて第２のトランジスタTr4がオフさ
れ、これにより直流電源E3の電圧と抵抗R6，R7
とで決定される電圧レベルの信号（ハイレベルの
信号）がオア回路４から出力される。
ときには、オフ用直流電源E2からGTOサイリス
タ１のカソード・ゲート間を介して抵抗R2及び
トランジスタTr2にゲート電流が流れている。こ
のとき第１のフオトカプラ２はオン状態にあつて
発振器５よりの出力がオア回路４の一方の入力端
に供給されているが、第２のフオトカプラ３がオ
ン状態になつて第２のトランジスタTr4がオフさ
れ、これにより直流電源E3の電圧と抵抗R6，R7
とで決定される電圧レベルの信号（ハイレベルの
信号）がオア回路４から出力される。
GTOサイリスタ１がオン時に短絡した場合に
は、トランジスタTr1のエミツタ電圧が下がるの
で第１のフオトカプラ２はオフ状態になる。一方
第２のフオトカプラ３はオフ状態にあるからトラ
ンジスタTr3，Tr4がいずれもオンされ、この結
果オア回路４からはローレベルの信号が出力され
る。
は、トランジスタTr1のエミツタ電圧が下がるの
で第１のフオトカプラ２はオフ状態になる。一方
第２のフオトカプラ３はオフ状態にあるからトラ
ンジスタTr3，Tr4がいずれもオンされ、この結
果オア回路４からはローレベルの信号が出力され
る。
GTOサイリスタ１がオフ時に短絡した場合に
は、第１のフオトカプラ２及び第２のフオトカプ
ラ３は夫々オン，オフ状態になるから、オア回路
４からは発振器５よりの発振信号が出力される。
は、第１のフオトカプラ２及び第２のフオトカプ
ラ３は夫々オン，オフ状態になるから、オア回路
４からは発振器５よりの発振信号が出力される。
こうして発せられたオア回路４よりの出力信号
にもとずいてGTOサイリスタ１の状態が検出さ
れ、サイリスタ１が短絡した場合、オン時におけ
る短絡状態であるのかオフ時における短絡状態で
あるのかが区別される。ここで例えばオア回路４
の後段に発振信号検出時に出力する出力回路と、
この出力回路の出力信号及びオンゲート信号を付
き合わせる付き合わせ回路とを設ければ、正常時
のオン状態とオフ時の短絡状態とを区別すること
ができる。
にもとずいてGTOサイリスタ１の状態が検出さ
れ、サイリスタ１が短絡した場合、オン時におけ
る短絡状態であるのかオフ時における短絡状態で
あるのかが区別される。ここで例えばオア回路４
の後段に発振信号検出時に出力する出力回路と、
この出力回路の出力信号及びオンゲート信号を付
き合わせる付き合わせ回路とを設ければ、正常時
のオン状態とオフ時の短絡状態とを区別すること
ができる。
Ｈ 考案の効果
以上のように本考案によればオン時におけるゲ
ート・カソード間電圧及びオフ時におけるカソー
ド・ゲート間電圧に夫々応じて動作する２つのフ
オトカプラを用い、これらフオトカプラの出力に
応じて発振信号、ローレベルの信号、ハイレベル
の信号のいずれかを取り出すようにしているた
め、構成が簡単であつて信頼性が高く、しかも
GTOサイリスタの短絡状態の区別ができるから
適切な対応措置がとれる。
ート・カソード間電圧及びオフ時におけるカソー
ド・ゲート間電圧に夫々応じて動作する２つのフ
オトカプラを用い、これらフオトカプラの出力に
応じて発振信号、ローレベルの信号、ハイレベル
の信号のいずれかを取り出すようにしているた
め、構成が簡単であつて信頼性が高く、しかも
GTOサイリスタの短絡状態の区別ができるから
適切な対応措置がとれる。
第１図は本考案の実施例を示す回路図である。
１……ゲートターンオフサイリスタ、２，３…
…フオトカプラ、４……オア回路、５……発振
器、E1……オン用直流電源、E2……オフ用直流
電源、E3……直流電源。
…フオトカプラ、４……オア回路、５……発振
器、E1……オン用直流電源、E2……オフ用直流
電源、E3……直流電源。
Claims (1)
- 【実用新案登録請求の範囲】 ゲートターンオフサイリスタのゲート回路に組
み合わせられたゲートターンオフサイリスタの状
態検出回路において、 ゲートターンオフサイリスタがオン状態にて短
絡しているときにゲート・カソード間の電圧降下
によりオフ状態になる第１のフオトカプラと、前
記ゲートターンオフサイリスタが正常かつオフ状
態にあるときにカソード・ゲート間の電圧により
オン状態になる第２のフオトカプラと、前記第１
のフオトカプラがオン及びオフの一方の状態のと
きに発振信号を出力する発振器と、この発振器の
出力が一方の入力端に供給されるオア回路と、前
記第２のフオトカプラがオン及びオフの一方の状
態のときにハイレベルの信号を前記オア回路の他
方の入力端に供給する直流電源とを設け、 前記オア回路の出力信号にもとずいてゲートタ
ーンオフサイリスタの状態を検出することを特徴
とするゲートターンオフサイリスタの状態検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13741686U JPH0438597Y2 (ja) | 1986-09-08 | 1986-09-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13741686U JPH0438597Y2 (ja) | 1986-09-08 | 1986-09-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6344532U JPS6344532U (ja) | 1988-03-25 |
| JPH0438597Y2 true JPH0438597Y2 (ja) | 1992-09-09 |
Family
ID=31041447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13741686U Expired JPH0438597Y2 (ja) | 1986-09-08 | 1986-09-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0438597Y2 (ja) |
-
1986
- 1986-09-08 JP JP13741686U patent/JPH0438597Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6344532U (ja) | 1988-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0419991A2 (en) | Load driver with reduced dissipation under reverse-battery conditions | |
| US4641231A (en) | Apparatus and method for failure testing of a control turn-off semiconductor | |
| JPH0340517A (ja) | パワーデバイスの駆動・保護回路 | |
| JPH0642179B2 (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
| US5121283A (en) | Overcurrent protective circuit for electrostatic self-turn-off devices | |
| JPH0438597Y2 (ja) | ||
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| JPH10322185A (ja) | 半導体集積回路装置 | |
| US5075577A (en) | Tristate output circuit with input protection | |
| US4845584A (en) | Transistor protective circuit | |
| JPH0473327B2 (ja) | ||
| JPS61219216A (ja) | 半導体スイツチ回路 | |
| JPS6053488B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| JP3764259B2 (ja) | インバータ装置 | |
| JPH0818417A (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JPS61261919A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| JP2601172Y2 (ja) | Ｉｇｂｔ駆動回路の保護回路 | |
| JP2658386B2 (ja) | 過電流検出回路 | |
| SU1277281A1 (ru) | Устройство дл токовой защиты нагрузок от перегрузки | |
| JPS6338691Y2 (ja) | ||
| JP2791556B2 (ja) | スイッチング回路 | |
| JP3006195B2 (ja) | レベル変換回路 | |
| JP2696168B2 (ja) | 交流２線式無接点スイッチ | |
| JP3057175B2 (ja) | スイッチング回路 | |
| JPS6338690Y2 (ja) |