JPH02126580A - パッケージ挿抜時の信号線雑音防止方式及び接続装置 - Google Patents
パッケージ挿抜時の信号線雑音防止方式及び接続装置Info
- Publication number
- JPH02126580A JPH02126580A JP63277452A JP27745288A JPH02126580A JP H02126580 A JPH02126580 A JP H02126580A JP 63277452 A JP63277452 A JP 63277452A JP 27745288 A JP27745288 A JP 27745288A JP H02126580 A JPH02126580 A JP H02126580A
- Authority
- JP
- Japan
- Prior art keywords
- package
- pin
- signal line
- connector
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の目的
［産業上の利用分野］
本発明は、パッケージ押法時、信号線に発生する雑音に
よる誤動作を防止する方式に関するものである。
よる誤動作を防止する方式に関するものである。
［従来の技術］
電源投入中、装置の故障パッケージの交換には、コネク
タを介するパッケージとマザーボード間の信号線接触、
信号線離脱シーケンスの保証が必要である。従来、この
シーケンスを保証する手段どして、コネクタのピン長短
により、ピン接触の時間差を利用する方法が採られてき
た。一般に段差を二段階にする方法と三段階にする方法
がとられてきた。
タを介するパッケージとマザーボード間の信号線接触、
信号線離脱シーケンスの保証が必要である。従来、この
シーケンスを保証する手段どして、コネクタのピン長短
により、ピン接触の時間差を利用する方法が採られてき
た。一般に段差を二段階にする方法と三段階にする方法
がとられてきた。
第２図は、二段階法を示したものである。同図において
、１はパッケージを収容するマザーボード、２はパッケ
ージを接触するコネクタ、３はパッケージ、４はパッケ
ージ３のアースビン、５はパッケージ３の信号ピン、６
はパッケージ３の電源供給ピン、７はコネクタ２とパッ
ケージ３間のインターフェース素子、８は信号ピン５を
ハイインピーダンス状態にするための制御回路である。
、１はパッケージを収容するマザーボード、２はパッケ
ージを接触するコネクタ、３はパッケージ、４はパッケ
ージ３のアースビン、５はパッケージ３の信号ピン、６
はパッケージ３の電源供給ピン、７はコネクタ２とパッ
ケージ３間のインターフェース素子、８は信号ピン５を
ハイインピーダンス状態にするための制御回路である。
第２図は、マザーボード１にコネクタ２が取付けられ、
パッケージ３とマザーボード１とは、パッケージ３のア
ースピン４、信号ビン５、電源供給ビン６とコネクタ２
により接続される。二段階方式は、アースビン４と信号
ピン５を長ビン、電源供給ビン６を短ピンとする二段階
のビン環を設けるものである。当該従来方式は、パッケ
ージ３挿入時【よ、電源供給ビン６の接触に先立ち、ア
ースピン４と信号ピン５が既に接触しているため、信号
ピン５接触による雑音を防止可能とするものである。
パッケージ３とマザーボード１とは、パッケージ３のア
ースピン４、信号ビン５、電源供給ビン６とコネクタ２
により接続される。二段階方式は、アースビン４と信号
ピン５を長ビン、電源供給ビン６を短ピンとする二段階
のビン環を設けるものである。当該従来方式は、パッケ
ージ３挿入時【よ、電源供給ビン６の接触に先立ち、ア
ースピン４と信号ピン５が既に接触しているため、信号
ピン５接触による雑音を防止可能とするものである。
しかし、当該方式には、次の■〜■の問題があった。■
電源供給ピン６に先立ち信号ピン５およびアースピン４
がそれぞれマザーボード１と接触Ｊると、インターフェ
ース素子７がＣＭＯ３素子であった場合には、ラッチア
ップと呼ばれる現象が発生し、素子破壊の原因となる。
電源供給ピン６に先立ち信号ピン５およびアースピン４
がそれぞれマザーボード１と接触Ｊると、インターフェ
ース素子７がＣＭＯ３素子であった場合には、ラッチア
ップと呼ばれる現象が発生し、素子破壊の原因となる。
また、■電源供給ピン６の接触により、パッケージ３内
のインターフェース素子７に電源が供給されるが、イン
ターフェース素子７が安定するまでインターフェース素
子７からの出力信号を抑止する必要があり、信号ビン５
をハイインピーダンス状態に保■するための制御回路８
が必要となる。同様に、■パッケージ３抜出時には、電
源供給ピン６が最初に離脱するため、インターフェース
素子７の状態が不安定となるため、扱出時の信号線状態
を保証するための制御回路８が必要がある。
のインターフェース素子７に電源が供給されるが、イン
ターフェース素子７が安定するまでインターフェース素
子７からの出力信号を抑止する必要があり、信号ビン５
をハイインピーダンス状態に保■するための制御回路８
が必要となる。同様に、■パッケージ３抜出時には、電
源供給ピン６が最初に離脱するため、インターフェース
素子７の状態が不安定となるため、扱出時の信号線状態
を保証するための制御回路８が必要がある。
第３図は、三段階法を示したものである。同図において
、１はパッケージを収容するマザーボード、２はパッケ
ージを接続するコネクタ、３はパッケージ、４はパッケ
ージのアースピン、５はパッケージ３の信号ピン、６は
パッケージ３の電源供給ビン、７はコネクタとパッケー
ジ３の間のインターフェース素子、８は信号ピン５をハ
イインピーダンス状態にするための制御回路、９はパッ
ケージ３のリセツ１へ制御部である。
、１はパッケージを収容するマザーボード、２はパッケ
ージを接続するコネクタ、３はパッケージ、４はパッケ
ージのアースピン、５はパッケージ３の信号ピン、６は
パッケージ３の電源供給ビン、７はコネクタとパッケー
ジ３の間のインターフェース素子、８は信号ピン５をハ
イインピーダンス状態にするための制御回路、９はパッ
ケージ３のリセツ１へ制御部である。
第３図は、マザーボード１にコネクタ２が取付りられ、
パッケージ３とマザーボード１とは、パッケージ３のア
ースピン４、信号ピン５、電源供給ビン６とコネクタ２
により接続される。三段階方式は、アースピン４、電源
供給ビン６、信号ピン５の三段階のビン環を設けること
により、パッケージ３挿入時は、アースピン４．７Ｉｉ
源供給ピン６が順次コネクタ２に接触する。パッケージ
３内のインターフェース素子７への電源供給時に、イン
ターフェース素子７の出力信号をハイインピーダンス状
態にする等の処置を行った後、信号ピン５が接触するた
め、コネクタ２と信号ピン５が接触する際に発生する鉗
盲をパッケージ３外へ出力することを抑止可能であった
。三段階法では、アースピン４、電源供給ビン６、信号
ピン５の順序で接触づるため、二段階法で問題となった
ラッチアップによるインターフェース素子７の破壊は発
生しない。しかし、パッケージ３抜出口）には、信号ピ
ン５が最初に＋ｍ脱するため、信号ピン５に雉名が発生
する。このため、パッケージａの汲出操作に先立ら、手
動でパッケージ３内のリセット制伶０部９により、リセ
ット等を行い、信号ピン５をハイインピーダンス状態と
する等の工夫が必要であった。
パッケージ３とマザーボード１とは、パッケージ３のア
ースピン４、信号ピン５、電源供給ビン６とコネクタ２
により接続される。三段階方式は、アースピン４、電源
供給ビン６、信号ピン５の三段階のビン環を設けること
により、パッケージ３挿入時は、アースピン４．７Ｉｉ
源供給ピン６が順次コネクタ２に接触する。パッケージ
３内のインターフェース素子７への電源供給時に、イン
ターフェース素子７の出力信号をハイインピーダンス状
態にする等の処置を行った後、信号ピン５が接触するた
め、コネクタ２と信号ピン５が接触する際に発生する鉗
盲をパッケージ３外へ出力することを抑止可能であった
。三段階法では、アースピン４、電源供給ビン６、信号
ピン５の順序で接触づるため、二段階法で問題となった
ラッチアップによるインターフェース素子７の破壊は発
生しない。しかし、パッケージ３抜出口）には、信号ピ
ン５が最初に＋ｍ脱するため、信号ピン５に雉名が発生
する。このため、パッケージａの汲出操作に先立ら、手
動でパッケージ３内のリセット制伶０部９により、リセ
ット等を行い、信号ピン５をハイインピーダンス状態と
する等の工夫が必要であった。
この様に、二段階法、三段階法ともに、回路上の工夫が
必要であり、パッケージ３挿抜時の雑音対策にハード吊
が増加する等の問題があった。
必要であり、パッケージ３挿抜時の雑音対策にハード吊
が増加する等の問題があった。
［発明が解決しようとする課題］
本発明は、従来、パッケージ挿抜時に発生づ゛る信舅′
０雑音を防止するために必要であった回路を簡略化し、
ハード吊を削減するのに有効適切なパッケージ挿抜時の
信舅線和音防止方代を提供せんとするものである。
０雑音を防止するために必要であった回路を簡略化し、
ハード吊を削減するのに有効適切なパッケージ挿抜時の
信舅線和音防止方代を提供せんとするものである。
（２） 発明の構成
［課題を解決するための手段］
本発明のパッケージ挿抜時の信号線雑音防止方式は、マ
ザーボードとパッケージを有し、当該マザーボードとパ
ッケージ間をコネクタで接続する装置において、当該コ
ネクタに前記パッケージ挿入時には、全てのピンが接触
Ｊるまで、全信号線の出力を抑止し、また、前記パッケ
ージ抜出時には、全てのピンが接触している間に全信号
線の出力を抑止して、従来、パッケージの挿抜では、パ
ッケージのコネクタのピン長により、ピンの接触時間差
を利用する方法がとられたＩ：め不可欠であった電源供
給時の素子不安定期間に発生する雑音対策などの付加回
路を不要としてなる。
ザーボードとパッケージを有し、当該マザーボードとパ
ッケージ間をコネクタで接続する装置において、当該コ
ネクタに前記パッケージ挿入時には、全てのピンが接触
Ｊるまで、全信号線の出力を抑止し、また、前記パッケ
ージ抜出時には、全てのピンが接触している間に全信号
線の出力を抑止して、従来、パッケージの挿抜では、パ
ッケージのコネクタのピン長により、ピンの接触時間差
を利用する方法がとられたＩ：め不可欠であった電源供
給時の素子不安定期間に発生する雑音対策などの付加回
路を不要としてなる。
［実施例］
本発明の実施例を第１図につき証明する。
同図において、１はマザーボード、２はマザーボードに
取イ・１けられたコネクタ、３はパッケージ、７は＝１
ネクタ２とパッケージ３間のインク−フェース素子であ
り、１０はパッケージ挿抜認識部、１１は信号線制御ピ
ンであり、コネクタ２を介しマザーボード１と接続され
る。
取イ・１けられたコネクタ、３はパッケージ、７は＝１
ネクタ２とパッケージ３間のインク−フェース素子であ
り、１０はパッケージ挿抜認識部、１１は信号線制御ピ
ンであり、コネクタ２を介しマザーボード１と接続され
る。
なＪ３、本実施例は、従来から？了われている三段階法
を改良したしのであり、三段階法と同様アースピン４、
電源供給ピン６ 、ｆＯ号ピン５の三段階のピン長を設
けるほか、これらピンより、更に短いピンとして信ｇ￥
Ａ制郭ビン１１を新たに１設（）、本信号線制御ピン１
１の状態により、信号ピン５をハイインピーダンス状態
にするムのである。
を改良したしのであり、三段階法と同様アースピン４、
電源供給ピン６ 、ｆＯ号ピン５の三段階のピン長を設
けるほか、これらピンより、更に短いピンとして信ｇ￥
Ａ制郭ビン１１を新たに１設（）、本信号線制御ピン１
１の状態により、信号ピン５をハイインピーダンス状態
にするムのである。
［ｆ′ｌＴ 用１
パッケージ３挿入「、１は、アースピン４、電源供給ピ
ン６、信号ピン５が順次コネクタ２に接触するが、信号
線制徨０ピン１１が依然として未接触状態であり、当該
信号線制罪ビン１１が論理的にオフ状態であるため、パ
ッケージ挿抜認識部１０は、インターフェース素子７に
対して、信号ピン５をハイインピーダンス状態にする様
に指示する。弓続き１３号線制御ビン１１が」ネクク２
に接触すると（、ｉ′；″Ｊ線制罪ピン１１は論理的に
オン状態となる。
ン６、信号ピン５が順次コネクタ２に接触するが、信号
線制徨０ピン１１が依然として未接触状態であり、当該
信号線制罪ビン１１が論理的にオフ状態であるため、パ
ッケージ挿抜認識部１０は、インターフェース素子７に
対して、信号ピン５をハイインピーダンス状態にする様
に指示する。弓続き１３号線制御ビン１１が」ネクク２
に接触すると（、ｉ′；″Ｊ線制罪ピン１１は論理的に
オン状態となる。
パッケージ挿抜認識部１０は信号線制御ピン１１が論理
的にオン状態となることにより、パッケージ３が完全に
コネクタ２に接続したことを認識すると、インターフェ
ース素子７に対し、その後の信号ピン５の出力を許可す
る。これにより、パッケージ３挿人中の信号線雑音を防
止することができる。
的にオン状態となることにより、パッケージ３が完全に
コネクタ２に接続したことを認識すると、インターフェ
ース素子７に対し、その後の信号ピン５の出力を許可す
る。これにより、パッケージ３挿人中の信号線雑音を防
止することができる。
次に、パッケージ３抜出ｆ１．？の動作について説明す
る。最短ピンである信号線制御ピン１１が他のピン’ｌ
、５．６に先立ち離脱するど、バックージ挿Ｉル認識部
１０は、信号線制御ピン１１の信ｇが論理的にオフどな
るため、パッケージ３挿（友中であることを認識する。
る。最短ピンである信号線制御ピン１１が他のピン’ｌ
、５．６に先立ち離脱するど、バックージ挿Ｉル認識部
１０は、信号線制御ピン１１の信ｇが論理的にオフどな
るため、パッケージ３挿（友中であることを認識する。
パッケージ認識部１０は、インターフ１−ス素子７に対
して、信号ピン５をハイインピーダンス状態とし、出力
信号を抑止するよう制御することにより、信号ピン５の
離脱時に発生する信号線雑音を防止することができる。
して、信号ピン５をハイインピーダンス状態とし、出力
信号を抑止するよう制御することにより、信号ピン５の
離脱時に発生する信号線雑音を防止することができる。
パッケージ挿抜認識部１０は、インターフェース素子７
のトライステート制御のドライバーだけで実現でき、ハ
ードｍは僅かである。
のトライステート制御のドライバーだけで実現でき、ハ
ードｍは僅かである。
本実施例は、信号線制御ピン１１を用いて活線押法時の
信″；″ＪＩ！ｉｌ貰［音を防止する例について説明し
たが、パッケージ３挿入時には、最後に論理的にオンと
なり、抜出時には最初に論理的にオフとなるスイッチを
パッケージに設けることにより、本スイッチを信号線制
御ピン１１の代替として利用することは、容易に類推で
きる。
信″；″ＪＩ！ｉｌ貰［音を防止する例について説明し
たが、パッケージ３挿入時には、最後に論理的にオンと
なり、抜出時には最初に論理的にオフとなるスイッチを
パッケージに設けることにより、本スイッチを信号線制
御ピン１１の代替として利用することは、容易に類推で
きる。
（３） 発明の効果
かくして、本発明によれば、パッケージの活線（Φ抜時
の信号線維＆防止のために従来必要であった付加回路を
不要とでき、パッケージのハードウェア吊を削減できる
。
の信号線維＆防止のために従来必要であった付加回路を
不要とでき、パッケージのハードウェア吊を削減できる
。
叩ら本発明では、パッケージに信８線出力制御ピンを新
たに追加し、パッケージにパッケージが完全に挿入され
たことを認識できるスイッチを追加する等の手段を設け
、電源供給時のインターフェース素子不安定期間に発生
する相合対策用付加回路を不要とし、本発明方式により
、パッケージ挿入時には、全てのピンが接触するまで、
全出力信号線をハイインピーダンス状態とし、また、パ
ッケージ１友出時には、全てのピンが接触している間に
全出力信８線をハイインピーダンス状態１．として、パ
ッケージ挿夫時の信号線笥音庖防止し得る等優れた効果
を秦づる。
たに追加し、パッケージにパッケージが完全に挿入され
たことを認識できるスイッチを追加する等の手段を設け
、電源供給時のインターフェース素子不安定期間に発生
する相合対策用付加回路を不要とし、本発明方式により
、パッケージ挿入時には、全てのピンが接触するまで、
全出力信号線をハイインピーダンス状態とし、また、パ
ッケージ１友出時には、全てのピンが接触している間に
全出力信８線をハイインピーダンス状態１．として、パ
ッケージ挿夫時の信号線笥音庖防止し得る等優れた効果
を秦づる。
第１図は本発明の詳細な説明Ｊるだめのブロック図、第
２図は従来゛のパッケージの活線挿（入力式のパッケー
ジピン三段階法について説明りるためのブロック図、第
３図は従来のパッケージの活ｔ’Ａ挿抜方式のパッケー
ジピン三段階法について説明するためのブロック図であ
る。 １・・・マザーボード ２・・・コネクタ３００．
パッケージ ４・・・アースピン５・・・信号ピ
ン ６・・・電圧供給ピン７・・・インターフ
ェース素子 １０・・・パッケージ挿抜認識部 １１・・・信号線制御ビン 第１図 第２図 第３図
２図は従来゛のパッケージの活線挿（入力式のパッケー
ジピン三段階法について説明りるためのブロック図、第
３図は従来のパッケージの活ｔ’Ａ挿抜方式のパッケー
ジピン三段階法について説明するためのブロック図であ
る。 １・・・マザーボード ２・・・コネクタ３００．
パッケージ ４・・・アースピン５・・・信号ピ
ン ６・・・電圧供給ピン７・・・インターフ
ェース素子 １０・・・パッケージ挿抜認識部 １１・・・信号線制御ビン 第１図 第２図 第３図
Claims (1)
- （１）マザーボードとパッケージを有し、当該マザーボ
ードとパッケージ間をコネクタで接続する装置において
、当該コネクタに前記パッケージ挿入時には、全てのピ
ンが接触するまで、全信号線の出力を抑止し、また、パ
ッケージ抜出時には、全てのピンが接触している間に全
信号線の出力を抑止することを特徴とするパッケージ挿
抜時の信号線雑音防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277452A JPH0810612B2 (ja) | 1988-11-04 | 1988-11-04 | パッケージ挿抜時の信号線雑音防止方式及び接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277452A JPH0810612B2 (ja) | 1988-11-04 | 1988-11-04 | パッケージ挿抜時の信号線雑音防止方式及び接続装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02126580A true JPH02126580A (ja) | 1990-05-15 |
| JPH0810612B2 JPH0810612B2 (ja) | 1996-01-31 |
Family
ID=17583778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63277452A Expired - Lifetime JPH0810612B2 (ja) | 1988-11-04 | 1988-11-04 | パッケージ挿抜時の信号線雑音防止方式及び接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810612B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010148172A (ja) * | 2008-12-16 | 2010-07-01 | Sony Corp | 電力供給システム |
| WO2016071998A1 (ja) * | 2014-11-06 | 2016-05-12 | 株式会社日立製作所 | 基板およびそれを有する装置 |
| JP2021106913A (ja) * | 2016-10-19 | 2021-07-29 | 任天堂株式会社 | カートリッジ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS531690U (ja) * | 1976-06-25 | 1978-01-09 |
-
1988
- 1988-11-04 JP JP63277452A patent/JPH0810612B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS531690U (ja) * | 1976-06-25 | 1978-01-09 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010148172A (ja) * | 2008-12-16 | 2010-07-01 | Sony Corp | 電力供給システム |
| WO2016071998A1 (ja) * | 2014-11-06 | 2016-05-12 | 株式会社日立製作所 | 基板およびそれを有する装置 |
| JP2021106913A (ja) * | 2016-10-19 | 2021-07-29 | 任天堂株式会社 | カートリッジ |
| JP2025039779A (ja) * | 2016-10-19 | 2025-03-21 | 任天堂株式会社 | カートリッジ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0810612B2 (ja) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
| US4079440A (en) | Printed circuit board capable of being inserted and withdrawn on on-line status | |
| US5051606A (en) | Method of connecting and disconnecting a board in a hot state | |
| JPH02125314A (ja) | 回路装置、回路ネットワーク及び回路装置の活線挿入、抜去方法 | |
| JPH0667123B2 (ja) | 冗長給電装置 | |
| US6393509B2 (en) | Input/output device for connection and disconnection of active lines | |
| JP2000514580A (ja) | コンピュータ・バックプレーン上の電源結合を制御する方法および装置 | |
| JPH02126580A (ja) | パッケージ挿抜時の信号線雑音防止方式及び接続装置 | |
| JPH08125361A (ja) | 活性挿抜可能なプリント基板 | |
| JPS63240615A (ja) | インタ−フエイス回路 | |
| JPH08256191A (ja) | データ処理装置 | |
| JPH05304377A (ja) | 電子回路パッケージの活線挿抜回路 | |
| JPH0746758B2 (ja) | 挿抜検出回路が搭載された挿抜式電子回路ユニツト | |
| JPH0253125A (ja) | 電子機器の活線挿抜時における誤動作防止方法 | |
| JP3269291B2 (ja) | 活線挿抜方式 | |
| JP2701769B2 (ja) | 活線挿抜方式 | |
| JPS61216010A (ja) | 活栓插抜方式 | |
| JPH02297616A (ja) | 活性保守プリント板のリセット方式 | |
| JPS5827509Y2 (ja) | 接続機構 | |
| CN115826720A (zh) | 一种基于继电器的电脑接口电源通断控制器 | |
| JPH05227658A (ja) | 活線挿抜装置 | |
| JPH06138980A (ja) | 活線挿抜方式 | |
| CN121039600A (zh) | 连接器端口复用装置、方法及芯片 | |
| JPS63155796A (ja) | 電子装置 | |
| JP3114356B2 (ja) | データ処理装置及びパッケージの交換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 13 |