JPH0253125A - 電子機器の活線挿抜時における誤動作防止方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子機器や電子式キャッシュレジスタ等の電
子機器に備えられている信号接続用のコネクタに、この
電子機器が動作中において他の回路基板、あるいは外部
機器等を接離する際のコネフタの活線挿抜時において、
接続されるべき電子機器内に存在する信号やデータに誤
動作を防止させるための電子機器の活線挿抜時における
誤動作防止方法に関する。

〔従来の技術〕

このように外部の電子機器あるいは回路基板等の電子回
路を有する構造体と、コネクタを介して接離を行おうと
する電子機器においては、その装置内に備えられている
演算制御部に、中央処理装置（ＣＰＵ）や、各種メモリ
等がパスラインを介して設けられている。

そして、このような電子機器にあっては、電源がＯＮの
状態にある限り、各種メモリやＣＰＵ等は演算等の処理
動作を行っている。このため、これらの処理動作を行う
各種メモリやＣＰＵ等の間を繋いでいる前記パスライン
には常時、データや指令等の信号が存在している。

このように、パスラインに信号が存在している状態にお
いて、他の構造体との接続あるいは開離を行う場合は、
互いのパスラインを接続しなげればならないが、このよ
うな場合において従来はコネクタを用いていた。

〔発明が解決しようとする課題〕

しかしながら上述したように、コネクタを用いて互いの
機器の接離を行う場合には、接離される側の被接離機器
のパスラインに、多数の信号が存在しているため、接離
側の構造体のコネクタとの接離時のショックによりノイ
ズが発生し、このノイズによりパスラインにある信号に
悪影響を及ぼし、動作中の被接離機器のデータを誤らせ
たり、また誤動作を発生させたりするという問題があっ
た。

そして、この接離時における誤動作を防止するためには
、電子機器の電源をＯＦＦすれば良いのであるが、接離
を行う度に、その都度電源の切り換え動作を行うことは
非常に面倒であごばかりでなく、操作者が忘れてしまう
と、結果的には同様の問題を発生させることになる。

また、この接離に用いているコネクタのピンコンタクト
やソケットコンタクトを長くしたり短くしたすして、特
殊な構造のコネクタに形成して用いることも考えられる
が、このように特殊な形状に形成するにはコネクタ自体
が高価になってしまい、ひいては機器全体が高価になっ
てしまうという問題がある。

そこで、本発明は前記問題点を解決するためになされた
ものであり、被接離機器側の電源を接離を行う度にＯＦ
Ｆに切り換えずにＯＮの状態であっても、さらに特殊な
構造のコネクタを用いな（とも、動作中の被接離機器の
パスラインに存在している信号に影響を及ぼさずに接離
を可能とすると共に、データを誤らせたり、また誤動作
を発生させたりすることのない優れた電子機器の活線挿
抜時における誤動作防止方法を提供することを目的とす
る。

（課題を解決するための手段〕 上述した目的を達成するため本発明は、動作中の、電子
機器に、接続用の複数本の信号コンタクトを存するコネ
クタを介して、電子回路を有する構造体を電気的に接続
または開離する際の電子機器の活線挿抜時における誤動
作防止方法であって、前記電子機器側と構造体側の双方
に設けられたコネクタの複数の信号コンタクトのうちの
両端のコンタクトを接離コンタクトとして、少なくとも
電子機器側のコネクタの接離コンタクトを、ＥＯＲ回路
の二つの入力端子に接続すると共に、このＥＯＲ回路の
出力端子を電子機器のＣＰＵに接続する。

そして、前記電子機器側のコネクタに対して構造体側の
コネクタを、該コネクタの両端に設けられている接離コ
ンタクトの一方から接離が行われるように斜めに傾けて
挿抜を行うことにより、最初に互いのコネクタの一方の
接離コンタクトを接離し、この接離された一方の接離コ
ンタクトから入力端子によりＥＯＲ回路に異なる入力を
行って、ＥＯＲ回路からの出力信号を動作中の電子機器
のＣＰＵに出力して電子機器の動作を一旦停止させる。

この動作が停止している間に中央部の信号コンタクトを
接離した後、他方の接離コンタクトを接離して、前記一
方の接離コンタクトと同等の入力をＥＯＲ回路に入力す
ることにより、ＣＰＵへの出力信号を止めて、電子機器
の動作を再開させるようにしたものである。

〔作　　用〕

上述した方法によれば、被接離側の電子機器と接離側の
構造体とが開離されている場合は、少なくとも被接離側
の電子機器に設けられたＥＯＲ回路の入力端子には等し
い入力がなされているので、出力信号は出力されず電子
機器は動作中となっている。

この状態で、互いのコネクタの両端に設けられている接
離コンタクトの一方側から接離すると、前記ＥＯＲ回路
の一方の入力端子に異なる入力がなされ、ＥＯＲ回路は
出力信号を電子機器のＣＰＵに出力する。

これにより、電子機器はＣＰＵによって動作が停止され
、そしてこの停止した状態の時に信号コンタクトを接離
する。

信号コンタクトの接離がなされたら、最後に他方の接離
コンタクトを接離すると、ＥＯＲ回路の他方の端子にも
、前記一方の入力端子と同等の入力がなされ、これによ
り再入力端子への入力は等しくなって、ＥＯＲ回路から
電子機器のＣＰＵへの出力信号は停止される。

このため、電子機器は動作停止状態が解除され、その処
理動作を再開させる。

〔実　施　例〕

第１図は本発明の一実施例を示すブロック図、第２図は
本実施例に用いられるコネクタの構造図である。

まず、第２図により本実施例に用いられるコネクタの構
造を説明すると、図においてイはコネクタのプラグＰ側
を、口はこのプラグＰと対応して接続可能なコンセント
Ｃ側を示している。

ｌはプラグＰの基台、２はコンセントＣの基台で、これ
らは絶縁物により形成されてし）′る。

ＸはこのプラグＰ及びコンセントＣに設けられた第１の
接離コンタクトであり、プラグＰの基台１の一端には２
本の第１のピンコンタクト３　（３ａ。

３ｂ）が樹立され、他方のコンセントＣの基台２には、
これに対応する第１のソツケトコンタクト４　（４ａ、
４ｂ）が設けられている。

Ｙは第２の接離コンタクトであり、前記プラグＰの基台
１の他端側に樹立された２本の第２のピンコンタクト５
　（５ａ、５ｂ）と、この第２のピンコンタクト５　（
５ａ、５ｂ）に対応してコンセントＣの基台２の他端、
側に設けられた第２のソツケトコンタクト６　（６ａ、
６ｂ）とから成っている。

また、Ｚは情報や指令等の信号を授受するための信号コ
ンタクトで、前記基台ｌの第１のピンコンタクト３　（
３ａ、３ｂ）と第２のピンコンタクト５　（５ａ、５ｂ
）との間に１、または複数本の信号ピンコンタクト７と
、またこの信号ピンコンタクト７と対応する基台２側に
は信号ソケットコンタクト８が設けられている。

これら上述した各ピンコンタクト３，５及び７は基台１
の同一側面側に、またソケットコンタクト４，６及び８
は基台２の同一側面にそれぞれ整列して設けられている
と共に、各ピンコンタクト３．５及び７の長さｉ！１は
全て同一の長さとし、かつ各ソケットコンタクト４，６
及び８の長さ１２も全て同一の長さとしている。

このようなことから、プラグＰとコンセントＣとを接離
する場合、どち・らか一方、つまりプラグＰか、あるい
はコンセントＣを、互いのコンタクトが形成されている
接離面側を、対向する相手方の接離面側に対して斜めに
傾け、整列している複数のコンタクトの一方から順に接
離していくようにすることにより、中央の信号コンタク
トＺが接離される前後に、必ず両端に設けられている第
１及び第２の接離コンタクトＸ、Ｙが接離されるように
なっている。

また、９及び１０は基台１と２の各コンタクトにそれぞ
れ接続し、このコンタクトが設けられている基台１及び
２の反対側の面から延在されているリード線であり、電
子機器等の内部のパスライン等に接続される。

なお、第２図において接離用のコンタクトＸ及びＹはそ
れぞれ２個としているが、これに限るものではなく、必
要に応じてその数を増減することとしても良い。

次に、上述したプラグＰとコンセントＣから成るコネク
タを、被接離側の電子機器Ａと、接離側の電子機器や回
路基板等の構造体已に取りつけ、被接離側の電子機器Ａ
が動作中である場合に、前記コネクタの挿抜を行う活線
挿抜時における誤動作防止方法を示すブロック図を第１
図により説明する。

なお、以下の説明において、接離側の構造体Ｂは中央処
理装置（ＣＰＵ）を有していないものとする。

また、コネクタに関する符号については、第２図におい
て示したものと同一とする。

第１図において、１１はＣＰＵ、１２はプログラムメモ
リ、１３はデータメモリ、１４は入出力インタフェース
、１５はパスラインであり、これらは前記ＣＰＵＩ　１
のみが構造体Ｂに備えられていない他は、全て電子機器
゛Ａ及び構造体Ｂに設けられいる。

１６はＥＯＲ回路（エクスクル−シブオア回路）で、被
接離側の電子機器ＡのＣＰＵＩＩにその出力端子Ｗが接
続されている。そして二つの入力端子のうち、第１の入
力端子は前記プラグＰの第１のピンコンタクト３のうち
の一方の３ａに接続されており、かつ第２の入力端子は
第２のピンコンタクト５のうちの一方の５８に接続され
ている。

なお、ＥＯＲ回路１６の第１の入力端子、及び第２の入
力端子はプルアップ抵抗Ｒ１及びＲ２を介してハイレベ
ルに保持する電源已に接続されている。そして、前記第
１のビンコンタクト３のうちの他方の３ｂと、第２のビ
ンコンタクト５のうちの他方の５ｂは接地され、中央の
信号コンタクト７は、リード線９を介して電子機器Ａの
パスライン１５に接続されている。

そして、前記ＥＯＲ回路１６はその出力端子Ｗから電子
機器ＡのＣＰＵＩ　１に出力されることにより、他の構
造体Ｂとの接離があることを予告し、この予告に基づい
てＣＰＵＩ　ｌは電子機器Ａの処理動作を“待機”の状
態に保持すると同時に、オペレータに接離されたことを
ＥＲＭ１７により知らせるようになっている。

また、コンセントＣの第１．及び第２のソツケトコンタ
クト４と６は、いずれも接地されていると共に、前記プ
ラグＰと同様、中央の信号ソケットコンタクト８はリー
ド線１０を介して構造体Ｂのパスライン１．５に接続さ
れている。

このように構成された電子機器Ａと構造体Ｂとの接離動
作について、第１図に加えて第３図を用いて説明する。

第３図は本実施例の接離動作を示すタイムチャートであ
り、同図（ア）は第１接離コンタクト側から接続された
場合、（イ）は第２接離コンタクト側から接続された場
合、（つ）は第１接離コンタクト側から開離された場合
、（１）は第２接離コンタクト側から開離された場合を
示しており、それぞれ（ａ）は第１の接離コンタクトの
接離状態、ら）は第２の接離コンタクトの接離状態、（
Ｃ）は信号コンタクトの接離状態、（イ）はＥＯＲ回路
の出力信号の有無、（ｅ）は被接離側の電子機器Ａの動
作状態を示している。

まず、互いのコンタクトが第１図に示すように、プラグ
ＰとコンセントＣとは開離している場合は、ＥＯＲ回路
１６の第１入力端子はハイレベル、第２の入力端子もハ
イレベルの等しい電圧が入力されており、ＥＯＲ回路１
６から出力信号は出力されず、従って電気機器Ａは動作
中である。

このような状態において、第３図（ア）に示すように第
１の接離コンタクトＸ側からプラグＰとコンセントＣと
を、どちらか一方を斜めに傾けるようにして接続すると
、時刻Ｌ１で箋１の接離コンタクトＸがまず接続され、
これによりＥＯＲ回路１６の第１の入力端子にはローレ
ベルの電圧が、また第２の入力端子にはハイレベルの異
なる電圧が入力されるので、ＥＯＲ回路１６の出力端子
Ｗからは信号が電子機器ＡのＣＰＵＩ　１＜出力される
。

これにより、電気機器ＡはＣＰＵＩＩからの指令により
“待機”の状態となり、その処理動作を停止すると同時
に、オペレータに他の構造体Ｂが接続中であること、Ｅ
ＲＭ１７によって知らせる。

こうして動作中であった電子機器Ａが、その動作を停止
した後の時刻ｔ２で、信号コンタクトＺが接続される。

そして最後に、時刻ｔ３で他端例の第２の接離コンタク
トＹが接続されると、ＥＯＲ回路１６の第２の入力端子
に入力される電圧がハイレベルからローレベルになるこ
とにより、それぞれの入力端子の入力は等しくなり、従
って、ＥＯＲ回路１６から電子機器ＡのＣＰＵＩＩへの
出力端子Ｗからの信号の出力はなくなる。

このため、ＣＰＵＩＩは電子機器Ａの°“待機”状態を
解除し、その処理動作を再開させると同時に接続が終了
したことをＥＲＭ１７によりオペレータに知らせる。

次に、同図（イ）により、第２の接離コンタクトｙ側か
ら接続した場合を説明すると、時刻Ｌ４で第２の接離コ
ンタクトＹがまず接続され、これによりＥＯＲ回路１６
の第１の入力端子にはハイレベルの電圧が入力され、第
２の入力端子にはローレベルの電圧が入力されるので、
ＥＯＲ回路１６の出力端子Ｗからの信号が、電子機器Ａ
のＣＰＵ１１に出力される。

これにより、電気機器Ａは前記第１の接離コンタクトＸ
側から接続された時と同様に、゛待機”の状態となり、
その処理動作を停止すると同時に、オペレータに他の構
造体Ｂが接続中であることをＥＲＭ１７によって知らせ
る。

そして、動作中であった電子機器Ａがその動作を停止し
た後の時刻ｔ５で、信号コンタクトＺが接続され、最後
に、時刻Ｌ６で他端側の第１の接離コンタクトＸが接続
されると、ＥＯＲ回路１６の第１の入力端子に入力され
る電圧が、ハイレベルからローレベルとなって等しい入
力電圧となるので、ＥＯＲ回路１６の出力端子Ｗから電
子機雅人〇ＣＰＵＩ　１への出力は停止する。

これによりＣＰＵＩＩは電子機器Ａの″待機”状態を解
除し、その処理動作を再開させると同時に接続が終了し
たことをＥＲＭ１７によりオペレータに知らせる。

次に、接続されている状態から開離する際の動作状態を
説明する。

上述したように、プラグＰとコンセントＣとが接続され
ている状態にあっては、ＥＯＲ回路１６の第１の入力端
子、及び第２の入力端子に入力されている電圧は、共に
ローレベルであり、このためＥＯＲ回路１６．の出力端
子Ｗからは出力されず、従って電子機器Ａは動作中であ
る。

この状態で、プラグＰ或いはコンセントＣのどちらか一
方を、斜めに傾けるようにして他方から引き抜くことに
より、同図（つ）に示すように、最初に時刻ｔ７で、第
１の接離コンタクトＸが開離される。

これにより、ＥＯＲ回路１６の第１の入力端子にはハイ
レベルの電圧が入力され、第２の入力端子にはローレベ
ルの電圧が入力されるため、再入力端子の入力電圧は異
なり、従ってＥＯＲ回路１６の出力端子Ｗから、電子機
器ＡのＣＰＵＩ　１に信号が出力される。

これにより、前記接続の場合と同様に、電子機器Ａは“
待機”の状態となり、その処理動作を停止すると同時に
、オペレータに他の構造体Ｂが開離中であることをＥＲ
Ｍ１７により知らせる。

この後、動作中であった電子機器Ａの、その動作が停止
されている間の、時刻ｔ８において信号コンタクトＺの
開離を行う。

そして、最後に時刻Ｌ９において第２の接離コンタクト
Ｙが開離されると、ＥＯＲ回路１６の第２の入力端子に
入力される電圧がローレベルからハイレベルの電圧とな
る。これによりＥＯＲ回路１６の二つの入力端子は等し
い入力電圧となり、従ってＥＯＲ回路１６の出力端子Ｗ
から、電子機器ＡのＣＰＵＩ　１への信号はなくなる。

その結果、ＣＰＵＩＩの指令による“待機”状態は解除
され、電子機器Ａはその処理動作を再開させると同時に
、開離が終了したことを’Ｅ　ＲＭ１７によりオペレー
タに知らせる。

同図（１）は、第２の接離コンタクトＹ側から開離した
状態を示しており、これによれば、時刻ｔ１０において
第２の接離コンタクトＹが開離されると、これにより、
ＥＯＲ回路１６の第１の入力端子にはそのままローレベ
ルの電圧が入力され、第２の入力端子には開離されたこ
とによりハイレベルの電圧が人力される。

このため、両入力端子の入力電圧は異なり、ＥＯＲ回路
１６の出力端子Ｗから電子機雅人〇ＣＰＵ１ｌに信号が
、出力される。

これにより、前述した接続の場合と同様に、電子機器Ａ
はＣＰＵＩ　１の指令により“待機”の状態となって処
理動作を停止すると同時に、オペレータに他の構造体Ｂ
が開離中であることをＥＲＭ１７により知らせる。

この後、動作中であった電子機器Ａの、その動作が停止
されている間の、時刻ｔｌｌにおいて信号コンタクトＺ
の開離を行う。

そして、最後に時刻ｔ１２において第１の接離コンタク
トＸを開離すると、ＥＯＲ回路１６の第１の入力端子に
入力される電圧がローレベルからハイレベルとなる。従
って、ＥＯＲ回路１６の二つの入力端子は等しい入力と
なり、出力端子Ｗからの、電子機器ＡのＣＰＵＩＩに対
する信号は停止される。

これにより、ＣＰＵＩＩの指令による“待機”状態は解
除され、電子機器Ａはその処理動作を再開させると同時
に、開離が終了したことをＥＲＭ１７によりオペレータ
に知らせる。

なお、上述した実施例においては、被接離側の電子機器
ＡのみにＣＰＵＩＩが設けられ、接離側の構造体Ｂには
ＣＰＵＩ　１が設けられていない場合を説明したが、コ
ネクタのプラグＰ及びコンセントＣに、第１の接離コン
タクトＸ及び第２の接離コンタクトＹの数を増加して、
接離側の構造体ＢにもＣＰＵＩＩを設ければ、両方が動
作中の状態で接離を行うことが可能となる。

［発明の効果〕 以上説明したように本発明によれば、動作中の電子機器
と、接続しようとする他の構造体との双方に設けられた
コネクタの、複数の信号コンタクトのうちの両端のコン
タクトを接離コンタクトとし、少なくとも電子機器側の
コネクタの接離コンタクトを、Ｅ、ＯＲ回路の二つの入
力端子に接続すると共に、このＥＯＲ回路の出力端子を
電子機器のＣＰＵに接続する。

そして、この両コネクタを斜めに傾けて挿抜を行うこと
により、最初に互いの接離コンタクトの一方を接離して
ＥＯＲ回路に異なる入力を行い、このＥＯＲ回路からの
出力信号により電子機器の動作を一旦停止させ、この動
作が停止している間に中央部の信号コンタクトを接離し
た後、他方の接離コンタクトを接離して、ＥＯＲ回路の
出力信号を止めて、電子機器の動作を再制させるように
したものである。

このように、信号コンタクトが接続される時に動作中で
あった電子機器は、電源を切らなくとも動作が停止状態
となるので、電子機器のパスラインには信号が存在しな
くなり、従って接離側の構造体のコネクタの接離時のシ
ョックを受けることはなくなる。このため、ショックに
よるノイズからの悪影響がなくなるので、データの誤り
や、誤動作を確実に防止することができる。

さらに、従来はこの接離時のショックを避けるために、
接離を行う度に電子機器の電源をＯＦＦにしていたが、
本発明によれば接離時おいて自動的に動作が停止される
ので、面倒な切り換え操作を行わなくとも良く、操作者
が忘れてしまうことによる障害も防止されると共に、こ
の接離時の操作は極めて簡略となった。

また、コンタクトを長くしたり、短くした特殊なコネク
タを用いなくとも、通常のコネクタを斜めに傾けて接離
するだけで良いので、高価格化となることもない。

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロック図、第２図は
本実施例に用いられるコネクタの構造図、第３図は本実
施例の動作状態を示すタイムチャートである。 Ａ・・・電子機器 Ｂ・・・構造体 Ｘ・・・第１の接離コンタクト Ｙ・・・第２の接離コンタ Ｚ・・・信号コンタクト １１・・・ＣＰＵ １５・・・パスライン １６・・・ＥＯＲ回路 り

Claims (1)

1. 【特許請求の範囲】 １、動作中の電子機器に、接続用の複数本の信号コンタ
   クトを有するコネクタを介して、電子回路を有する構造
   体を電気的に接続または開離する際の電子機器の活線挿
   抜時における誤動作防止方法であって、 前記電子機器側と構造体側の双方に設けられたコネクタ
   の複数の信号コンタクトのうちの両端のコンタクトを接
   離コンタクトとして、少なくとも電子機器側のコネクタ
   の接離コンタクトを、ＥＯＲ回路の二つの入力端子に接
   続すると共に、このＥＯＲ回路の出力端子を電子機器の
   ＣＰＵに接続し、 電子機器側のコネクタに対して構造体側のコネクタを、
   該コネクタの両端に設けられている接離コンタクトの一
   方から接離が行われるように斜めに傾けて挿抜を行うこ
   とにより、最初に互いのコネクタの一方の接離コンタク
   トを接離し、この接離された一方の接離コンタクトから
   入力端子によりＥＯＲ回路に異なる入力を行って、ＥＯ
   Ｒ回路から出力された信号を動作中の電子機器のＣＰＵ
   に出力して電子機器の動作を一旦停止させ、 動作が停止している間に中央部の信号コンタクトを接離
   し、 この後他方の接離コンタクトを接離して、前記一方の接
   離コンタクトと同等の入力をＥＯＲ回路に入力すること
   により、ＣＰＵへの出力信号を止めて、電子機器の動作
   を再開させることを特徴とする電子機器の活線挿抜時に
   おける誤動作防止方法。