JPH021270B2 - - Google Patents
Info
- Publication number
- JPH021270B2 JPH021270B2 JP5196279A JP5196279A JPH021270B2 JP H021270 B2 JPH021270 B2 JP H021270B2 JP 5196279 A JP5196279 A JP 5196279A JP 5196279 A JP5196279 A JP 5196279A JP H021270 B2 JPH021270 B2 JP H021270B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- output
- gate
- signal generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
本発明はレベル検出回路に関するもので、特に
ダイナミツク型のレベル検出回路において入力信
号の状態に応じて多数の検出レベルの切換えを可
能にするための回路構成に関するものである。 なお以下の説明はすべてＮチヤネルMOS電界
効果トランジスタ（以下MOSTと呼ぶ）で行な
うが、これは説明の便宜であり、例えばＰチヤネ
ルMOSTでもよいし又他のどのような絶縁型電
界効果トランジスタでも本質的に同様である。 従来のダイナミツク型レベル検出回路を第１図
に示し、それの動作波形を第２図に示す。 以下、第２図の動作波形を用いて第１図に示し
た従来のレベル検出回路の動作を説明する。ただ
しここに使用されているMOSTの閾値電圧はす
べて等しくVTであると仮定して説明するが、こ
れは説明を判り易くするための便宜である。 まずリセツト信号端子Ｐ１が高レベル（電圧
VDD）のときには、節点Ｎ１，Ｎ２，Ｎ３は低レ
ベル（接地電圧）に、また出力信号端子OUTは
高レベル（電源電圧VDDからMOSTの閾値電圧VT
を引いた電圧）に保たれている。 次にリセツト信号端子Ｐ１を低レベルにして節
点Ｎ１，Ｎ２，Ｎ３および出力信号端子OUTを
浮遊状態にしておき、入力信号端子INに入力信
号vaを加える。そうするとMOST T11は入力信
号vaがMOST T11の閾値電圧VTより大きくなり
始める時刻t1から導通状態となり、節点Ｎ１の電
位が上がり始める。さらに節点Ｎ１の電位が
MOST T21の閾値電圧VTより大きくなると、
MOST T21は導通状態となり節点Ｎ２の電位が
上がり始める（時刻t2）。このとき入力信号vaの
電圧レベルは節点Ｎ１の電位がVTであるので、
それよりさらにVTだけ高い2VTとなつている。同
様に節点Ｎ２の電位がVTになると、MOST T31
が導通状態となり節点Ｎ３の電位が上がり始める
（時刻t3）。このときの入力信号vaの電圧レベルは
3VTである。さらに節点Ｎ３の電位がVTより高く
なる（時刻t4）と、MOST BT1が導通状態とな
りMOST BT1のドレインとMOST BT2のソー
スとの間に蓄えられている電荷を放電させ始める
ので出力信号端子OUTの電位は低下して低レベ
ルとなる。このときの入力信号vaの電圧レベルは
4VTとなつている。従つてこの回路は、入力信号
vaの最終電圧レベルVAが4VT以上になるときに入
力信号vaが4VTになる時刻（t4）を検出するため
のものであるともみることができる。また各節点
Ｎ１，Ｎ２，Ｎ３の電位はそれぞれ（VA−VT）、
（VA−2VT）、（VA−3VT）となる。以上述べたと
同様に、入力信号vaが3VTや2VTになる時刻を検
出するためには、MOST T11を取り去つて節点
Ｎ１へ直接に入力信号vaを加えたり、MOST
T21を取り去つて節点Ｎ２へ直接に入力信号vaを
加えることによつてなされていた。また入力信号
Vaが4VTより大きな場合には、MOST T11，
T21，T31およびT12，T22，T32の個数を先に説明
した動作がなされるような接続で増やしてゆくと
5VT、6VT、…、nVTと検出レベルを高くするこ
とができた。 以上、詳述したのが第１図に例示した従来のレ
ベル検出回路である。しかし、これらはすべて１
つの回路で１種類のレベルしか検出できず、数種
類のレベルを入力信号vaの状態に応じて検出する
ためにはその種類の数と同数の回路を必要とする
という欠点を持つていた。 本発明は、以上説明してきた従来例の記号を使
つて説明すれば入力信号vaの検出レベルに応じて
MOST T11のゲート、節点Ｎ１、節点Ｎ２と節
点Ｎ３とを短絡し、MOST T11，T21，T31によ
る電圧の低下を制御することにより、上記欠点を
除去し、入力信号vaの状態に応じて数種類の検出
レベルを設定する場合にもそのレベル数に応じて
わずかなMOSTを追加することにより１つの回
路で多くの異なつたレベルを検出することができ
るようにした、レベル検出回路を提供しようとす
るものである。 本発明によれば、第３図及び第４図に示したよ
うに、第１の入力端子Ai、第２の入力端子Bi、第
３の入力端子Ci、第１の出力端子Di、第２の出力
端子Ei、第３の出力端子Fi、および第１の電源へ
の接続端子VDとを具備したｎ（ｉ＝１、２、…、
ｎ−１、ｎ、ｎ≧１の整数）個の信号発生回路Si
とｎ個のトランスフアゲートGTiと第１の出力ト
ランジスタBT1と第２の出力トランジスタBT2と
からなるレベル検出回路であつて、ｉ段目の信号
発生回路Siの第１の入力端子Aiを前段の信号発生
回路Si-1の第１の出力端子Di-1に接続すると共に
ｉ段目のトランスフアゲートGTiのドレインに接
続し、前記ｉ段目の信号発生回路Siの第３の入力
端子Ciを前段の信号発生回路Si-1の第３の出力端
子Fi-1に接続し、前記ｉ段目の信号発生回路Siの
第２の出力端子Eiを前記ｉ段目のトランスフアゲ
ートGTiのゲートに接続し、ｎ個すべてのトラン
スフアゲートGTiのソースと最終段の信号発生回
路Soの第１の出力端子Doとを共通接続して第１
の出力トランジスタBT1のゲートに接続し、前記
第１の出力トランジスタBT1のソースを接地し、
前記第１の出力トランジスタBT1のドレインを第
２の出力トランジスタBT2のソースに接続すると
ともに出力信号端子OUTに接続し、前記第２の
出力トランジスタBT2のゲートとｎ個すべての信
号発生回路Siの第２の入力端子Biとを共通接続し
てリセツト信号端子Ｐ１に接続し、前記第２の出
力トランジスタBT2のドレインを第１の電源と等
しいかもしくは異なる第２の電源印加端子VEに
接続し、ｎ個すべての信号発生回路Siの第１の電
源への接続端子VDとを共通接続して第１の電源
印加端子VDDに接続し、初段の信号発生回路S1の
第１の入力端子A1を入力信号端子INに接続し、
前記初段の信号発生回路S1の第３の入力端子C1
を検出レベル設定信号端子Ｐ２に接続したもので
あり、ｎ個すべての信号発生回路Siが、第１のト
ランジスタTi1のドレインを第１の電源への接続
端子VDに接続し、前記第１のトランジスタTi1の
ゲートを前記第１の入力端子Aiに接続し、前記第
１のトランジスタTi1のソースを第２のトランジ
スタTi2のドレインに接続すると共に前記第１の
出力端子Diに接続し、前記第２のトランジスタ
Ti2のゲートを前記第２の入力端子Biに接続し、
前記第２のトランジスタTi2のソースを接地し、
第３のトランジスタTi3のドレインを前記第１の
電源への接続端子VDに接続し、前記第３のトラ
ンジスタTi3のゲートを前記第３の入力端子Ciに
接続し、前記第３のトランジスタTi3のソースを
第４のトランジスタTi4のドレインに接続すると
共に前記第３の出力端子Fiに接続し、前記第４の
トランジスタTi4のゲートを前記第２の入力端子
Biに接続し、前記第４のトランジスタTi4のソー
スを接地し、第５のトランジスタTi5のドレイン
を前記第１の電源への接続端子VDに接続し、前
記第５のトランジスタTi5のゲートを前記第２の
入力端子Biに接続し、前記第５のトランジスタ
Ti5のソースを第６のトランジスタTi6のドレイン
に接続すると共に前記第２の出力端子Eiに接続
し、前記第６のトランジスタTi6のゲートを前記
第３の出力端子Fiに接続し、前記第６のトランジ
スタTi6のソースを接地して、構成されたもので
あること、を特徴とするレベル検出回路を得る。 以下、典型的な実施例を用いて本発明を詳述す
る。 第５図は本発明をｎ＝３として実施した３段接
続のときの実施例を一例として示したものであ
る。第１図と同等部分には便宜上同一符号を付し
てある。第６図には第５図の主要な部分の電圧波
形を示す。 第５図において、MOST T11，T12，T13，
T14，T15，T16はそれぞれｉ＝１段目の信号発生
回路S1を構成する第１、第２、第３、第４、第
５、第６ののトランジスタという意味で添字を付
してある。同様にしてT32は３段目信号発生回路
S3の第２のトランジスタという意味であり、GT2
は２段目のトランスフアゲートという意味であ
る。 また節点A1，B1，C1，D1，E1，F1は１段目の
信号発生回路S1の第１、第２、第３の入力端子及
び第１、第２、第３の出力端子を単に節点と言い
かえたものである。同様にして節点D3は３段目
の信号発生回路S3の第１の出力端子を節点と言い
かえたものである。 ここでも、使用するMOSTの閾値電圧はすべ
て等しくVTであると仮定するが、これは前記従
来例の場合と同じであり、この仮定が説明の便宜
からのものであり本発明を限定するものではない
ことは当然である。 本実施例によつて入力信号vaがVTをすぎる時
刻を検出するためには、トランスフアゲートGT1
を導通状態にするとよい。そうすると節点A1と
D3が短絡されるために、入力信号vaは出力トラ
ンジスタBT1のゲートに直接かかつてくる。従つ
て入力信号vaがVTより大きくなると出力トラン
ジスタBT1が導通状態となるので、出力信号端子
OUTの電位が低下するのである。同様に入力信
号vaが2VTをすぎる時刻を検出するためには、ト
ランスフアゲートGT1を非導通状態してトランス
フアゲートGT2を導通状態にすればよく、このと
き節点A2とD3が短絡されるので、入力信号vaが
MOST T11と出力トランジスタBT1を同時に導
通状態にする電圧レベルのとき、すなわち2VTの
ときに出力信号端子OUTに出力信号が得られる。
またトランスフアゲートGT1，GT2を非導通状態
にしトランスフアゲートGT3を導通状態とする
と、MOST T11，T21と出力トランジスタBT1に
おける電圧レベルの低下分すなわち3VTよりも入
力信号vaが大きくなつたときに出力信号が得られ
る。 また、MOST T13，T14，T15，T16，T23，
T24，T25，T26，T33，T34，T35，T36からなる
信号発生回路S1，S2，S3の部分は検出レベル設定
信号端子Ｐ２に加わる電圧レベルに応じて検出レ
ベル切換信号を発生しトランスフアゲートGT1，
GT2，GT3に加えるためのものである。 ここで第５図に示した回路の動作を第６図に示
す動作波形を用いて説明する。 リセツト信号端子Ｐ１が高レベルのときには節
点A2，A3，D3，C2，C3およびF3が低レベルとな
るので、MOST T21，T31，T16，T26，T36，
T23，T33および出力トランジスタBT1が非導通
状態となり、節点E1，E2，E3および出力信号端
子OUTが高レベルになる。そこでリセツト信号
端子Ｐ１を低レベルにするとすべての節点が浮遊
状態となる。ただしこのとき検出レベル設定信号
端子Ｐ２は低レベルにあるものとする。ここで検
出レベル設定信号端子Ｐ２を一定のレベルVP2に
定める。そうすると先にも説明したと同様に、節
点C2，C3，F3の電位はそれぞれ（VP2−VT）、
（VP2−2VT）、（VP2−3VT）となるがこれらが負
となることはない。すなわちVP2が2.5VTのとき
には、節点C2，C3，F3の各電位はそれぞれ
1.5VT、0.5VT、０となる。また、節点E1，E2，
E3を低レベルにするため、すなわちMOST T16，
T26，T36を導通状態にするためには、節点C2，
C3，F3の電位がそれぞれVT以上であればよい。
従つて節点E1が低レベルとなるには （VP2−VT）＞VT ∴VP2＞2VT の条件を満たすときである。同様に節点E2，E3
が低レベルとなるのは、VP2が以下の条件を満た
すときである。 （VP2−2VT）＞VT ∴VP2＞3VT （VP2−3VT）＞VT ∴VP2＞4VT このようにリセツト信号端子Ｐ１が低レベルに
なつた後で検出レベル設定信号端子Ｐ２の電圧レ
ベルが一定のレベルVP2に定まつたとき、そのレ
ベルVP2の大きさに応じて節点E1，E2，E3のレベ
ルが決まる。この関係を次表にまとめ、高レベル
をＨで低レベルをＬで示した。
ダイナミツク型のレベル検出回路において入力信
号の状態に応じて多数の検出レベルの切換えを可
能にするための回路構成に関するものである。 なお以下の説明はすべてＮチヤネルMOS電界
効果トランジスタ（以下MOSTと呼ぶ）で行な
うが、これは説明の便宜であり、例えばＰチヤネ
ルMOSTでもよいし又他のどのような絶縁型電
界効果トランジスタでも本質的に同様である。 従来のダイナミツク型レベル検出回路を第１図
に示し、それの動作波形を第２図に示す。 以下、第２図の動作波形を用いて第１図に示し
た従来のレベル検出回路の動作を説明する。ただ
しここに使用されているMOSTの閾値電圧はす
べて等しくVTであると仮定して説明するが、こ
れは説明を判り易くするための便宜である。 まずリセツト信号端子Ｐ１が高レベル（電圧
VDD）のときには、節点Ｎ１，Ｎ２，Ｎ３は低レ
ベル（接地電圧）に、また出力信号端子OUTは
高レベル（電源電圧VDDからMOSTの閾値電圧VT
を引いた電圧）に保たれている。 次にリセツト信号端子Ｐ１を低レベルにして節
点Ｎ１，Ｎ２，Ｎ３および出力信号端子OUTを
浮遊状態にしておき、入力信号端子INに入力信
号vaを加える。そうするとMOST T11は入力信
号vaがMOST T11の閾値電圧VTより大きくなり
始める時刻t1から導通状態となり、節点Ｎ１の電
位が上がり始める。さらに節点Ｎ１の電位が
MOST T21の閾値電圧VTより大きくなると、
MOST T21は導通状態となり節点Ｎ２の電位が
上がり始める（時刻t2）。このとき入力信号vaの
電圧レベルは節点Ｎ１の電位がVTであるので、
それよりさらにVTだけ高い2VTとなつている。同
様に節点Ｎ２の電位がVTになると、MOST T31
が導通状態となり節点Ｎ３の電位が上がり始める
（時刻t3）。このときの入力信号vaの電圧レベルは
3VTである。さらに節点Ｎ３の電位がVTより高く
なる（時刻t4）と、MOST BT1が導通状態とな
りMOST BT1のドレインとMOST BT2のソー
スとの間に蓄えられている電荷を放電させ始める
ので出力信号端子OUTの電位は低下して低レベ
ルとなる。このときの入力信号vaの電圧レベルは
4VTとなつている。従つてこの回路は、入力信号
vaの最終電圧レベルVAが4VT以上になるときに入
力信号vaが4VTになる時刻（t4）を検出するため
のものであるともみることができる。また各節点
Ｎ１，Ｎ２，Ｎ３の電位はそれぞれ（VA−VT）、
（VA−2VT）、（VA−3VT）となる。以上述べたと
同様に、入力信号vaが3VTや2VTになる時刻を検
出するためには、MOST T11を取り去つて節点
Ｎ１へ直接に入力信号vaを加えたり、MOST
T21を取り去つて節点Ｎ２へ直接に入力信号vaを
加えることによつてなされていた。また入力信号
Vaが4VTより大きな場合には、MOST T11，
T21，T31およびT12，T22，T32の個数を先に説明
した動作がなされるような接続で増やしてゆくと
5VT、6VT、…、nVTと検出レベルを高くするこ
とができた。 以上、詳述したのが第１図に例示した従来のレ
ベル検出回路である。しかし、これらはすべて１
つの回路で１種類のレベルしか検出できず、数種
類のレベルを入力信号vaの状態に応じて検出する
ためにはその種類の数と同数の回路を必要とする
という欠点を持つていた。 本発明は、以上説明してきた従来例の記号を使
つて説明すれば入力信号vaの検出レベルに応じて
MOST T11のゲート、節点Ｎ１、節点Ｎ２と節
点Ｎ３とを短絡し、MOST T11，T21，T31によ
る電圧の低下を制御することにより、上記欠点を
除去し、入力信号vaの状態に応じて数種類の検出
レベルを設定する場合にもそのレベル数に応じて
わずかなMOSTを追加することにより１つの回
路で多くの異なつたレベルを検出することができ
るようにした、レベル検出回路を提供しようとす
るものである。 本発明によれば、第３図及び第４図に示したよ
うに、第１の入力端子Ai、第２の入力端子Bi、第
３の入力端子Ci、第１の出力端子Di、第２の出力
端子Ei、第３の出力端子Fi、および第１の電源へ
の接続端子VDとを具備したｎ（ｉ＝１、２、…、
ｎ−１、ｎ、ｎ≧１の整数）個の信号発生回路Si
とｎ個のトランスフアゲートGTiと第１の出力ト
ランジスタBT1と第２の出力トランジスタBT2と
からなるレベル検出回路であつて、ｉ段目の信号
発生回路Siの第１の入力端子Aiを前段の信号発生
回路Si-1の第１の出力端子Di-1に接続すると共に
ｉ段目のトランスフアゲートGTiのドレインに接
続し、前記ｉ段目の信号発生回路Siの第３の入力
端子Ciを前段の信号発生回路Si-1の第３の出力端
子Fi-1に接続し、前記ｉ段目の信号発生回路Siの
第２の出力端子Eiを前記ｉ段目のトランスフアゲ
ートGTiのゲートに接続し、ｎ個すべてのトラン
スフアゲートGTiのソースと最終段の信号発生回
路Soの第１の出力端子Doとを共通接続して第１
の出力トランジスタBT1のゲートに接続し、前記
第１の出力トランジスタBT1のソースを接地し、
前記第１の出力トランジスタBT1のドレインを第
２の出力トランジスタBT2のソースに接続すると
ともに出力信号端子OUTに接続し、前記第２の
出力トランジスタBT2のゲートとｎ個すべての信
号発生回路Siの第２の入力端子Biとを共通接続し
てリセツト信号端子Ｐ１に接続し、前記第２の出
力トランジスタBT2のドレインを第１の電源と等
しいかもしくは異なる第２の電源印加端子VEに
接続し、ｎ個すべての信号発生回路Siの第１の電
源への接続端子VDとを共通接続して第１の電源
印加端子VDDに接続し、初段の信号発生回路S1の
第１の入力端子A1を入力信号端子INに接続し、
前記初段の信号発生回路S1の第３の入力端子C1
を検出レベル設定信号端子Ｐ２に接続したもので
あり、ｎ個すべての信号発生回路Siが、第１のト
ランジスタTi1のドレインを第１の電源への接続
端子VDに接続し、前記第１のトランジスタTi1の
ゲートを前記第１の入力端子Aiに接続し、前記第
１のトランジスタTi1のソースを第２のトランジ
スタTi2のドレインに接続すると共に前記第１の
出力端子Diに接続し、前記第２のトランジスタ
Ti2のゲートを前記第２の入力端子Biに接続し、
前記第２のトランジスタTi2のソースを接地し、
第３のトランジスタTi3のドレインを前記第１の
電源への接続端子VDに接続し、前記第３のトラ
ンジスタTi3のゲートを前記第３の入力端子Ciに
接続し、前記第３のトランジスタTi3のソースを
第４のトランジスタTi4のドレインに接続すると
共に前記第３の出力端子Fiに接続し、前記第４の
トランジスタTi4のゲートを前記第２の入力端子
Biに接続し、前記第４のトランジスタTi4のソー
スを接地し、第５のトランジスタTi5のドレイン
を前記第１の電源への接続端子VDに接続し、前
記第５のトランジスタTi5のゲートを前記第２の
入力端子Biに接続し、前記第５のトランジスタ
Ti5のソースを第６のトランジスタTi6のドレイン
に接続すると共に前記第２の出力端子Eiに接続
し、前記第６のトランジスタTi6のゲートを前記
第３の出力端子Fiに接続し、前記第６のトランジ
スタTi6のソースを接地して、構成されたもので
あること、を特徴とするレベル検出回路を得る。 以下、典型的な実施例を用いて本発明を詳述す
る。 第５図は本発明をｎ＝３として実施した３段接
続のときの実施例を一例として示したものであ
る。第１図と同等部分には便宜上同一符号を付し
てある。第６図には第５図の主要な部分の電圧波
形を示す。 第５図において、MOST T11，T12，T13，
T14，T15，T16はそれぞれｉ＝１段目の信号発生
回路S1を構成する第１、第２、第３、第４、第
５、第６ののトランジスタという意味で添字を付
してある。同様にしてT32は３段目信号発生回路
S3の第２のトランジスタという意味であり、GT2
は２段目のトランスフアゲートという意味であ
る。 また節点A1，B1，C1，D1，E1，F1は１段目の
信号発生回路S1の第１、第２、第３の入力端子及
び第１、第２、第３の出力端子を単に節点と言い
かえたものである。同様にして節点D3は３段目
の信号発生回路S3の第１の出力端子を節点と言い
かえたものである。 ここでも、使用するMOSTの閾値電圧はすべ
て等しくVTであると仮定するが、これは前記従
来例の場合と同じであり、この仮定が説明の便宜
からのものであり本発明を限定するものではない
ことは当然である。 本実施例によつて入力信号vaがVTをすぎる時
刻を検出するためには、トランスフアゲートGT1
を導通状態にするとよい。そうすると節点A1と
D3が短絡されるために、入力信号vaは出力トラ
ンジスタBT1のゲートに直接かかつてくる。従つ
て入力信号vaがVTより大きくなると出力トラン
ジスタBT1が導通状態となるので、出力信号端子
OUTの電位が低下するのである。同様に入力信
号vaが2VTをすぎる時刻を検出するためには、ト
ランスフアゲートGT1を非導通状態してトランス
フアゲートGT2を導通状態にすればよく、このと
き節点A2とD3が短絡されるので、入力信号vaが
MOST T11と出力トランジスタBT1を同時に導
通状態にする電圧レベルのとき、すなわち2VTの
ときに出力信号端子OUTに出力信号が得られる。
またトランスフアゲートGT1，GT2を非導通状態
にしトランスフアゲートGT3を導通状態とする
と、MOST T11，T21と出力トランジスタBT1に
おける電圧レベルの低下分すなわち3VTよりも入
力信号vaが大きくなつたときに出力信号が得られ
る。 また、MOST T13，T14，T15，T16，T23，
T24，T25，T26，T33，T34，T35，T36からなる
信号発生回路S1，S2，S3の部分は検出レベル設定
信号端子Ｐ２に加わる電圧レベルに応じて検出レ
ベル切換信号を発生しトランスフアゲートGT1，
GT2，GT3に加えるためのものである。 ここで第５図に示した回路の動作を第６図に示
す動作波形を用いて説明する。 リセツト信号端子Ｐ１が高レベルのときには節
点A2，A3，D3，C2，C3およびF3が低レベルとな
るので、MOST T21，T31，T16，T26，T36，
T23，T33および出力トランジスタBT1が非導通
状態となり、節点E1，E2，E3および出力信号端
子OUTが高レベルになる。そこでリセツト信号
端子Ｐ１を低レベルにするとすべての節点が浮遊
状態となる。ただしこのとき検出レベル設定信号
端子Ｐ２は低レベルにあるものとする。ここで検
出レベル設定信号端子Ｐ２を一定のレベルVP2に
定める。そうすると先にも説明したと同様に、節
点C2，C3，F3の電位はそれぞれ（VP2−VT）、
（VP2−2VT）、（VP2−3VT）となるがこれらが負
となることはない。すなわちVP2が2.5VTのとき
には、節点C2，C3，F3の各電位はそれぞれ
1.5VT、0.5VT、０となる。また、節点E1，E2，
E3を低レベルにするため、すなわちMOST T16，
T26，T36を導通状態にするためには、節点C2，
C3，F3の電位がそれぞれVT以上であればよい。
従つて節点E1が低レベルとなるには （VP2−VT）＞VT ∴VP2＞2VT の条件を満たすときである。同様に節点E2，E3
が低レベルとなるのは、VP2が以下の条件を満た
すときである。 （VP2−2VT）＞VT ∴VP2＞3VT （VP2−3VT）＞VT ∴VP2＞4VT このようにリセツト信号端子Ｐ１が低レベルに
なつた後で検出レベル設定信号端子Ｐ２の電圧レ
ベルが一定のレベルVP2に定まつたとき、そのレ
ベルVP2の大きさに応じて節点E1，E2，E3のレベ
ルが決まる。この関係を次表にまとめ、高レベル
をＨで低レベルをＬで示した。
【表】
従つて検出レベル設定信号端子Ｐ２の電圧レベ
ルVP2が2VTより低いときには、節点E1は高レベ
ルとなりトランスフアゲートGT1が導通状態とな
るので、前述したように節点A1とD3が短絡され
入力信号vaの電圧レベルがVTより大きなる時刻t1
に出力信号端子OUTの電位が低下する。またVP2
が2VT以上で3VTよりも低いときには、節点E1は
低レベルとなり従つてトランスフアゲートGT1は
非導通状態となるが、節点E2は高レベルとなり
トランスフアゲートGT2が導通状態となるため節
点A2とD3が短絡され、結果として入力信号vaの
電圧レベルが2VTより大きくなる時刻t2に出力信
号が得られる。同様にVP2が3VT以上で4VTより低
いときにはトランスフアゲートGT1，GT2が非導
通状態となりトランスフアゲートGT3が導通状態
となるので、入力信号vaの電圧レベルが3VTとな
る時刻t3に出力信号が得られる。VP2が4VT以上
のときには節点E1，E2，E3が低レベルになるの
でトランスフアゲートGT1，GT2，GT3が非導通
状態となり、入力信号vaの電圧レベルが4VTとな
る時刻t4に出力信号が出力信号端子OUTから得
られる。 以上のような考え方によると本実施例では検出
レベルを４種に取つたが、若干のMOSTを追加
することによつてMOSTの閾値電圧VTの整数倍
の検出レベルを設定できる。また入力信号vaの最
大電圧レベルVAと検出レベル設定信号端子Ｐ２
の電圧レベルVP2とを等しく取つたとき検出レベ
ルはVAのレベルの高低にかかわらずほぼnVT＜
VAを満たす電圧レベルnVTとなる。ただしｎは
零を除く最大の整数とする。こるすることによつ
てVAがVT以上の電圧レベルを持つときには必ら
ず出力信号が得られる。 本発明は以上詳述したように、ダイナミツク型
レベル検出回路において若干のMOSTと検出レ
ベル切換信号発生回路を追加することにより、１
つの回路で数種類のレベルの検出ができ、また入
力信号の高低にかかわらず入力信号の最大電圧レ
ベルに応じたレベルを検出して必らず出力信号を
得ることができる利点を有する。
ルVP2が2VTより低いときには、節点E1は高レベ
ルとなりトランスフアゲートGT1が導通状態とな
るので、前述したように節点A1とD3が短絡され
入力信号vaの電圧レベルがVTより大きなる時刻t1
に出力信号端子OUTの電位が低下する。またVP2
が2VT以上で3VTよりも低いときには、節点E1は
低レベルとなり従つてトランスフアゲートGT1は
非導通状態となるが、節点E2は高レベルとなり
トランスフアゲートGT2が導通状態となるため節
点A2とD3が短絡され、結果として入力信号vaの
電圧レベルが2VTより大きくなる時刻t2に出力信
号が得られる。同様にVP2が3VT以上で4VTより低
いときにはトランスフアゲートGT1，GT2が非導
通状態となりトランスフアゲートGT3が導通状態
となるので、入力信号vaの電圧レベルが3VTとな
る時刻t3に出力信号が得られる。VP2が4VT以上
のときには節点E1，E2，E3が低レベルになるの
でトランスフアゲートGT1，GT2，GT3が非導通
状態となり、入力信号vaの電圧レベルが4VTとな
る時刻t4に出力信号が出力信号端子OUTから得
られる。 以上のような考え方によると本実施例では検出
レベルを４種に取つたが、若干のMOSTを追加
することによつてMOSTの閾値電圧VTの整数倍
の検出レベルを設定できる。また入力信号vaの最
大電圧レベルVAと検出レベル設定信号端子Ｐ２
の電圧レベルVP2とを等しく取つたとき検出レベ
ルはVAのレベルの高低にかかわらずほぼnVT＜
VAを満たす電圧レベルnVTとなる。ただしｎは
零を除く最大の整数とする。こるすることによつ
てVAがVT以上の電圧レベルを持つときには必ら
ず出力信号が得られる。 本発明は以上詳述したように、ダイナミツク型
レベル検出回路において若干のMOSTと検出レ
ベル切換信号発生回路を追加することにより、１
つの回路で数種類のレベルの検出ができ、また入
力信号の高低にかかわらず入力信号の最大電圧レ
ベルに応じたレベルを検出して必らず出力信号を
得ることができる利点を有する。
第１図は従来のレベル検出回路を示す回路図、
第２図は第１図の回路の動作波形図、第３図は本
発明の構成を示すブロツク図、第４図は第３図に
用いているブロツクの内部構成を示す回路図、第
５図は本発明の一実施例を示す回路図、第６図は
第５図の回路の各部における動作波形図である。 図においてINは入力端子；OUTは出力信号端
子；Ｐ１はリセツト信号端子；Ｐ２は検出レベル
設定信号端子；VDD，VEは電源端子；BT1，BT2
は出力トランジスタ；GTiはトランスフアゲー
ト；Siはｉ段目信号発生回路；Ai，Bi，Ci，Di，
Ei，Fiはｉ段目の信号発生回路Siの端子；Ti1，
Ti2，Ti3，Ti4，Ti5，Ti6はそれぞれｉ段目の信号
発生回路Siを構成する第１、第２、第３、第４、
第５、第６のトランジスタを示す。
第２図は第１図の回路の動作波形図、第３図は本
発明の構成を示すブロツク図、第４図は第３図に
用いているブロツクの内部構成を示す回路図、第
５図は本発明の一実施例を示す回路図、第６図は
第５図の回路の各部における動作波形図である。 図においてINは入力端子；OUTは出力信号端
子；Ｐ１はリセツト信号端子；Ｐ２は検出レベル
設定信号端子；VDD，VEは電源端子；BT1，BT2
は出力トランジスタ；GTiはトランスフアゲー
ト；Siはｉ段目信号発生回路；Ai，Bi，Ci，Di，
Ei，Fiはｉ段目の信号発生回路Siの端子；Ti1，
Ti2，Ti3，Ti4，Ti5，Ti6はそれぞれｉ段目の信号
発生回路Siを構成する第１、第２、第３、第４、
第５、第６のトランジスタを示す。
Claims (1)
- １ 第１の入力端子Ai、第２の入力端子Bi、第３
の入力端子Ci、第１の出力端子Di、第２の出力端
子Ei、第３の出力端子Fi、および第１の電源への
接続端子VDとを具備したｎ（ｉ＝１、２、…、ｎ
−１、ｎ、ｎ≧１の整数）個の信号発生回路Siと
ｎ個のトランスフアゲートGTiと第１の出力トラ
ンジスタBT1と第２の出力トランジスタBT2とか
らなるレベル検出回路であつて、ｉ段目の信号発
生回路Siの第１の入力端子Aiを前段の信号発生回
路Si-1の第１の出力端子Di-1に接続すると共にｉ
段目のトランスフアゲートGTiのドレインに接続
し、前記ｉ段目の信号発生回路Siの第３の入力端
子Ciを前段の信号発生回路Si-1の第３の出力端子
Fi-1に接続し、前記ｉ段目の信号発生回路Siの第
２の出力端子Eiを前記ｉ段目のトランスフアゲー
トGTiのゲートに接続し、ｎ個すべてのトランス
フアゲートGTiのソースと最終段の信号発生回路
Soの第１の出力端子Doとを共通接続して第１の
出力トランジスタBT1のゲートに接続し、前記第
１の出力トランジスタBT1のソースを接地し、前
記第１の出力トランジスタBT1のドレインを第２
の出力トランジスタBT2のソースに接続するとと
もに出力信号端子OUTに接続し、前記第２の出
力トランジスタBT2のゲートとｎ個すべての信号
発生回路Siの第２の入力端子Biとを共通接続して
リセツト信号端子Ｐ１に接続し、前記第２の出力
トランジスタBT2のドレインを第１の電源と等し
いかもしくは異なる第２の電源印加端子VEに接
続し、ｎ個すべての信号発生回路Siの第１の電源
への接続端子VDとを共通接続して第１の電源印
加端子VDDに接続し、初段の信号発生回路S1の第
１の入力端子A1を入力信号端子INに接続し、前
記初段の信号発生回路S1の第３の入力端子C1を
検出レベル設定信号端子Ｐ２に接続したものであ
り、ｎ個すべての信号発生回路Siが、第１のトラ
ンジスタTi1のドレインを第１の電源への接続端
子VDに接続し、前記第１のトランジスタTi1のゲ
ートを前記第１の入力端子Aiに接続し、前記第１
のトランジスタTi1のソースを第２のトランジス
タTi2のドレインに接続すると共に前記第１の出
力端子Diに接続し、前記第２のトランジスタTi2
のゲートを前記第２の入力端子Biに接続し、前記
第２のトランジスタTi2のソースを接地し、第３
のトランジスタTi3のドレインを前記第１の電源
への接続端子VDに接続し、前記第３のトランジ
スタTi3のゲートを前記第３の入力端子Ciに接続
し、前記第３のトランジスタTi3のソースを第４
のトランジスタTi4のドレインに接続すると共に
前記第３の出力端子Fiに接続し、前記第４のトラ
ンジスタTi4のゲートを前記第２の入力端子Biに
接続し、前記第４のトランジスタTi4のソースを
接地し、第５のトランジスタTi5のドレインを前
記第１の電源への接続端子VDに接続し、前記第
５のトランジスタTi5のゲートを前記第２の入力
端子Biに接続し、前記第５のトランジスタTi5の
ソースを第６のトランジスタTi6のドレインに接
続すると共に前記第２の出力端子Eiに接続し、前
記第６のトランジスタTi6のゲートを前記第３の
出力端子Fiに接続し、前記第６のトランジスタ
Ti6のソースを接地して、構成されたものである
こと、を特徴とするレベル検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5196279A JPS55146057A (en) | 1979-04-26 | 1979-04-26 | Level detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5196279A JPS55146057A (en) | 1979-04-26 | 1979-04-26 | Level detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55146057A JPS55146057A (en) | 1980-11-14 |
| JPH021270B2 true JPH021270B2 (ja) | 1990-01-10 |
Family
ID=12901478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5196279A Granted JPS55146057A (en) | 1979-04-26 | 1979-04-26 | Level detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55146057A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537367U (ja) * | 1991-09-26 | 1993-05-21 | 寿之 織田 | 薬剤・塗料などの高所噴霧用竿 |
| JPH0544888U (ja) * | 1991-11-14 | 1993-06-15 | 株式会社日本デキシー | 簡易花器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103809014B (zh) * | 2012-11-15 | 2016-12-21 | 凹凸电子（武汉）有限公司 | 一种检测单元、检测电路和检测方法 |
-
1979
- 1979-04-26 JP JP5196279A patent/JPS55146057A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537367U (ja) * | 1991-09-26 | 1993-05-21 | 寿之 織田 | 薬剤・塗料などの高所噴霧用竿 |
| JPH0544888U (ja) * | 1991-11-14 | 1993-06-15 | 株式会社日本デキシー | 簡易花器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55146057A (en) | 1980-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321661A (en) | Apparatus for charging a capacitor | |
| CN110706635B (zh) | 电平移位电路与显示面板 | |
| US4398100A (en) | Booster circuit | |
| EP0055136B1 (en) | A semiconductor buffer circuit | |
| US6677798B2 (en) | High speed voltage level shifter | |
| US3937983A (en) | Mos buffer circuit | |
| EP0032017A1 (en) | Bootstrap circuit | |
| JP4229804B2 (ja) | 半導体出力回路 | |
| US4472645A (en) | Clock circuit for generating non-overlapping pulses | |
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| JPH08335881A (ja) | 相補型電流源回路 | |
| US4352996A (en) | IGFET Clock generator circuit employing MOS boatstrap capacitive drive | |
| JPS6144414B2 (ja) | ||
| JPH0482188B2 (ja) | ||
| KR19990009581A (ko) | 고출력 전압 생성용 반도체 회로 | |
| US5744982A (en) | Input buffer circuit | |
| EP0058509A2 (en) | Semiconductor circuit for driving clock signal line | |
| JPH021270B2 (ja) | ||
| US6812774B2 (en) | Method and apparatus for generating a high voltage | |
| CN108806744B (zh) | 一种延时产生电路及非易失性存储器读时序产生电路 | |
| US4353104A (en) | Output interface circuits | |
| JP3190940B2 (ja) | 昇圧回路 | |
| EP0109004B1 (en) | Low power clock generator | |
| JP2001044819A (ja) | 高電圧出力インバーター | |
| US4760281A (en) | Clock signal generating circuit |