JPH0212752Y2 - - Google Patents
Info
- Publication number
- JPH0212752Y2 JPH0212752Y2 JP1983045220U JP4522083U JPH0212752Y2 JP H0212752 Y2 JPH0212752 Y2 JP H0212752Y2 JP 1983045220 U JP1983045220 U JP 1983045220U JP 4522083 U JP4522083 U JP 4522083U JP H0212752 Y2 JPH0212752 Y2 JP H0212752Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant
- rectangular wave
- pulse
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Pulse Circuits (AREA)
Description
【考案の詳細な説明】
本考案はサンプリング回路等で使用されるパル
ス発生回路に関する。
ス発生回路に関する。
従来から、短時間幅のパルスを発生させるため
にステツプリカバリダイオード（以下SRDと称
す）を利用したパルス発生回路がある（特開昭57
−118428号参照）。前記パルス発生回路において
は、矩形波入力信号のパルス幅が変動すると出力
パルスの電圧値が変動し又、周波数特性も劣化す
る。したがつて、これを防止するために、SRD
を飽和領域で使用しており、消費電力が極めて大
きいという欠点を有していた。
にステツプリカバリダイオード（以下SRDと称
す）を利用したパルス発生回路がある（特開昭57
−118428号参照）。前記パルス発生回路において
は、矩形波入力信号のパルス幅が変動すると出力
パルスの電圧値が変動し又、周波数特性も劣化す
る。したがつて、これを防止するために、SRD
を飽和領域で使用しており、消費電力が極めて大
きいという欠点を有していた。
本考案は上記欠点に鑑みなされたもので、矩形
波入力信号を所定の波形に整形することにより、
矩形波入力信号のパルス幅変動の影響をなくし、
低消費電力且つ広帯域なパルス発生回路を提供す
ることを目的とする。
波入力信号を所定の波形に整形することにより、
矩形波入力信号のパルス幅変動の影響をなくし、
低消費電力且つ広帯域なパルス発生回路を提供す
ることを目的とする。
本考案のパルス発生回路は矩形波入力信号を受
け、所定パルス幅の矩形波出力信号を出力する波
形整形回路と、SRDを有し前記矩形波出力信号
に応答してパルスを発生するパルス発生部とから
構成されている。
け、所定パルス幅の矩形波出力信号を出力する波
形整形回路と、SRDを有し前記矩形波出力信号
に応答してパルスを発生するパルス発生部とから
構成されている。
以下本考案の実施例を用いて詳述する。
第１図は本考案のパルス発生回路の実施例を表
わすブロツク図である。
わすブロツク図である。
第１図において、波形整形回路１はパルス発生
部２に接続されている。パルス発生部２は特開昭
57−118428号で開示されているパルス発生回路と
同様の回路で、定電圧源３、定電流源４、微分回
路５、SRD６で構成されている。このように構
成された第１図のパルス発生回路の動作を以下に
説明する。
部２に接続されている。パルス発生部２は特開昭
57−118428号で開示されているパルス発生回路と
同様の回路で、定電圧源３、定電流源４、微分回
路５、SRD６で構成されている。このように構
成された第１図のパルス発生回路の動作を以下に
説明する。
波形整形回路１は矩形波入力信号Viを波形整形
し、そのパルス幅を所定幅に変換した後、矩形波
出力信号V1を出力する。矩形波出力信号V1は定
電圧源３、定電流源４に導入される。定電圧源３
と定電流源４は相補的に動作する。例えば矩形波
出力信号V1が高レベルの時、定電流源４が動作
し、定電圧源３は動作を停止している。この場
合、SRD６には順方向に充電電流iCが流れる。矩
形波出力信号V1のパルス幅は一定なので、SRD
６の蓄積電荷は矩形波出力信号V1のパルス幅に
対応する値で一定となる。
し、そのパルス幅を所定幅に変換した後、矩形波
出力信号V1を出力する。矩形波出力信号V1は定
電圧源３、定電流源４に導入される。定電圧源３
と定電流源４は相補的に動作する。例えば矩形波
出力信号V1が高レベルの時、定電流源４が動作
し、定電圧源３は動作を停止している。この場
合、SRD６には順方向に充電電流iCが流れる。矩
形波出力信号V1のパルス幅は一定なので、SRD
６の蓄積電荷は矩形波出力信号V1のパルス幅に
対応する値で一定となる。
矩形波出力信号V1が低レベルの時には定電流
源４は動作を停止し、定電圧源３が動作する。こ
の時、SRD６の蓄積電荷は放電電流iDによつて放
電される。SRD６の両端電圧は微分回路５で微
分され、出力パルスV0が得られる。
源４は動作を停止し、定電圧源３が動作する。こ
の時、SRD６の蓄積電荷は放電電流iDによつて放
電される。SRD６の両端電圧は微分回路５で微
分され、出力パルスV0が得られる。
第２図は第１図の波形整形回路１の詳細回路図
である。第１図と同一部分には同一符号を付す。
である。第１図と同一部分には同一符号を付す。
第２図において、Ｄ−フリツプ・フロツプ７の
Ｑ出力端子はコンデンサ９、可変抵抗器１０およ
び反転回路８の入力部に接続されている。反転回
路８の出力部はＤ−フリツプ・フロツプ７のセツ
ト端子Ｓに接続されている。コンデンサ９の一端
は正電源（＋Vcc）に接続され、他端は可変抵抗
器１０に接続されている。コンデンサ９および可
変抵抗器１０は時定数回路を構成している。又、
Ｄ−フリツプ・フロツプの端子Ｄは接地されてお
り、クロツク端子Ｃには矩形波入力信号Viが入力
されている。
Ｑ出力端子はコンデンサ９、可変抵抗器１０およ
び反転回路８の入力部に接続されている。反転回
路８の出力部はＤ−フリツプ・フロツプ７のセツ
ト端子Ｓに接続されている。コンデンサ９の一端
は正電源（＋Vcc）に接続され、他端は可変抵抗
器１０に接続されている。コンデンサ９および可
変抵抗器１０は時定数回路を構成している。又、
Ｄ−フリツプ・フロツプの端子Ｄは接地されてお
り、クロツク端子Ｃには矩形波入力信号Viが入力
されている。
第３図は、第２図の波形整形回路の動作説明図
である。以下、第２図、３図を参照しつつその動
作を説明する。
である。以下、第２図、３図を参照しつつその動
作を説明する。
初期状態として矩形波入力信号Viは低レベルに
あるものとする（時刻t0）。
あるものとする（時刻t0）。
この状態では、端子Ｑの出力電圧は高レベル、
端子の出力電圧すなわち矩形波出力信号V1は
低レベルにある。結節点１１の結節点電位V2は
Ｑ端子の出力電圧および正電源（＋Vcc）によつ
て決まる電位に止まつている。又、反転回路８の
出力電圧V3は低レベルである。時刻t1において、
矩形波入力信号Viが高レベルになると、Ｑ端子の
出力は低レベル、端子の出力すなわち矩形波出
力信号V1は高レベルになる。同時に結節点１１
の結節点電位V2はコンデンサ９と可変抵抗器１
０との時定数で決まる傾斜で低下する。時刻t2に
おいて結節点電位V2が反転回路８のスレツシユ
ホールド電圧Vthと交差すると、反転回路８の出
力電圧V3は高レベルとなり、Ｄ−フリツプ・フ
ロツプ７はセツトされる。これによつて端子Ｑの
出力電圧は高レベル、端子の出力電圧すなわち
矩形波出力信号V1は低レベルとなる。したがつ
て矩形波出力信号V1はコンデンサ９と可変抵抗
器１０との時定数およびスレツシユホールド電圧
Vthの電圧値の関係によつて決まる一定パルス幅
の信号となる。次に結節点電位V2が上昇し、再
びスレツシユホールド電圧Vthと交差した時出力
電圧V3は低レベルとなる。時刻t3において矩形波
入力信号Viは低レベルとなる。矩形波出力信号
V1は第１図のパルス発生部２に供給され、その
結果狭い出力パルスV0が得られる。以上述べた
如く本考案のパルス発生回路は矩形波入力信号を
波形整形し、一定パルス幅の矩形波出力信号を出
力する波形整形回路を具備しているので、矩形波
入力信号のパルス幅の変動と無関係に一定パルス
幅の信号によりパルス発生部を駆動でき、SRD
を飽和状態まで駆動する必要がなく消費電力が極
めて少ない。特に、本願考案のパルス発生回路
は、矩形波入力信号が比較的低周波数から広範囲
である場合、非常に有効である。又、時定数回路
の時定数若しくはスレツシユホールド電圧値を変
えることにより矩形波出力信号のパルス幅を自由
に設定できる。
端子の出力電圧すなわち矩形波出力信号V1は
低レベルにある。結節点１１の結節点電位V2は
Ｑ端子の出力電圧および正電源（＋Vcc）によつ
て決まる電位に止まつている。又、反転回路８の
出力電圧V3は低レベルである。時刻t1において、
矩形波入力信号Viが高レベルになると、Ｑ端子の
出力は低レベル、端子の出力すなわち矩形波出
力信号V1は高レベルになる。同時に結節点１１
の結節点電位V2はコンデンサ９と可変抵抗器１
０との時定数で決まる傾斜で低下する。時刻t2に
おいて結節点電位V2が反転回路８のスレツシユ
ホールド電圧Vthと交差すると、反転回路８の出
力電圧V3は高レベルとなり、Ｄ−フリツプ・フ
ロツプ７はセツトされる。これによつて端子Ｑの
出力電圧は高レベル、端子の出力電圧すなわち
矩形波出力信号V1は低レベルとなる。したがつ
て矩形波出力信号V1はコンデンサ９と可変抵抗
器１０との時定数およびスレツシユホールド電圧
Vthの電圧値の関係によつて決まる一定パルス幅
の信号となる。次に結節点電位V2が上昇し、再
びスレツシユホールド電圧Vthと交差した時出力
電圧V3は低レベルとなる。時刻t3において矩形波
入力信号Viは低レベルとなる。矩形波出力信号
V1は第１図のパルス発生部２に供給され、その
結果狭い出力パルスV0が得られる。以上述べた
如く本考案のパルス発生回路は矩形波入力信号を
波形整形し、一定パルス幅の矩形波出力信号を出
力する波形整形回路を具備しているので、矩形波
入力信号のパルス幅の変動と無関係に一定パルス
幅の信号によりパルス発生部を駆動でき、SRD
を飽和状態まで駆動する必要がなく消費電力が極
めて少ない。特に、本願考案のパルス発生回路
は、矩形波入力信号が比較的低周波数から広範囲
である場合、非常に有効である。又、時定数回路
の時定数若しくはスレツシユホールド電圧値を変
えることにより矩形波出力信号のパルス幅を自由
に設定できる。
第１図は本考案のパルス発生回路のブロツク
図。第２図は第１図のパルス発生回路に使用する
波形整形回路の詳細回路図。第３図は第２図の波
形整形回路の動作説明図。 １：波形整形回路、２：パルス発生部、６：
SRD、７：Ｄ−フリツプ・フロツプ、８：反転
回路。
図。第２図は第１図のパルス発生回路に使用する
波形整形回路の詳細回路図。第３図は第２図の波
形整形回路の動作説明図。 １：波形整形回路、２：パルス発生部、６：
SRD、７：Ｄ−フリツプ・フロツプ、８：反転
回路。
Claims (1)
- 【実用新案登録請求の範囲】 互いに相補的に交互に動作する定電流源及び定
電圧源と前記定電流源と前記定電圧源に接続され
たステツプリカバリダイオードと前記ステツプリ
カバリダイオードの出力信号を微分する微分回路
より成るパルス発生回路において、 前記ステツプリカバリダイオードを飽和させな
いように前記定電流源及び定電圧源への入力信号
のパルス幅を調整する波形整形手段を含むことを
特徴とするパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4522083U JPS59152827U (ja) | 1983-03-29 | 1983-03-29 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4522083U JPS59152827U (ja) | 1983-03-29 | 1983-03-29 | パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59152827U JPS59152827U (ja) | 1984-10-13 |
| JPH0212752Y2 true JPH0212752Y2 (ja) | 1990-04-10 |
Family
ID=30175735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4522083U Granted JPS59152827U (ja) | 1983-03-29 | 1983-03-29 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59152827U (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4735842U (ja) * | 1971-05-11 | 1972-12-21 | ||
| JPS4873054A (ja) * | 1971-12-24 | 1973-10-02 | ||
| JPS5136977A (ja) * | 1974-09-24 | 1976-03-29 | Omron Tateisi Electronics Co | Sekisanjikankei |
| JPS57118428A (en) * | 1981-01-14 | 1982-07-23 | Yokogawa Hewlett Packard Ltd | Pulse generating circuit |
-
1983
- 1983-03-29 JP JP4522083U patent/JPS59152827U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59152827U (ja) | 1984-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS56126315A (en) | Oscillator | |
| JPS6455909A (en) | Ladder type current waveform generating circuit with matched rising and dropping time | |
| JPS54148464A (en) | Pulse generating circuit | |
| JPH0468650B2 (ja) | ||
| KR930000989Y1 (ko) | 마이크로 컴퓨터용 리세트 장치 | |
| JP2513285B2 (ja) | サンプリングパルス発生回路 | |
| SU1029404A2 (ru) | Устройство дл формировани треугольного напр жени | |
| SU1190507A1 (ru) | Широтно-импульсный модул тор дл след щего электропривода | |
| SU569009A1 (ru) | Генератор импульсов низкой частоты | |
| JPS6399611A (ja) | のこぎり波発生回路 | |
| JPH0637604A (ja) | 三角波発生回路 | |
| JPS597771Y2 (ja) | 非安定マルチバイブレ−タ | |
| JPS5929396Y2 (ja) | 発振回路 | |
| JP2684373B2 (ja) | タイマー信号発生回路 | |
| SU1231589A1 (ru) | Генератор пилообразного напр жени | |
| SU1001446A1 (ru) | Одновибратор | |
| JPS5918745Y2 (ja) | 可変周波発生回路 | |
| JPS56160134A (en) | Pulse generating circuit | |
| JPH05252003A (ja) | 単安定マルチバイブレータ | |
| JPH0582775B2 (ja) | ||
| JPH03231507A (ja) | モノステーブル・マルチバイブレータ回路 | |
| JPS5720021A (en) | Complementary mos transistor oscillating circuit | |
| JPS5532419A (en) | Driving circuit for step motor | |
| JPS5814095B2 (ja) | 波形整形回路 | |
| JPH0212410B2 (ja) |