JPH0212756Y2 - - Google Patents
Info
- Publication number
- JPH0212756Y2 JPH0212756Y2 JP1983203017U JP20301783U JPH0212756Y2 JP H0212756 Y2 JPH0212756 Y2 JP H0212756Y2 JP 1983203017 U JP1983203017 U JP 1983203017U JP 20301783 U JP20301783 U JP 20301783U JP H0212756 Y2 JPH0212756 Y2 JP H0212756Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- tuning
- turned
- muting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Noise Elimination (AREA)
Description
【考案の詳細な説明】
考案の技術分野
本考案は、電子同調型チユーナにおけるマニユ
アル選局時のミユーテイング回路に関する。
アル選局時のミユーテイング回路に関する。
従来技術と問題点
電圧可変型のリアクタンス素子を同調回路に用
いた電子同調型のチユーナは各種のモードで選局
できるが、このうちマニユアル選局では選局スイ
ツチを操作する毎に１パルス発生して同調周波数
を１チヤンネルセパレーシヨン（AMで9KHz、
FMで100KHz）だけ変化させる方法がとられる。
この場合、他の選局方式と同様、選局中は不要な
音を出さないようにミユーテイングをかけるのが
一般的である。
いた電子同調型のチユーナは各種のモードで選局
できるが、このうちマニユアル選局では選局スイ
ツチを操作する毎に１パルス発生して同調周波数
を１チヤンネルセパレーシヨン（AMで9KHz、
FMで100KHz）だけ変化させる方法がとられる。
この場合、他の選局方式と同様、選局中は不要な
音を出さないようにミユーテイングをかけるのが
一般的である。
第１図はかかる電子チユーナにおける従来のミ
ユーテイング回路の一例で、SWはマニユアル選
局スイツチ、MTXはキーマトリクス回路、CTL
はコントロール回路、Ｑはミユート信号MUTE
を発生するトランジスタである。スイツチSWは
ロータリ型とプツシユ型があり、ロータリ型は回
転方向によつて周波数のアツプ、ダウンが指定で
き、且つ１クリツク回動する毎に１パルス発生す
る接点構造となつている。従つて、１クリツク回
動すれば１セパレーシヨンだけ同調周波数が変化
し、また５クリツク回動すれば５セパレーシヨン
だけ同調周波数がずれる。このときコントロール
回路CTLは入力パルスに同期して一定時間幅の
パルスを５回トランジスタＱに与えるので、ミユ
ート信号MUTEは断続することになる。この断
続の間隔は手動操作によるものであるから比較的
緩やかで、聴取者にとつては各同調点毎に放送出
力の有無を確認できて都合がよい。
ユーテイング回路の一例で、SWはマニユアル選
局スイツチ、MTXはキーマトリクス回路、CTL
はコントロール回路、Ｑはミユート信号MUTE
を発生するトランジスタである。スイツチSWは
ロータリ型とプツシユ型があり、ロータリ型は回
転方向によつて周波数のアツプ、ダウンが指定で
き、且つ１クリツク回動する毎に１パルス発生す
る接点構造となつている。従つて、１クリツク回
動すれば１セパレーシヨンだけ同調周波数が変化
し、また５クリツク回動すれば５セパレーシヨン
だけ同調周波数がずれる。このときコントロール
回路CTLは入力パルスに同期して一定時間幅の
パルスを５回トランジスタＱに与えるので、ミユ
ート信号MUTEは断続することになる。この断
続の間隔は手動操作によるものであるから比較的
緩やかで、聴取者にとつては各同調点毎に放送出
力の有無を確認できて都合がよい。
しかるにスイツチSWをプツシユ型にすると次
の様な問題が生ずる。第１にスイツチSWを１回
押してコントロール回路CTLへ１パルス入力す
る方式であると、何ステツプも周波数を変化させ
る場合には断続的に何回も該スイツチを押さなけ
ればならない。しかし、この点はコントロール回
路CTLの入力処理で解決できる。つまり、スイ
ツチSWが継続して押されている場合には該スイ
ツチがその期間繰り返し押されたものとして処理
すれば良いからである。第２図はこの場合の動作
波形である。ところがこの機能を利用すると、一
般的なコントロール回路CTLではトランジスタ
Ｑを駆動する出力パルス列の間隔t2が狭くなり、
非ミユート期間t2に聴取者が各同調点毎の放送の
有無を確認するに足る音声出力を得られなくな
る。つまり、第２図のt1はミユート期間でその前
後に音声出力A1，A2，・・が得られるが、このう
ちA3，A4は短かすぎて異音の発生原因となるだ
けである。
の様な問題が生ずる。第１にスイツチSWを１回
押してコントロール回路CTLへ１パルス入力す
る方式であると、何ステツプも周波数を変化させ
る場合には断続的に何回も該スイツチを押さなけ
ればならない。しかし、この点はコントロール回
路CTLの入力処理で解決できる。つまり、スイ
ツチSWが継続して押されている場合には該スイ
ツチがその期間繰り返し押されたものとして処理
すれば良いからである。第２図はこの場合の動作
波形である。ところがこの機能を利用すると、一
般的なコントロール回路CTLではトランジスタ
Ｑを駆動する出力パルス列の間隔t2が狭くなり、
非ミユート期間t2に聴取者が各同調点毎の放送の
有無を確認するに足る音声出力を得られなくな
る。つまり、第２図のt1はミユート期間でその前
後に音声出力A1，A2，・・が得られるが、このう
ちA3，A4は短かすぎて異音の発生原因となるだ
けである。
この点を改善するためにはコントロール回路
CTLのハードまたはソフトを変更する方法も考
えられるが、この回路CTLに一般的なICを用い
て安価に実現するためには他の方法が望ましい。
CTLのハードまたはソフトを変更する方法も考
えられるが、この回路CTLに一般的なICを用い
て安価に実現するためには他の方法が望ましい。
考案の目的
本考案は、簡単な回路を付加するだけで上記の
要望に応え得るようにしたミユーテイング回路を
提供するものである。
要望に応え得るようにしたミユーテイング回路を
提供するものである。
考案の構成
本考案は、プツシユ型のマニユアル選局スイツ
チを有する電子同調型チユーナであつて、該スイ
ツチがオンされる毎にパルスを１個発生させ同調
周波数を１チヤンネルセパレーシヨン変化させ、
また該スイツチを継続的にオンしたときは該スイ
ツチが一定時間毎に断続的にオンされた時と等価
にパルスを複数個一定時間毎に発生し該同調周波
数を該スイツチのオン時間に応じて変化させる電
子同調型チユーナにおけるミユーテイング回路に
おいて、前記パルスに同期してミユート信号発生
回路を所定時間幅だけ動作させるコントロール回
路と、前記スイツチのオン期間は強制的に前記ミ
ユート信号発生回路を強制的に動作させる回路と
を設けたことを特徴とするが、以下図示の実施例
を参照しながらこれを詳細に説明する。
チを有する電子同調型チユーナであつて、該スイ
ツチがオンされる毎にパルスを１個発生させ同調
周波数を１チヤンネルセパレーシヨン変化させ、
また該スイツチを継続的にオンしたときは該スイ
ツチが一定時間毎に断続的にオンされた時と等価
にパルスを複数個一定時間毎に発生し該同調周波
数を該スイツチのオン時間に応じて変化させる電
子同調型チユーナにおけるミユーテイング回路に
おいて、前記パルスに同期してミユート信号発生
回路を所定時間幅だけ動作させるコントロール回
路と、前記スイツチのオン期間は強制的に前記ミ
ユート信号発生回路を強制的に動作させる回路と
を設けたことを特徴とするが、以下図示の実施例
を参照しながらこれを詳細に説明する。
考案の実施例
第３図は本考案の一実施例で、SWU，SWDは
プツシユ型のマニユアル選局スイツチ（SWUは
アツプ方向、SWDはダウン方向）、破線枠内はダ
イオードD1〜D4を有するダイオード回路である。
スイツチSWU，SWDはマトリクス回路MTXに対
してはダイオードD1，D2を介して接続され、オ
ン時にマトリクス回路MTXの対応する入力端子
をそれぞれ接地する。またトランジスタＱのコレ
クタに対してはダイオードD3，D4を介して接続
され、オン期間はトランジスタＱの状態によらず
強制的にミユート信号MUTEをＬ（ロー）レベル
にする。ダイオードD1〜D4は回り込み防止用で
あるが、D3，D4はスイツチSWU，SWDに対する
オア回路も構成する。
プツシユ型のマニユアル選局スイツチ（SWUは
アツプ方向、SWDはダウン方向）、破線枠内はダ
イオードD1〜D4を有するダイオード回路である。
スイツチSWU，SWDはマトリクス回路MTXに対
してはダイオードD1，D2を介して接続され、オ
ン時にマトリクス回路MTXの対応する入力端子
をそれぞれ接地する。またトランジスタＱのコレ
クタに対してはダイオードD3，D4を介して接続
され、オン期間はトランジスタＱの状態によらず
強制的にミユート信号MUTEをＬ（ロー）レベル
にする。ダイオードD1〜D4は回り込み防止用で
あるが、D3，D4はスイツチSWU，SWDに対する
オア回路も構成する。
第４図は動作波形図で、SWはスイツチSWU，
SWDのいずれかである。この場合でもコントロー
ル回路CTLの出力は従来と同様に生じてトラン
ジスタＱを制御する。従つて、スイツチSWのオ
ン期間がのように短い場合でも必要なだけのミ
ユーテイングはかかる。これに対しSWのオン期
間がのように長い場合は、途中CTL出力がＬ
になつてトランジスタＱがオフしても、そのコレ
クタがスイツチSWを通して強制的に接地されて
いるのでミユート信号MUTEはＬを保つ。つま
り、この場合のミユート信号MUTEは、スイツ
チSWのオン期間とCTL出力のＨ（ハイ）期間の
オアになる。このようにすると第２図に示すA3，
A4のような異音の発生は防止され、しかもCTL
出力も併用するのでのような短いスイツチ入力
時でも確実なミユート期間を設定できる。
SWDのいずれかである。この場合でもコントロー
ル回路CTLの出力は従来と同様に生じてトラン
ジスタＱを制御する。従つて、スイツチSWのオ
ン期間がのように短い場合でも必要なだけのミ
ユーテイングはかかる。これに対しSWのオン期
間がのように長い場合は、途中CTL出力がＬ
になつてトランジスタＱがオフしても、そのコレ
クタがスイツチSWを通して強制的に接地されて
いるのでミユート信号MUTEはＬを保つ。つま
り、この場合のミユート信号MUTEは、スイツ
チSWのオン期間とCTL出力のＨ（ハイ）期間の
オアになる。このようにすると第２図に示すA3，
A4のような異音の発生は防止され、しかもCTL
出力も併用するのでのような短いスイツチ入力
時でも確実なミユート期間を設定できる。
考案の効果
以上述べたように本考案によれば、スイツチ入
力を処理してミユート信号を発生するためのコン
トロール回路の構成を変えることなく、プツシユ
型のマニユアル選局スイツチが押されている間は
該ミユート信号を発生し続けることができるの
で、選局中の異常発生を防止できる。しかも、外
部に付加する回路は僅かであるから構成が簡単で
安価に実施できる利点がある。
力を処理してミユート信号を発生するためのコン
トロール回路の構成を変えることなく、プツシユ
型のマニユアル選局スイツチが押されている間は
該ミユート信号を発生し続けることができるの
で、選局中の異常発生を防止できる。しかも、外
部に付加する回路は僅かであるから構成が簡単で
安価に実施できる利点がある。
第１図は従来のミユーテイング回路の一例を示
す構成図、第２図はその動作波形図、第３図は本
考案の一実施例を示す構成図、第４図はその動作
波形図である。 図中、SWU，SWDはマニユアル選局スイツチ、
MTXはマトリクス回路、CTLはコントロール回
路、Ｑはミユート信号発生用トランジスタ、D1
〜D4はダイオードである。
す構成図、第２図はその動作波形図、第３図は本
考案の一実施例を示す構成図、第４図はその動作
波形図である。 図中、SWU，SWDはマニユアル選局スイツチ、
MTXはマトリクス回路、CTLはコントロール回
路、Ｑはミユート信号発生用トランジスタ、D1
〜D4はダイオードである。
Claims (1)
- 【実用新案登録請求の範囲】 プツシユ型のマニユアル選局スイツチを有する
電子同調型チユーナであつて、該スイツチがオン
される毎にパルスを１個発生させ同調周波数を１
チヤンネルセパレーシヨン変化させ、また該スイ
ツチを継続的にオンしたときは該スイツチが一定
時間毎に断続的にオンされた時と等価にパルスを
複数個一定時間毎に発生し該同調周波数を該スイ
ツチのオン時間に応じて変化させる電子同調型チ
ユーナにおけるミユーテイング回路において、 前記パルスに同期してミユート信号発生回路を
所定時間幅だけ動作させるコントロール回路と、 前記スイツチのオン期間は強制的に前記ミユー
ト信号発生回路を強制的に動作させる回路とを設
けたことを特徴とするミユーテイング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20301783U JPS60111139U (ja) | 1983-12-27 | 1983-12-27 | ミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20301783U JPS60111139U (ja) | 1983-12-27 | 1983-12-27 | ミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60111139U JPS60111139U (ja) | 1985-07-27 |
| JPH0212756Y2 true JPH0212756Y2 (ja) | 1990-04-10 |
Family
ID=30765440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20301783U Granted JPS60111139U (ja) | 1983-12-27 | 1983-12-27 | ミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60111139U (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6026597Y2 (ja) * | 1979-09-19 | 1985-08-10 | ヤンマー農機株式会社 | 排わら結束機付コンバインにおける結束排わら放出装置 |
| JPS56125652U (ja) * | 1980-02-25 | 1981-09-24 |
-
1983
- 1983-12-27 JP JP20301783U patent/JPS60111139U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60111139U (ja) | 1985-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4280139A (en) | Muting circuit for a television receiver | |
| KR960000523B1 (ko) | 수신기 | |
| JPH0212756Y2 (ja) | ||
| JPS5828776B2 (ja) | 出力制御回路 | |
| KR920008266Y1 (ko) | Tv방송의 6채널 수신시 fm혼신방지회로 | |
| US4147986A (en) | AM-FM receiver | |
| KR900003410Y1 (ko) | 전자 튜닝 라디오의 방송국 메모리 회로 | |
| JPS5942759Y2 (ja) | 電子チュ−ナ−用チュ−ニング装置 | |
| JPS5832808B2 (ja) | デジタル選局装置 | |
| JPS601973B2 (ja) | 電子同調チユーナの自動選局装置 | |
| JPH026692Y2 (ja) | ||
| KR920004339Y1 (ko) | 카스테레오의 로컬 구동회로 | |
| JP2790121B2 (ja) | 受信機 | |
| US4530005A (en) | AFC circuit for television tuner | |
| JPS593616Y2 (ja) | 掃引形選局装置 | |
| KR900009924Y1 (ko) | Tv의 채널 밴드 자동 절환 회로 | |
| KR890004971Y1 (ko) | 텔레비젼의 튜너밴드 절환에 따른 자동주파수 제어 컨버터 중첩회로 | |
| KR820002312Y1 (ko) | 텔레비전수상기의 뮤우팅회로 | |
| KR930003751Y1 (ko) | 티브이의 부스터튜너장치 | |
| JPS5942757Y2 (ja) | 電子チュ−ナ−用チュ−ニング装置 | |
| JPS5926665Y2 (ja) | コンバ−タ装置 | |
| JPS6121010B2 (ja) | ||
| JPS5833723B2 (ja) | デジタル選局装置 | |
| JPS60158328U (ja) | アンテナ同調回路 | |
| JPS6095736U (ja) | 受信装置の自動周波数制御回路 |