JPH02127879A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH02127879A JPH02127879A JP63280450A JP28045088A JPH02127879A JP H02127879 A JPH02127879 A JP H02127879A JP 63280450 A JP63280450 A JP 63280450A JP 28045088 A JP28045088 A JP 28045088A JP H02127879 A JPH02127879 A JP H02127879A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- video signal
- image signal
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、連続的なテレビジョン信号などの映像信号
に別の画像信号をスーパインポーズして出力する映像信
号処理装置に関するものである。
に別の画像信号をスーパインポーズして出力する映像信
号処理装置に関するものである。
第５図は従来の映像信号処理装置を示し、図において、
１は水平及び垂直同期信号及びエンコードされたカラー
信号を含む映像信号（ビデオ信号）Ｖｌを導く線、２は
この映像信号Ｖｌを色信号ＲＧ、Ｂに分離するデコーダ
、３は色信号Ｒ，ＣＢをディジタル信号形式に変換する
アナログ・ディジタル（以下、Ａ／Ｄという）変換器、
４はディジタル化された色信号Ｒ’、Ｇ’、Ｂ’をフレ
ームを単位として記憶するフレームメモリ、５はフレー
ムメモリ４のデータＤをダイレクトメモリアクセス（以
下、ＤＭＡという）で転送するだめのインクフェイス、
６は計算機（以下、ＣＰＵという）、７はＣＰＵ６のプ
ログラム及びデータを記憶する（主）メモリ、８はＣＰ
Ｕ６のデータを記憶するディスクコントローラ、９はＣ
ＰＵ６のデータを記憶するディスク、ｌＯはＣＰＵ６の
データの入出力装置、１１はインクフェイス５〜デイス
ク９を接続するバス、１２はインクフェイス５〜デイス
ク９を接続するプログラムコントロールチャンネル、１
３はフレームメモリ４のデータＤをディジタル・アナロ
グ（以下、Ｄ／Ａという）変換するＤ／Ａ変換器、１４
はＤ／Ａ変換器１３の出力のエンコーダである。 次に動作について、第６図の概念図を参照しながら説明
する。まず、第６図の画面ａに対応する映像信号Ｖｌが
デコーダ２によりデコードされ、赤、青、緑の色信号Ｒ
，Ｇ、Ｂに分離される。次に色信号Ｒ，Ｇ、ＢはＡ／Ｄ
変換器３でディジタルの色信号Ｒ’、Ｇ’、Ｂ’に変換
され、フレームメモリ４に入力され、その１画面（１フ
イールド又は１フレーム）分が記憶される。次に、ＣＰ
Ｕ６の指示によりメモリ７にあらかじめ記憶させである
第６図の画面すに示すような画像信号のデフレームメモ
リ４に送出し、記憶内容の書替えを実行する。続いて、
ＣＰＵ６の指示で上記のように書替えたデータ（スーパ
インポーズされたデータ）を、Ｄ／Ａ変換器１３および
エンコーダ１４を介して出力用のビデオ信号■０として
出力し、図示しないモニタに第６図の画面Ｃに示すよう
な映像として表示する。
１は水平及び垂直同期信号及びエンコードされたカラー
信号を含む映像信号（ビデオ信号）Ｖｌを導く線、２は
この映像信号Ｖｌを色信号ＲＧ、Ｂに分離するデコーダ
、３は色信号Ｒ，ＣＢをディジタル信号形式に変換する
アナログ・ディジタル（以下、Ａ／Ｄという）変換器、
４はディジタル化された色信号Ｒ’、Ｇ’、Ｂ’をフレ
ームを単位として記憶するフレームメモリ、５はフレー
ムメモリ４のデータＤをダイレクトメモリアクセス（以
下、ＤＭＡという）で転送するだめのインクフェイス、
６は計算機（以下、ＣＰＵという）、７はＣＰＵ６のプ
ログラム及びデータを記憶する（主）メモリ、８はＣＰ
Ｕ６のデータを記憶するディスクコントローラ、９はＣ
ＰＵ６のデータを記憶するディスク、ｌＯはＣＰＵ６の
データの入出力装置、１１はインクフェイス５〜デイス
ク９を接続するバス、１２はインクフェイス５〜デイス
ク９を接続するプログラムコントロールチャンネル、１
３はフレームメモリ４のデータＤをディジタル・アナロ
グ（以下、Ｄ／Ａという）変換するＤ／Ａ変換器、１４
はＤ／Ａ変換器１３の出力のエンコーダである。 次に動作について、第６図の概念図を参照しながら説明
する。まず、第６図の画面ａに対応する映像信号Ｖｌが
デコーダ２によりデコードされ、赤、青、緑の色信号Ｒ
，Ｇ、Ｂに分離される。次に色信号Ｒ，Ｇ、ＢはＡ／Ｄ
変換器３でディジタルの色信号Ｒ’、Ｇ’、Ｂ’に変換
され、フレームメモリ４に入力され、その１画面（１フ
イールド又は１フレーム）分が記憶される。次に、ＣＰ
Ｕ６の指示によりメモリ７にあらかじめ記憶させである
第６図の画面すに示すような画像信号のデフレームメモ
リ４に送出し、記憶内容の書替えを実行する。続いて、
ＣＰＵ６の指示で上記のように書替えたデータ（スーパ
インポーズされたデータ）を、Ｄ／Ａ変換器１３および
エンコーダ１４を介して出力用のビデオ信号■０として
出力し、図示しないモニタに第６図の画面Ｃに示すよう
な映像として表示する。
従来の映像信号処理装置は以上のように構成されている
ので、メモリ７に記憶させた静止画像の映像信号へのス
ーパインポーズは可能であるが、リアルタイム映像への
スーパインポーズができないほか、ハス１１を使って画
像信号のデータをメモリ７→バス１１−インクフェイス
５−フレームメモリ４の順に転送するのに、約１１秒も
かかってしまうほか、ユニット外への上記スーパインポ
ーズ映像信号の延長出力が、出力バスへ侵入するノイズ
を受けて困難になるなどの問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、入力される映像信号のリアルタイム性を損な
うことなく、上記映像信号に別途発生させた画像信号を
動きのある状態にてスーパインポーズすることができる
とともに、そのスーパインポーズ画像を多チヤンネル表
示することができる映像信号処理装置を得ることを目的
とする。
ので、メモリ７に記憶させた静止画像の映像信号へのス
ーパインポーズは可能であるが、リアルタイム映像への
スーパインポーズができないほか、ハス１１を使って画
像信号のデータをメモリ７→バス１１−インクフェイス
５−フレームメモリ４の順に転送するのに、約１１秒も
かかってしまうほか、ユニット外への上記スーパインポ
ーズ映像信号の延長出力が、出力バスへ侵入するノイズ
を受けて困難になるなどの問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、入力される映像信号のリアルタイム性を損な
うことなく、上記映像信号に別途発生させた画像信号を
動きのある状態にてスーパインポーズすることができる
とともに、そのスーパインポーズ画像を多チヤンネル表
示することができる映像信号処理装置を得ることを目的
とする。
この発明に係る映像信号処理装置は、映像信号のデータ
をフィールド単位またはフレーム単位で第１のメモリに
記憶させ、一方、所定の手順で発生させた画像信号のデ
ータをフィールド単位またはフレーム単位で第２のメモ
リに記憶させ、ハス駆動装置によって上記第１のメモリ
からの映像信号のデータと同じ速度で、上記第２のメモ
リからの画像信号のデータを同一バスに送出するように
し、上記第１．第２のメモリからの出力データをエンコ
ードする出力装置を複数チャンネル分設け、これらの各
メモリおよび出力装置の相互間の伝送路を差動伝送仕様
としたものである。
をフィールド単位またはフレーム単位で第１のメモリに
記憶させ、一方、所定の手順で発生させた画像信号のデ
ータをフィールド単位またはフレーム単位で第２のメモ
リに記憶させ、ハス駆動装置によって上記第１のメモリ
からの映像信号のデータと同じ速度で、上記第２のメモ
リからの画像信号のデータを同一バスに送出するように
し、上記第１．第２のメモリからの出力データをエンコ
ードする出力装置を複数チャンネル分設け、これらの各
メモリおよび出力装置の相互間の伝送路を差動伝送仕様
としたものである。
この発明におけるバス駆動装置は、スーパインポーズす
るための画像データを、連続的に入力される映像信号の
データと同じ速度で同一バスに送出させるとともに、第
１のメモリおよび第２のメモリに対する制御命令を出力
して、上記映像信号へ動きのある画像データをスーパイ
ンポーズして表示可能にしたり、単独表示可能にしたり
する。 また、出力装置を多チヤンネル接続した場合においても
、差動伝送によりノイズの侵入を抑えて、データの送出
距離を延ばせるようにする。
るための画像データを、連続的に入力される映像信号の
データと同じ速度で同一バスに送出させるとともに、第
１のメモリおよび第２のメモリに対する制御命令を出力
して、上記映像信号へ動きのある画像データをスーパイ
ンポーズして表示可能にしたり、単独表示可能にしたり
する。 また、出力装置を多チヤンネル接続した場合においても
、差動伝送によりノイズの侵入を抑えて、データの送出
距離を延ばせるようにする。
以下、この発明の一実施例を図について説明する。
第１図において、ｌは映像信号Ｖ［を導く線、２はデコ
ーダ、３はＡ／Ｄ変換器で、これらは第５図に示したも
のと同じである。１０１はＡ／Ｄ変換出力データを間引
きする間引き回路、１０２は間引いたデータをフレーム
単位またはフィールド単位で記憶するフレームメモリな
どの第１のメモリ、１０９は映像信号Ｖｌを制御するた
めの命令や、映像信号Ｖｌヘスーパインポーズするため
の画像信号ＤＩを導く線、１０３はこの画像信号ＤＩを
受けて、制御命令や画像信号のデータを発生する制御装
置、１０４はその制御命令や画像信号のデータを伝送路
としてのバス１０６に送出するバス駆動装置、１０５は
ハス駆動装置１０４がらの画像信号のデータを、フレー
ム単位またはフィールド単位で記憶するフレームメモリ
などの第２のメモリ、１０７は第１のメモリ１０２およ
び第２のメモリ１０５からのデータを出力装置へ送出す
る伝送路としてのハス、１０８はバス１０７上のデータ
をＤ／Ａ変換し、アナログの映像信号■○にエンコード
する出力装置である。 第２図は上記画像データを１つのユニシト外へも伝送で
きるように複数チャンネル化して表示する回路を示し、
ここでは第２のメモリ１０５および出力装置１０８を１
ユニツトとして、これを複数チャンネル分用意して延長
した伝送路（ハス）１０７に接続しである。また、この
伝送路１０７、および第２のメモリ１０５と出力装置１
０８とを結ぶ伝送路１０７ａは、侵入ノイズを除去する
効果の高い差動伝送仕様としである。 次に動作について、第３図、第４図の概念図および動作
モデル図を参照しながら説明する。 まず、連続入力される映像信号Ｖｌがデコーダ２により
デコードされて、各色信号Ｒ，Ｇ、Ｂに分離され、続い
てＡ／Ｄ変換器３でディジタル信号に変換される。 次に、このディジタル信号は間引き回路１０１で一定期
間ごとに間引きされた後、第１のメモリ１０２に記憶さ
れる。つまり、第３図の画面ｄに示すような映像信号が
リアルタイムで第１のメモリ１０２に格納される。 一方、第３図の画面ｅに示すような画像信号ＤＩが制御
装置１０３に入力されると、これが画像信号の所定デー
タに処理され、これがハス駆動装置１０４により、制御
信号とともにハス１０６に送出される。また、このよう
に送出された画像信号のデータは、第２のメモリ１０５
にフレーム単位またはフィールド単位で記憶される。こ
の第１のメモリ１０２と第２のメモリ１０５とは同じ走
査タイミング（速度）で各データの出力を行い、第４図
の動作モデル図に示すように、第２のメモリ１０５が出
力する画像データの画面ｅに透明色部Ｐがあるか否かを
判定部１１３で判定し、これに応じて、スイッチ１１１
，１１２の一方を閉じ、各メモリ１０２，１０５のいず
れかのデータを、ハス１０７に出力する。すなわら、走
査中において、第２のメモリ１０５の画像信号のデータ
に、上記透明色部Ｐがあれば、この画像信号のデータの
出力をカントして、第１のメモリ１０２からの映像信号
のデータをバス１０７に送り、逆に上記透明色部Ｐが上
記画像信号のデータになければ、第１のメモリ１０２の
出力をカットし、第２のメモリ１０５の画像信号のデー
タを、ハス１０７に出力することになる。この結果、第
３図に示す画面ｆに対応する映像信号■０が、出力装置
１０８を通して出力され、この出力により画面［に示す
ような映像が、図示しないモニタ上に表示される。 この場合において、画像信号ＤＩを動きのある画像デー
タとして映像信号Ｖｌにスーパインポーズするため、第
２のメモリ１０５の画像データを、バス駆動装置１０４
によって１秒間に６０回（ｌフレーム分）更新できるよ
うにする。 また、この発明では第２のメモリ１０５および出力装置
１０８を１ユニントとして、これらを複数チャンネル分
設けて差動伝送仕様の伝送路であるハス１０７に接続し
たので、各チャンネルのユニントが離れて設けられても
、伝送路に侵入するノイズの影古を受けにくく、従って
上記画像信号の伝送距離を延長でき、多数の地点へのデ
ータ伝送を可能にすることになる。実験によれば、ユニ
ット間距離が１０メートルでもデータの劣化は認められ
ない。 なお、バス１０６には映像信号のデータに対して間引き
回路１０１で処理する命令を多重化して送れば、第１の
メモリ１０２には縮小や反転した映像信号のデータを記
憶させることができる。
ーダ、３はＡ／Ｄ変換器で、これらは第５図に示したも
のと同じである。１０１はＡ／Ｄ変換出力データを間引
きする間引き回路、１０２は間引いたデータをフレーム
単位またはフィールド単位で記憶するフレームメモリな
どの第１のメモリ、１０９は映像信号Ｖｌを制御するた
めの命令や、映像信号Ｖｌヘスーパインポーズするため
の画像信号ＤＩを導く線、１０３はこの画像信号ＤＩを
受けて、制御命令や画像信号のデータを発生する制御装
置、１０４はその制御命令や画像信号のデータを伝送路
としてのバス１０６に送出するバス駆動装置、１０５は
ハス駆動装置１０４がらの画像信号のデータを、フレー
ム単位またはフィールド単位で記憶するフレームメモリ
などの第２のメモリ、１０７は第１のメモリ１０２およ
び第２のメモリ１０５からのデータを出力装置へ送出す
る伝送路としてのハス、１０８はバス１０７上のデータ
をＤ／Ａ変換し、アナログの映像信号■○にエンコード
する出力装置である。 第２図は上記画像データを１つのユニシト外へも伝送で
きるように複数チャンネル化して表示する回路を示し、
ここでは第２のメモリ１０５および出力装置１０８を１
ユニツトとして、これを複数チャンネル分用意して延長
した伝送路（ハス）１０７に接続しである。また、この
伝送路１０７、および第２のメモリ１０５と出力装置１
０８とを結ぶ伝送路１０７ａは、侵入ノイズを除去する
効果の高い差動伝送仕様としである。 次に動作について、第３図、第４図の概念図および動作
モデル図を参照しながら説明する。 まず、連続入力される映像信号Ｖｌがデコーダ２により
デコードされて、各色信号Ｒ，Ｇ、Ｂに分離され、続い
てＡ／Ｄ変換器３でディジタル信号に変換される。 次に、このディジタル信号は間引き回路１０１で一定期
間ごとに間引きされた後、第１のメモリ１０２に記憶さ
れる。つまり、第３図の画面ｄに示すような映像信号が
リアルタイムで第１のメモリ１０２に格納される。 一方、第３図の画面ｅに示すような画像信号ＤＩが制御
装置１０３に入力されると、これが画像信号の所定デー
タに処理され、これがハス駆動装置１０４により、制御
信号とともにハス１０６に送出される。また、このよう
に送出された画像信号のデータは、第２のメモリ１０５
にフレーム単位またはフィールド単位で記憶される。こ
の第１のメモリ１０２と第２のメモリ１０５とは同じ走
査タイミング（速度）で各データの出力を行い、第４図
の動作モデル図に示すように、第２のメモリ１０５が出
力する画像データの画面ｅに透明色部Ｐがあるか否かを
判定部１１３で判定し、これに応じて、スイッチ１１１
，１１２の一方を閉じ、各メモリ１０２，１０５のいず
れかのデータを、ハス１０７に出力する。すなわら、走
査中において、第２のメモリ１０５の画像信号のデータ
に、上記透明色部Ｐがあれば、この画像信号のデータの
出力をカントして、第１のメモリ１０２からの映像信号
のデータをバス１０７に送り、逆に上記透明色部Ｐが上
記画像信号のデータになければ、第１のメモリ１０２の
出力をカットし、第２のメモリ１０５の画像信号のデー
タを、ハス１０７に出力することになる。この結果、第
３図に示す画面ｆに対応する映像信号■０が、出力装置
１０８を通して出力され、この出力により画面［に示す
ような映像が、図示しないモニタ上に表示される。 この場合において、画像信号ＤＩを動きのある画像デー
タとして映像信号Ｖｌにスーパインポーズするため、第
２のメモリ１０５の画像データを、バス駆動装置１０４
によって１秒間に６０回（ｌフレーム分）更新できるよ
うにする。 また、この発明では第２のメモリ１０５および出力装置
１０８を１ユニントとして、これらを複数チャンネル分
設けて差動伝送仕様の伝送路であるハス１０７に接続し
たので、各チャンネルのユニントが離れて設けられても
、伝送路に侵入するノイズの影古を受けにくく、従って
上記画像信号の伝送距離を延長でき、多数の地点へのデ
ータ伝送を可能にすることになる。実験によれば、ユニ
ット間距離が１０メートルでもデータの劣化は認められ
ない。 なお、バス１０６には映像信号のデータに対して間引き
回路１０１で処理する命令を多重化して送れば、第１の
メモリ１０２には縮小や反転した映像信号のデータを記
憶させることができる。
以上のように、この発明によれば第１のメモリに記憶さ
せである映像信号と第２のメモリに記憶させである画像
信号との各データを、バス駆動装置によって同じ速度で
同一のバスに送出し、さらに伝送路を差動伝送仕様とし
て出力装置の多チャンネル化を図るように構成したので
、別に作った動きのある上記画像信号のデータの単独表
示のみならず、リアルタイムの映像信号へのスーパイン
ポーズを、そのデータの高速転送と合わせて実施できる
ほか、伝送路の延長によって多地点への画像伝送をノイ
ズ少なく実現できるものが得られる効果がある。
せである映像信号と第２のメモリに記憶させである画像
信号との各データを、バス駆動装置によって同じ速度で
同一のバスに送出し、さらに伝送路を差動伝送仕様とし
て出力装置の多チャンネル化を図るように構成したので
、別に作った動きのある上記画像信号のデータの単独表
示のみならず、リアルタイムの映像信号へのスーパイン
ポーズを、そのデータの高速転送と合わせて実施できる
ほか、伝送路の延長によって多地点への画像伝送をノイ
ズ少なく実現できるものが得られる効果がある。
第１図はこの発明の一実施例による映像信号処理装置を
示すブロック接続図、第２図は画像データを複数チャン
ネル化して出力表示する回路を示すブロック接続図、第
３図は第１図にもとづくスーパインポーズ動作を説明す
る概念図、第４図は第３図に示すスーパインポーズの動
作モデル図、第５図は従来の映像信号処理装置を示すブ
ロック接続図、第６図は第５図にもとづくスーパインポ
ーズ動作を説明する概念図である。 ｖｒは映像信号、ＤＩは画像信号、１０２は第１のメモ
リ、１０４はハス駆動装置、１０５は第２のメモリ、１
０６は伝送路（バス）、１０７は伝送路（ハス）、１０
７ａは伝送路。 なお、図中、同一符号は同一、又は相当部分を示す。
示すブロック接続図、第２図は画像データを複数チャン
ネル化して出力表示する回路を示すブロック接続図、第
３図は第１図にもとづくスーパインポーズ動作を説明す
る概念図、第４図は第３図に示すスーパインポーズの動
作モデル図、第５図は従来の映像信号処理装置を示すブ
ロック接続図、第６図は第５図にもとづくスーパインポ
ーズ動作を説明する概念図である。 ｖｒは映像信号、ＤＩは画像信号、１０２は第１のメモ
リ、１０４はハス駆動装置、１０５は第２のメモリ、１
０６は伝送路（バス）、１０７は伝送路（ハス）、１０
７ａは伝送路。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 連続的な映像信号のデータと、あらかじめ決められた手
順で発生させた画像信号のデータとを１つの映像信号に
処理して出力する映像信号処理装置において、上記映像
信号のデータをフィールド単位またはフレーム単位で記
憶する第１のメモリと、上記画像信号のデータをフィー
ルド単位またはフレーム単位で記憶する第２のメモリと
、上記第１のメモリに記憶した映像信号のデータと同じ
速度で、上記第２のメモリに記憶した画像信号のデータ
をバスへ送出するバス駆動装置と、上記第１のメモリお
よび第２のメモリからの出力データをアナログ映像信号
にエンコードする複数チャンネルの出力装置と、上記出
力装置、上記第１のメモリおよび第２のメモリを相互に
結ぶ差動伝送仕様の伝送路とを備えた映像信号処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63280450A JPH02127879A (ja) | 1988-11-08 | 1988-11-08 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63280450A JPH02127879A (ja) | 1988-11-08 | 1988-11-08 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02127879A true JPH02127879A (ja) | 1990-05-16 |
Family
ID=17625229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63280450A Pending JPH02127879A (ja) | 1988-11-08 | 1988-11-08 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02127879A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04316090A (ja) * | 1990-12-11 | 1992-11-06 | Internatl Business Mach Corp <Ibm> | マルチメディア・バス・システム及びマルチメディア・システム |
-
1988
- 1988-11-08 JP JP63280450A patent/JPH02127879A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04316090A (ja) * | 1990-12-11 | 1992-11-06 | Internatl Business Mach Corp <Ibm> | マルチメディア・バス・システム及びマルチメディア・システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5351129A (en) | Video multiplexor-encoder and decoder-converter | |
| JP3268779B2 (ja) | ビデオウィンドウのための可変ピクセルデプスおよびフォーマット | |
| JPH08331472A (ja) | 共有フレーム・バッファを含むマルチメディア表示装置においてビデオ・データとグラフィック・データの同期をとる方法及び装置 | |
| US4996598A (en) | Apparatus for processing video signal | |
| CN100419850C (zh) | 在显示设备上将多个视频信号源的图像重叠的系统和方法 | |
| WO2004049297A3 (en) | Image signal generation unit, digital camera, and image signal generation method | |
| US6559859B1 (en) | Method and apparatus for providing video signals | |
| JPH02127879A (ja) | 映像信号処理装置 | |
| JP3644890B2 (ja) | ビデオ信号処理システム及びビデオ信号処理方法 | |
| US20080112480A1 (en) | Method for Analog Transmission of a Video Signal | |
| JPH01311773A (ja) | 映像信号処理装置 | |
| US4903227A (en) | Processor for digitized video having common bus for real time transfer of input and output video data | |
| JPH01259459A (ja) | 映像集合の方法および装置 | |
| KR100397400B1 (ko) | 디지털 신호처리 방식의 다 채널 영상 처리 시스템 | |
| JPH0220197B2 (ja) | ||
| JPS60138634A (ja) | 信号処理装置 | |
| GB2152249A (en) | Video signal processor | |
| JP2004343642A (ja) | 車両用スーパーインポーズ装置 | |
| WO2006064604A1 (ja) | 画像処理装置 | |
| JPH03289700A (ja) | グラフィック表示装置 | |
| JPH03279997A (ja) | 映像信号出力装置 | |
| JPH06197344A (ja) | 映像表示システム | |
| JP4657687B2 (ja) | 映像監視装置及び映像記録再生装置 | |
| KR100313443B1 (ko) | 전자칠판의그래픽오버레이방법및그시스템 | |
| JP2854576B2 (ja) | 画像処理装置 |