JPH0212810A - 半導体装置の形成方法 - Google Patents

半導体装置の形成方法

Info

Publication number
JPH0212810A
JPH0212810A JP1066425A JP6642589A JPH0212810A JP H0212810 A JPH0212810 A JP H0212810A JP 1066425 A JP1066425 A JP 1066425A JP 6642589 A JP6642589 A JP 6642589A JP H0212810 A JPH0212810 A JP H0212810A
Authority
JP
Japan
Prior art keywords
layer
photoresist
etching
mask
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1066425A
Other languages
English (en)
Other versions
JPH0758707B2 (ja
Inventor
Otto Koblinger
オツトー・コプリンガー
Reinhold Muehl
ラインホルド・ミユール
Hans-Joachim Trumpp
ハンス―ヨアヒム・トルンプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0212810A publication Critical patent/JPH0212810A/ja
Publication of JPH0758707B2 publication Critical patent/JPH0758707B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01326—Aspects related to lithography, isolation or planarisation of the conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/137—Resists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、チャネル長さがサブミクロン級の電界効果ト
ランジスタを含む集積半導体構造の製造方法に関する。
Ｂ、従来技術 最近の半導体技術では、線幅を標をのフォ）　ＩＪソゲ
ラフイエ程で得られる約０゜５μｍにして、電子線リン
グラフィやＸ線リソグラフィなどより複雑な技術の使用
を避けることが望ましい。ここ数年間に、非常に厳密な
チャネル長さの許容差を維持しながら、チャネル長さが
サブミクロン級の電界効果トランジスタを製造する方法
の開発に相当の努力が注がれてきた。そうした努力の例
が、米国特許第４２０９３４９号、第４２０９３５０号
、第４２３４３［３２号、第４２５６５１４号、第４５
０２９１４号に記載されている。これらの特許はすべて
、はぼ水平な表面とほぼ垂直な表面をもち、それらの表
面に非常に薄い層を付着させた、シリコン本体を製造す
る方法を記載し２ている。
たとえば、反応性イオン・エッチングを用いた異方性エ
ツチング法では、はぼ水平な表面上の層は除去されるが
、はぼ垂直な表面上の層は残される。
垂直層の寸法は、基本的に、最初に塗布された層のｊ７
さに依存Ｊる。このようにして、長さがサブミクロン級
の電界効果トランジスタのチャネルなど、非常に小さな
寸法が得られる。
別の方法では、３層のレジスト系を使って、フォトリン
グラフィまたは電子線リングラフィで電界効果トランジ
スタのゲート電極を画定する。この方法（たとえばＰＣ
Ｔ特許出願ＷＯ−８０１００６３９参照）は、後で一部
がゲート電極となる多結晶シリコン層の表面に基層とし
て比較的厚いポリマーまたはレジスト層を付着する。硬
化ステップの後、化学蒸着によって二酸化シリコンまた
は窒化シリコンの中間層を付着させる。高感光性のポジ
またはネガのフォトレジストからなる最上層に、光また
は電子線の露光と現像によって、所期のゲート電極のパ
ターンを生成する。反応性イオン・エッチングまたは必
要なら０２を混ぜたＣＦ、、ＣＨＦ　３などを用いたプ
ラズマ・エッチングによって、このパターンを上層のレ
ジスト層から二酸化シリコンまたは窒化シリコンのバリ
ア層に転写する。０２を用いた反応性イオン・エッチン
グによ−。
て、このパターンを最下層のポリマーまたはレジスト層
に転写する。このエツチング・ステップで、約５０〜約
７０μｂ　ａ　ｒという比較的高い酸素圧を用いて二酸
化シリコン／窒化シリコンのバリア層が横方向にたとえ
ば片側的０．２μｍだけアンダーカットされる。横方向
アンダーカットによって上面レジスト層の元の線幅より
小さくなった最下ツのフォトレジスト・バーが、後続の
イオン・エッチング・ステップでポリシリコン用のマス
クとして働く。
Ｃ０発明が解決しようとする問題点 この方法の欠点は、均一性に欠けることである。
たとえば、このフォトレジスト・バーの基部は余り正確
に画定されず、またチップ上でその幅がウェハの中心部
と縁部でかなり差があることが判明している。さらに、
横方向エツチングの平均量が所期の構造の表面形状によ
って特定の値までに制限され、横方向エツチングの速度
が時間の経つにつれて変わる。その上、エツチングの間
に、二酸化シリコン／窒化シリコン・バリア層のオーバ
ーハングによって、隣接する構造の影響が増す。この方
法のもう一つの欠点は、反応性イオン・エッチングの間
に、フォトレジスト・バーの樽形の形状によって、ポリ
シリコン中に負の角度が生じ、そのために後続の付着と
反応性イオン・エッチングによるスペーサの形成、及び
ソース領域とドレイン領域のイオン注入の間に、■？Ｅ
Ｔの実効チャネル長さに相当のばらつきが生じることで
ある。
Ｄ１問題点を解決するための手段 本発明は、３層し２ストを使ってレジストまたはポリマ
ーのマスクを作成し、上層のフォトレジスト・マスクの
寸法を大きな精度で下のレジストまたはポリマー層に転
写し、このように作成したレジストまたはポリマーのマ
スクの線幅を横方向エツチングによって所定の方式で減
少させる。後続のポリシリコンの反応性イオン・エッチ
ングの間、レジストまたはポリマーのマスクはマスクと
して働き、ポリシリコン縁部に沿ってスペーサをうま（
画定するためにもまたイオン注入中も極めて望ましい正
の角度をポリシリコン中に形成させる。
Ｅ、実施例 第１図に示した層構造は、従来技術の方法及び本発明の
方法の基礎となる。
この層構造を作成するには、シリコンのＶＬＳＩ基板１
に絶縁層２を付着させる。絶縁層２は、熱成長させた二
酸化シリコンからなり、その一部が基板上にゲート誘電
体として設けられる。この層は、二酸化シリコン、窒化
シリコン、及びその類似物たとえば二酸化シリコンと窒
化シリコンと二酸化シリコンの組合せから構成される。
二酸化シリコン層は、酸素または酸素／水の環境中で温
度約８００°Ｃで熱成長させることが好ましい。窒化シ
リコン層は、通常、Ｓ　ｉ　Ｈ，／ＮＨ，ガス混合物と
キャリア・ガスとしてＮ２を使って、温度約８００℃で
大気圧または真空状態で化学蒸着によって生成させる。
第１図の層構造において、絶縁層２は、たとえば層厚的
１３ｎｍの二酸化シリコンから構成される。電界効果ト
ランジスタを形成する領域で、Ｐ型基板１の表面導電度
をイオン注入によって特定の閾値Ｖｔに設定する。
次に、シランを使って酸素環境で温度約６００ないし約
６５０°Ｃ１好ましくは約６２５℃で、二酸化シリコン
層２の表面全体に多結晶シリコン層３を付着させる。付
着したポリシリコン層３の厚さは、約４００ないし約５
００ｎｍとし、４３０ｎｍとするのが好ましい。リンま
たはヒ素を注入して層３の表面全体をドープし、続いて
基板を約９００℃に加熱する。
フォトレジストまたはポリマーのマスクを生成するため
、スピン・コーティングまたは吹付けによって、ポリシ
リコン層３の表面に厚さ約１ないし約２μｍのポリマー
またはレジスト層４を付着させ、続いて約２００°Ｃで
約３０分間硬化ステップを施す。層４は様々な材料で形
成できる。適当な材料としては、既知のポジ及びネガの
フォトレジスト材料、たとえばフェノール・ホルムアル
デヒド・ノボラック樹脂、ポリメチルメタクリレート、
ポリイソプレン、あるいは米国特許第３２０１２３９号
及び第３７７０４３３号に記載されている材料がある。
層４は、ポリイミドなど光導電性でないポリマー材料か
ら生成してもよい。
本発明の方法によれば、層４はたとえば、米国特許第４
３９７９３７号に記載されているＴＮＳフォトレジスト
から構成される。ＴＮＳフォトレジストは、フェノール
樹脂を主体とし、増感剤として１−オキソ−２−ジアゾ
ナフタレンスルホン酸と非対称の１級または２級脂肪族
ジオールのジエステルを含むものである。層厚は約１．
１μｍである。層４は上記の条件で硬化させる。
次に、層４の上に、酸素を用いた反応性イオン・エッチ
ングのエッチ・バリアとして、厚さ約０゜１μｍの窒化
シリコン層５を付着させる。窒化シリコンは、圧力的１
ｍｂａｒ１付着温度約２００℃、エネルギー密度約０．
０５ワツト／ｃＩ＋２でシランとアンモニアとアルゴン
を含む雰囲気からプラズマ付着によって付着させる。
プラズマ付着させた窒化シリコン層５の上に、最上層と
して、厚さ約０．５ないし約１．０μｍのフォトレジス
ト層６を付着させる。本発明の方法では、この層は、レ
ジスト層４と同じフォトレジストから構成される。ただ
し、放射線に対する感度の高い別のフォトレジストから
構成してもよい。従来技術の方法を利用して、４３６ｎ
ｍ波長で露光させ、続いて窒素中で温度約９５ないし約
１０５℃で約３０分間硬化ステップを施し、水酸化テト
ラメチルアンモニウムを主体とするＡＺ現像液で現像し
て、所期のマスク・パターンを作成する。
次いで、ドライ・エッチ法で、フォトレジスト・マスク
６のパターンを窒化シリコン層５及びレジスト層４に転
写する。窒化シリコン層５（第２Ａ図）のホールは、流
量的２０ないし約５０ｓｅｃｍのＣＦ４を用いて、圧力
約３０ないし約６０μｂ　ａ　ｒ　１工ネルギー密度約
０．３ないし約０．５ワツト／ｃ１１２で、約３０％の
過剰エツチングでプラズマ・エッチングにより作成する
。エッチ終点は、レーザ干渉法によって判定する。開口
がエツチングされた届５を、レジストまたはポリマー層
４をエッチするためのマスクとして用いる。従来は、窒
化シリコン囮５を所期の債だけ横方向にアンダーカット
するために、この層の反応性イオン・エッチングで比較
的高い約５０ないし約７０μｂａｒの圧力を使っていた
。このエッチ・ステップで、レジスト層４は異方的にす
なわち垂直方向にエッチされる。同時に、窒化シリコン
・マスク５が、エッチ媒体の等方性成分により横方向に
アンダーカットされ、下部層４中に、上層６の元の線幅
より小さくなったフォトレジスト構造が形成される。層
４のエツチング中に、レジスト・マスク６の全体が窒化
シリコン・マスク５から除去される。
前述のように、この従来方法は、エツチングが均質的で
あり、したがって必ずしもフォトレジスト構造の幅に対
する所期の許容幅が観察されない点で、極めて不都合で
ある。もう一つのさらに重大な欠点は、窒化シリコン・
マスク５の横方向アンダーカットによってフォトレジス
ト・バーが棒形になり、後続のポリシリコン層３のエツ
チング・ステップに悪影響を与えることである。たとえ
ば、ＣＱ２／ＳＦ、／Ｈｅを用いたポリシリコン層３（
第２Ｂ図）の反応性イオン・エッチング中に、こうした
フォトレジスト・マスクを用いると、ＦＥＴの特性にと
って望ましくない負の角度がポリシリコン中に形成され
る。
上記の従来技術の方法の代わりに、フォトレジスト構造
４の横方向エツチングを極めて精密に制御できる、多段
エッチ法を開発した（第３図及び第４図）。
この新たに開発した方法は、第１図に示す層構造から出
発する。前述のように、通常の露出及び現像液による現
像によってＴＮＳレジストのフォトレジスト・マスク６
を作成すると、約７５ないし約８５度の正のレジスト角
度が形成される。ドライ・エツチング・ステップはすべ
て、平行板電極反応器、プラズマ・エッチング装置また
はたとえばＡＭＥ８１２ｉ型の六角柱状電極式エツチン
グ装置で行なうことができる。個々のエツチング・ステ
ップのパラメータは、使用する装置によって決まる。
この新しい方法では、下層のフォトレジスト４のフォト
レジスト・マスク６（第３Ａ図、第４Ａ図）によって画
定される位置に約８０ないし約８５度の角度でエツチン
グするためにのみ、窒化シリコン層５（第３Ａ図、第３
Ｂ図、第４Ａ図、第４Ｂ図）を使用する。続いて、反応
性イオン・エッチングによって、窒化シリコン層５を除
去する。
フォトレジスト構造体４を酸素中で横方向にエツチング
する前に、酸素中でフォトレジスト構造体４の左右の角
部を面取り切削しくファセット形成ステップを施して）
、フォトレジスト構造４の正の角度を改善することがで
きる。この横方向エツチングは、所期の幅の減少を得る
ために不可欠である。このステップで、フォトレジスト
の角度が９０度未満であるため、基本的に異方性のエツ
チングが行なわれるように、酸素中での反応性イオン・
エッチングの条件を選ぶことができる。異方性エツチン
グは、窒化シリコン層５のオーバーハングの下で等方性
エツチングよりも高精度であり、したがってエッチ時間
の関数として正確に制御できる。その上、陰になる窒化
シリコンがないため、横方向エツチングに対する連続構
造の影響がかなり減る。
本発明によれば、フォトレジスト構造体は、横方向に約
０．７５μｍエッチされた。その３σ許容差（σ＝標準
偏差）は個々のウェハ全体で僅か約±０．０８μｍ１１
６個のウェハからなるパッケージ全体で約±０．１２μ
ｍであり、フォトリングラフィによって得られる約±０
．１μｍの許容差が僅かだけ増加した。
続いて、この角度が９０度未満でフォトレジスト・バー
を所期の量だけ減少させたフォトレジスト・マスクを使
用して、反応性イオン・エッチングにより、ポリシリコ
ン３中に、必要とされるＦＥＴの特性にとって極めて望
ましい、正の角度と所期の線幅をもつパターンを形成し
た。
本発明の特定の実施例によれば、通常の方法で作成した
フォトレジスト・マスク６を備えた第１図の層構造は、
ＡＭＥ８１２１六角柱状電極式エツチング装置中で、一
連のドライ・エツチング・スチップを施す。
厚さ０．８μｍのフォトレジスト・マスク６、その下の
厚さ０．１μｍの窒化シリコン層５、厚さ１．１μｍの
フォトレジスト層４、厚さ４３０ｎｍのポリシリコン層
３からなる層構造の窒化シリコン層５を、下記の条件で
エツチングする（第３Ａ図）。
ＣＦ４流量　　　：２０〜５０ｓｃｃｍ圧力　　　　　
：３０〜６０μｂａｒ 工ネルギー密度二０．３〜０．５ワツト／　ｃｒｒｒ　
２オーバー・エツチング３０％ フォトレジスト層４を下記の条件で異方性エツチングす
る（第３Ｂ図）。
０２流量　　　　：４０〜６０ｓｃｃｍ圧力　　　　　
＝８〜１２μｂａｒ エネルギー密度＝０．２〜０．４ワツト／ｃｍ２エツチ
ングは、終点の前でフォトレジストの厚さが約０．２μ
ｍの所で停止させる。
次に、下記の条件で窒化シリコン層５をエツチングによ
り除去する（第３Ｃ図）。
ＣＦ　４流量　　　：２０〜５０ｓｅｃｍ圧力　　　　
　：　３０〜６０μｂａ　ｒエネルギー密度二０．３〜
０．５ワツト／ｃｍ２同時に、フォトレジスト層４が約
０，１μｍエツチングされる。
希望する場合、下記の条件でフォトレジスト層の角部の
面取り切削ステップを実施する（第３Ｄ図）。
０□流全　　　　：１５〜２５ｓｃｃｍ圧力　　　　　
：ｌμｂａｒ未膚 エネルギー密度：０．２〜０．４ワツト／ｃＩＩＩ２こ
のステップで、フォトレジスト層４の残りの０６１μｍ
がエツチングにより除去される。
次に、下記の条件で横方向エツチングを行なって、フォ
トレジスト構造４の幅を減少させる（第３Ｅ図）。
０２流量　　　　：８０８０−１２０ｓｅ圧力　　　　
　：９０〜１００μｂａｒエネルギー密度＝０．２〜０
．４ワツト／ＣｌＩ２このエツチング・ステップの継続
時間によって、横方向エツチングの量が決まる。継続時
間が約１゜６分のとき、フォトレジスト構造の両側で約
０゜３μｍエツチングされる。
最後に、フォトレジスト・マスク４を使って、下記の条
件で、平行板電極反応器または六角柱状電極式エツチン
グ装置中でポリシリコン層３をエツチングする。
ニー）チ媒体　　：　ＣＱ２／　Ｓ　Ｆｅ／　Ｈｅ７．
５　　２．５　９０　　体積％ 流ｍ　　　　　　：３５〜４５ｓｅｃｍ圧力　　　　　
：４０〜６０μｂａｒ 減少工ネルギー密度 ：０．０５〜０．１ワット／ｃｍ２ フォトレジスト・マスク４の角度に応じて、ポリシリコ
ン層３中に約９０度未満の角度が得られる。
この横方向エツチング工程（第３Ｅ図）の精度が高いこ
とを実証するため、ウェハ・パッケージについてフォト
リソグラフィの３σ許容差に対する寄与を決定しようと
、すなわちレジスト構造の元来の幅のばらつきを反応性
イオン・エッチングの寄与から分離しようと試みた。こ
のために、１０個のウェハからなるパッケージのうち偶
数番号のウェハはすべて、窒化シリコン層５とフォトレ
ジスト層４を介して垂直にエツチングして、レジスト構
造の幅をポリシリコン３に転写させた。奇数番号のウェ
ハはすべて、ポリシリコン３の反応性イオン・エッチン
グに先立って、酸素中で横方向エッチ・ステップを施し
て約０．４５μｍエツチングした。電気的方法で求めた
３σ許容差は約０．１μｍで、どちらのパッケージでも
同じであった。個々のウェハでのレジスト構造の元来の
幅のばらつきが０．１μｍで、専らフォトグラフィ及び
現像によるものであることが多数の走査顕微鏡測定で確
認できた。このことは、横方向エツチング工程が実際に
は３σ許容差に寄与していす、後者は前述のフォトリン
グラフィ及び現像によるものであることを証明するもの
である。
別の実施例（第４Ａ図ないし第４Ｆ図）では、個々のエ
ツチング・ステップを、六角柱状電極式エツチング装置
で完全に自動的に次々に実施した。
この実施例では、横方向エツチングの前の特別の面切り
切削ステップあるいはファセット形成ステップ（前の実
施例の第３Ｄ図）を省略した。完全自動式の方法により
、縁部がほぼ垂直なフォトレジスト構造４が作成でき、
それをポリシリコン層３に転写すると、９０度のエツジ
角度が得られる。
この実施例でも、本発明に基づく方法の利益が得られる
。
Ｆ０発明の効果 上述のように本発明によれば、サブミクロン級の高精度
な半導体装置を形成することができる。
【図面の簡単な説明】
第１図は、従来技術及び本発明に共通な、レジストまた
はポリマー・マスクを形成するための３層構造を示す。 第２Ａ図及び第２Ｂ図は、従来技術の一方法を示す。 第３Ａ図ないし第３Ｆ図は、本発明による方法の一実施
例を示す。 第４Ａ図ないし第４Ｆ図は、本発明による方法の前記以
外の実施例を示す。 １・・・・基板、２・・・・絶縁層、３・・・・ポリシ
リコン層、４・・・・レジスト層、５・・・・窒化シリ
コン層、６・・・・フォトレジスト・マスク。 ＦＩＧ。 ３Ｄ ＦＩＧ。 Ｅ ＦＩＧ。 Ｆ ＦＩＧ、　４Ｄ ＦＩＧ。 Ｅ ＦＩＧ。 Ｆ

Claims (1)

  1. 【特許請求の範囲】 サブミクロン級の寸法の半導体装置を形成する方法であ
    って、 （Ａ）半導体基板（１、２、３）の表面層（３）の上に
    フォトレジストあるいはポリマーの層（４）を形成し、
    その上に、窒化シリコンの層（５）及び高感度フォトレ
    ジストの頂部層（６）を形成して、３つの層（４、５、
    ６）を形成する工程と、（Ｂ）前記頂部層（６）を所望
    のマスクのパターンに形成し、このパターンを反応性イ
    オン・エッチングあるいはプラズマ・エッチングにより
    前記窒化シリコン層（５）及び前記フォトレジストある
    いはポリマー層（６）に転写する工程と、 （Ｃ）前記フォトレジスト層あるいはポリマー層（４）
    に形成したマスクを用いて前記表面層（３）をエッチン
    グする工程と、 を含み、 （Ｂａ）前記頂部層（６）の前記パターンを反応性イオ
    ン・エッチングあるいはプラズマ・エッチングにより前
    記窒化シリコン層（５）に転写し、（Ｂｂ）さらに、酸
    素を用いた反応性イオン・エッチングにより前記フォト
    レジストあるいはポリマー層（４）に転写し、 （Ｂｃ）前記窒化シリコン層（５）を反応性イオン・エ
    ッチングあるいはプラズマ・エッチングにより除去し、 （Ｂｄ）必要により、前記フォトレジストあるいはポリ
    マー層（４）に形成されたマスクの頂部の角部を面取り
    加工し、 （Ｂｅ）前記マスクの幅を横方向エッチングにより減少
    させる、 半導体装置の形成方法。
JP1066425A 1988-04-19 1989-03-20 半導体装置の形成方法 Expired - Lifetime JPH0758707B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP88106205.3 1988-04-19
EP88106205A EP0338102B1 (de) 1988-04-19 1988-04-19 Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten

Publications (2)

Publication Number Publication Date
JPH0212810A true JPH0212810A (ja) 1990-01-17
JPH0758707B2 JPH0758707B2 (ja) 1995-06-21

Family

ID=8198897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1066425A Expired - Lifetime JPH0758707B2 (ja) 1988-04-19 1989-03-20 半導体装置の形成方法

Country Status (4)

Country Link
US (1) US4980317A (ja)
EP (1) EP0338102B1 (ja)
JP (1) JPH0758707B2 (ja)
DE (1) DE3879186D1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010315B1 (ko) * 1991-10-10 1994-10-22 금성 일렉트론 주식회사 반도체 소자의 미세 패턴 형성 방법
US5198390A (en) * 1992-01-16 1993-03-30 Cornell Research Foundation, Inc. RIE process for fabricating submicron, silicon electromechanical structures
US5256580A (en) * 1992-04-06 1993-10-26 Motorola, Inc. Method of forming a light emitting diode
US5397904A (en) * 1992-07-02 1995-03-14 Cornell Research Foundation, Inc. Transistor microstructure
ATE269588T1 (de) * 1993-02-04 2004-07-15 Cornell Res Foundation Inc Mikrostrukturen und einzelmask, einkristall- herstellungsverfahren
US5426070A (en) * 1993-05-26 1995-06-20 Cornell Research Foundation, Inc. Microstructures and high temperature isolation process for fabrication thereof
AU658524B1 (en) * 1993-08-17 1995-04-13 Yokogawa Electric Corporation Semiconductor type differential pressure measurement apparatus and method for manufacturing the same
US5640133A (en) * 1995-06-23 1997-06-17 Cornell Research Foundation, Inc. Capacitance based tunable micromechanical resonators
US5702978A (en) * 1996-04-30 1997-12-30 Vlsi Technology, Inc. Sloped silicon nitride etch for smoother field oxide edge
US5780329A (en) * 1997-04-03 1998-07-14 Symbios, Inc. Process for fabricating a moderate-depth diffused emitter bipolar transistor in a BICMOS device without using an additional mask
US5914553A (en) * 1997-06-16 1999-06-22 Cornell Research Foundation, Inc. Multistable tunable micromechanical resonators
US6221704B1 (en) * 1998-06-03 2001-04-24 International Business Machines Corporation Process for fabricating short channel field effect transistor with a highly conductive gate
JP3120402B2 (ja) 1998-09-03 2000-12-25 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 不活性化芳香族アミン化合物を含むフォトレジスト組成物
US6673714B2 (en) * 2002-04-25 2004-01-06 Hewlett-Packard Development Company, L.P. Method of fabricating a sub-lithographic sized via
US20050048409A1 (en) * 2003-08-29 2005-03-03 Elqaq Deirdre H. Method of making an optical device in silicon
DE10347731B4 (de) * 2003-10-14 2005-12-29 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterstruktur unter Verwendung von Hartmaskenschichten und Unterätzschritten
KR100706780B1 (ko) * 2004-06-25 2007-04-11 주식회사 하이닉스반도체 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
JP4865361B2 (ja) * 2006-03-01 2012-02-01 株式会社日立ハイテクノロジーズ ドライエッチング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583232A (ja) * 1981-06-30 1983-01-10 Fujitsu Ltd パタ−ン形成方法
JPS633453A (ja) * 1986-06-23 1988-01-08 Komatsu Ltd イメ−ジセンサおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL130926C (ja) * 1959-09-04
US3770433A (en) * 1972-03-22 1973-11-06 Bell Telephone Labor Inc High sensitivity negative electron resist
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
US4209349A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching
US4234362A (en) * 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
US4397937A (en) * 1982-02-10 1983-08-09 International Business Machines Corporation Positive resist compositions
DE3275447D1 (en) * 1982-07-03 1987-03-19 Ibm Deutschland Process for the formation of grooves having essentially vertical lateral silicium walls by reactive ion etching
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
US4534826A (en) * 1983-12-29 1985-08-13 Ibm Corporation Trench etch process for dielectric isolation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583232A (ja) * 1981-06-30 1983-01-10 Fujitsu Ltd パタ−ン形成方法
JPS633453A (ja) * 1986-06-23 1988-01-08 Komatsu Ltd イメ−ジセンサおよびその製造方法

Also Published As

Publication number Publication date
DE3879186D1 (de) 1993-04-15
US4980317A (en) 1990-12-25
EP0338102B1 (de) 1993-03-10
JPH0758707B2 (ja) 1995-06-21
EP0338102A1 (de) 1989-10-25

Similar Documents

Publication Publication Date Title
JPH0212810A (ja) 半導体装置の形成方法
US9653315B2 (en) Methods of fabricating substrates
US20110183269A1 (en) Methods Of Forming Patterns, And Methods For Trimming Photoresist Features
KR100327346B1 (ko) 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US20010046632A1 (en) Novel dry development process for a bi-layer resist system
US7713882B2 (en) Patterning method for a semiconductor substrate
JPH0654781B2 (ja) 集積回路構造体の製造方法
JPH0573338B2 (ja)
TW201537619A (zh) 半導體儲存裝置之圖案化結構及其製造方法
KR100666892B1 (ko) 반도체 장치의 제조방법
JP3248072B2 (ja) 酸化膜エッチング方法
US7125496B2 (en) Etching method using photoresist etch barrier
KR20110049447A (ko) 반도체 소자의 형성방법
US7323404B2 (en) Field effect transistor and method of manufacturing the same
US8409457B2 (en) Methods of forming a photoresist-comprising pattern on a substrate
KR20250156106A (ko) 나노구조의 어레이 형성
US5509995A (en) Process for anisotropically etching semiconductor material
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100466192B1 (ko) 반도체 소자의 제조 방법
JPS63258020A (ja) 素子分離パタ−ンの形成方法
JPH11219943A (ja) 半導体素子の微細パターン間隙の形成方法
KR0151014B1 (ko) 반도체 소자 미세패턴 형성방법
KR0169595B1 (ko) 미세패턴 제조방법
KR19990036674A (ko) 반도체 소자의 미세 패턴간극 형성방법
KR101164980B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법