JPH02128275A - 回路図表示装置 - Google Patents
回路図表示装置Info
- Publication number
- JPH02128275A JPH02128275A JP63282715A JP28271588A JPH02128275A JP H02128275 A JPH02128275 A JP H02128275A JP 63282715 A JP63282715 A JP 63282715A JP 28271588 A JP28271588 A JP 28271588A JP H02128275 A JPH02128275 A JP H02128275A
- Authority
- JP
- Japan
- Prior art keywords
- circuit diagram
- macro block
- processing
- macroblock
- internal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回路図表示装置に関し、特に回路図上階層展
開機能をもつものに関する。
開機能をもつものに関する。
従来、この種の回路図表示装置は、回路素子数の大規模
化に伴い、表示方法として階層化表現を用いてきた。つ
まり成る回路図面中の繰り返し機能をもつ部分や、機能
的にまとまりのある部分をマクロブロックで便宜的に置
き換え、別の回路図面にその内部回路を記述し、それら
の階層の上下関係をある規則のもとに定義するという手
順を繰り返すことにより、回路図の階層構造を回路図表
示装置上で表現していた。
化に伴い、表示方法として階層化表現を用いてきた。つ
まり成る回路図面中の繰り返し機能をもつ部分や、機能
的にまとまりのある部分をマクロブロックで便宜的に置
き換え、別の回路図面にその内部回路を記述し、それら
の階層の上下関係をある規則のもとに定義するという手
順を繰り返すことにより、回路図の階層構造を回路図表
示装置上で表現していた。
上述した従来の回路図表示装置では、マクロブロックの
置かれた図面と、その内部回路が記述されている図面が
異なるため、マクロブロックの中を見る時に、内部回路
図面を新たにロードし直さなければならないという欠点
がある。また、階層の上下で別図面となるため、上下間
での端子の整合を見るのに不便である。
置かれた図面と、その内部回路が記述されている図面が
異なるため、マクロブロックの中を見る時に、内部回路
図面を新たにロードし直さなければならないという欠点
がある。また、階層の上下で別図面となるため、上下間
での端子の整合を見るのに不便である。
本発明の回路図表示装置は、階層化された回路図表現を
入力とし、回路図中の階層を有するマクロブロックにつ
いて、その内部回路をマクロブロック内で展開する手段
と、その階層の上下のスケールを自動的に合わせる手段
を有している。
入力とし、回路図中の階層を有するマクロブロックにつ
いて、その内部回路をマクロブロック内で展開する手段
と、その階層の上下のスケールを自動的に合わせる手段
を有している。
次に本発明について図面を参照して説明する。
第１図は、本発明の一実施例のフμｍチャート図である
。本装置は、入力部１と処理部２と演算部３及び表示部
４から構成されている。入力部１では、第２図のような
階層化表現を用いた回路図を本装置のメモリ上に取りこ
む。
。本装置は、入力部１と処理部２と演算部３及び表示部
４から構成されている。入力部１では、第２図のような
階層化表現を用いた回路図を本装置のメモリ上に取りこ
む。
処理部２は、マクロブロック拡大処理５と周辺部再配置
処理６を行い、各々の処理時にそのつど演算部３とデー
タのやりとりをする。ここで、マクロブロック拡大処理
５は、上下の階層でスケールを合せた場合、マクロブロ
ックの内部回路規模を算出する処理である。
処理６を行い、各々の処理時にそのつど演算部３とデー
タのやりとりをする。ここで、マクロブロック拡大処理
５は、上下の階層でスケールを合せた場合、マクロブロ
ックの内部回路規模を算出する処理である。
周辺部再配置処理６は、マクロブロック拡大処理５によ
って生じるマクロブロックの周辺部分の歪みを、接続関
係及び相対的位置関係を保持しながら調整する処理であ
る。
って生じるマクロブロックの周辺部分の歪みを、接続関
係及び相対的位置関係を保持しながら調整する処理であ
る。
表示部４では、拡大されたマクロブロックの内部に、そ
の内部回路の展開表示を行う。
の内部回路の展開表示を行う。
本発明はこれらの手順を経て、階層展開表示を実現する
ものである。
ものである。
次に、処理部２について詳細な説明を、第３゜４．５．
６図を用いて行う。まず、第３図（ａ）に示すように、
入力部１より得た回路図データについて、マクロブロッ
ク拡大処理５で、マクロブロックの内部回路内の素子９
と、マクロブロック枠外の素子７の大きさが同じになる
よう、マクロブロック枠の大きさを算出する。この時、
拡大前のマクロブロックの対角線の交点１２と、拡大後
のマクロブロックの対角線の交点１２が、一致するよう
に拡大するものとする（第３図（ｂ））。つまり、マク
ロブロックの対角線の交点を原点とした時、Ｘの正方向
の増分ｘ＋１３と負方向の増分Ｘ２１４が同じになるよ
うに、またｙの正方向の増分ｙ１１５と負方向の増分ｙ
２１６が同じになるように拡大する。
６図を用いて行う。まず、第３図（ａ）に示すように、
入力部１より得た回路図データについて、マクロブロッ
ク拡大処理５で、マクロブロックの内部回路内の素子９
と、マクロブロック枠外の素子７の大きさが同じになる
よう、マクロブロック枠の大きさを算出する。この時、
拡大前のマクロブロックの対角線の交点１２と、拡大後
のマクロブロックの対角線の交点１２が、一致するよう
に拡大するものとする（第３図（ｂ））。つまり、マク
ロブロックの対角線の交点を原点とした時、Ｘの正方向
の増分ｘ＋１３と負方向の増分Ｘ２１４が同じになるよ
うに、またｙの正方向の増分ｙ１１５と負方向の増分ｙ
２１６が同じになるように拡大する。
次に、第４図を用いて、周辺部再配置処理６を説明する
。まず、拡大されたマクロブロックの内部を、拡大前の
マクロブロックの各辺に沿った直線で分割し、格子を発
生する（第４図（ａ））。さらに、周辺部についても、
Ｘ軸方向はＸＩ（＝Ｘ２）間隔で、Ｘ軸方向にはｙ＋（
＝ｙ２）間隔の格子で区切る（第４図（ｂ乃。
。まず、拡大されたマクロブロックの内部を、拡大前の
マクロブロックの各辺に沿った直線で分割し、格子を発
生する（第４図（ａ））。さらに、周辺部についても、
Ｘ軸方向はＸＩ（＝Ｘ２）間隔で、Ｘ軸方向にはｙ＋（
＝ｙ２）間隔の格子で区切る（第４図（ｂ乃。
この格子単位に、再配置のための移動を行う。
この格子間の移動規則を第４図（ｃ）に示す。拡大され
たマクロブロックの対角線の延長上にある格子１７につ
いては１格子分対角線方向２ｏに移動し、対角線によっ
て区切られた上下の部分１９については１格子分ｙ方向
２１に移動し、さらに対角線によって区切られた左右の
部分１８については１格子分Ｘ方向２２に移動する。こ
の時、第５図（ａ）に示すように格子上に乗っている素
子２３の移動は、その素子の原点２４を含む格子の移動
に従うものとする。尚、再配置により拡大前に隣接して
いた格子が離れた場合は、その格子間に追加配線２６を
する第５図（ｂ））。
たマクロブロックの対角線の延長上にある格子１７につ
いては１格子分対角線方向２ｏに移動し、対角線によっ
て区切られた上下の部分１９については１格子分ｙ方向
２１に移動し、さらに対角線によって区切られた左右の
部分１８については１格子分Ｘ方向２２に移動する。こ
の時、第５図（ａ）に示すように格子上に乗っている素
子２３の移動は、その素子の原点２４を含む格子の移動
に従うものとする。尚、再配置により拡大前に隣接して
いた格子が離れた場合は、その格子間に追加配線２６を
する第５図（ｂ））。
以上の処理を行うことにより、接続関係及び相対的位置
関係を保持したまま、マクロブロックを拡大することが
可能となる。第６図に再配置処理の結果を示す。
関係を保持したまま、マクロブロックを拡大することが
可能となる。第６図に再配置処理の結果を示す。
最後に、第７図に示すように、拡大されたマクロブロッ
クの中に、内部回路を展開表示する。
クの中に、内部回路を展開表示する。
以上説明したように本発明は、階層設計がされているに
もかかわらず、マクロブロックの内部回路を展開してい
るため、同一画面上で上下の階層が一度に見ることがで
き、ひいては設計効率化につながる。
もかかわらず、マクロブロックの内部回路を展開してい
るため、同一画面上で上下の階層が一度に見ることがで
き、ひいては設計効率化につながる。
第１図は、本発明の一実施例のフローチャート図、第２
図は入力データ図、第３図（ａ）、 （ｂ）はマクロブ
ロック拡大処理を説明する詳細図、第４図（ａ）、 （
ｂ）、 （ｃ）、第５図（ａ）、 （ｂ）、第６図は周
辺部再配置処理を説明する詳細図、第７図は階層展開表
示の実現図である。 １・・・・・・入力部、２・・・・・・処理部、３・・
川・演算部、４・・・・・・表示部、５・・・・・・マ
クロブロック拡大処理、６・・・・・・周辺部再配置処
理、７・・・・・・マクロブロック枠外の素子、８・・
・・・・内部回路、９・・・川内部回路内の素子、ｌＯ
・・・・・・拡大前のマクロブロック、１１・・・・・
・拡大後のマクロブロック、１２・・・・・・拡大前、
後のマクロブロックの交点、１３・・・・・・Ｘ正方向
の増分、１４・・・・・・Ｘの負方向の増分、１５・・
・・・・ｙの正方向の増分、１６・・・・・・ｙの負方
向の増分、１７・・・・・・対角線延長上にある格子、
１８・・・・・・対角線の左右にある格子、１９・・・
・・・対角線の上下にある格子、２０・・・・・・対角
線方向移動、２１・・・・・・Ｘ方向移動、２２・・・
・・・Ｘ方向移動、２３・・・・・・格子上に乗ってい
る素子、２４・・・・・・素子の原点、２５・・・・・
・格子の移動方向、２６・・・・・・追加配線、２７・
・・・・・移動前の素子、２８・・・・・・移動後の素
子。 代理人 弁理士 内 原 晋 扁１図 第２図 （乙こ） 第３図 （（１）７グｏ７ｏ、ｚり円ＪＡＪ４’ｍＪ１万／Ｌ図 ｔ１２） 第５図 第２図 第７図
図は入力データ図、第３図（ａ）、 （ｂ）はマクロブ
ロック拡大処理を説明する詳細図、第４図（ａ）、 （
ｂ）、 （ｃ）、第５図（ａ）、 （ｂ）、第６図は周
辺部再配置処理を説明する詳細図、第７図は階層展開表
示の実現図である。 １・・・・・・入力部、２・・・・・・処理部、３・・
川・演算部、４・・・・・・表示部、５・・・・・・マ
クロブロック拡大処理、６・・・・・・周辺部再配置処
理、７・・・・・・マクロブロック枠外の素子、８・・
・・・・内部回路、９・・・川内部回路内の素子、ｌＯ
・・・・・・拡大前のマクロブロック、１１・・・・・
・拡大後のマクロブロック、１２・・・・・・拡大前、
後のマクロブロックの交点、１３・・・・・・Ｘ正方向
の増分、１４・・・・・・Ｘの負方向の増分、１５・・
・・・・ｙの正方向の増分、１６・・・・・・ｙの負方
向の増分、１７・・・・・・対角線延長上にある格子、
１８・・・・・・対角線の左右にある格子、１９・・・
・・・対角線の上下にある格子、２０・・・・・・対角
線方向移動、２１・・・・・・Ｘ方向移動、２２・・・
・・・Ｘ方向移動、２３・・・・・・格子上に乗ってい
る素子、２４・・・・・・素子の原点、２５・・・・・
・格子の移動方向、２６・・・・・・追加配線、２７・
・・・・・移動前の素子、２８・・・・・・移動後の素
子。 代理人 弁理士 内 原 晋 扁１図 第２図 （乙こ） 第３図 （（１）７グｏ７ｏ、ｚり円ＪＡＪ４’ｍＪ１万／Ｌ図 ｔ１２） 第５図 第２図 第７図
Claims (1)
- 階層化された回路図表現を入力とし、回路図中の階層を
有するマクロブロックについて、その内部回路をマクロ
ブロック内で展開表示する機能と、さらにその階層上下
のスケールを自動的に合わせる機能を有する回路図表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63282715A JPH02128275A (ja) | 1988-11-08 | 1988-11-08 | 回路図表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63282715A JPH02128275A (ja) | 1988-11-08 | 1988-11-08 | 回路図表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02128275A true JPH02128275A (ja) | 1990-05-16 |
Family
ID=17656100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63282715A Pending JPH02128275A (ja) | 1988-11-08 | 1988-11-08 | 回路図表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02128275A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6178545B1 (en) | 1996-06-28 | 2001-01-23 | Fujitsu Limited | Method and apparatus for object oriented programming in component building, its storage medium, uses, support and object between-network-display |
| US7676770B2 (en) | 2004-03-26 | 2010-03-09 | Elpida Memory, Inc. | Apparatus and method for creating circuit diagram, program therefor and recording medium storing the program |
-
1988
- 1988-11-08 JP JP63282715A patent/JPH02128275A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6178545B1 (en) | 1996-06-28 | 2001-01-23 | Fujitsu Limited | Method and apparatus for object oriented programming in component building, its storage medium, uses, support and object between-network-display |
| US6757000B2 (en) | 1996-06-28 | 2004-06-29 | Fujitsu Limited | Object-oriented programming apparatus, object-oriented programming supporting apparatus, component builder apparatus, object-oriented program storage medium, program storage medium for use in object-oriented programming, component storage medium, and object-between-network display method |
| US6877154B2 (en) | 1996-06-28 | 2005-04-05 | Fujitsu Limited | Object-oriented programming apparatus, object-oriented programming supporting apparatus, component builder apparatus, object-oriented program storage medium, program storage medium for use in object-oriented programming, component storage medium, and object-between-network display method |
| USRE40189E1 (en) * | 1996-06-28 | 2008-03-25 | Fujitsu Limited | Method and apparatus for object oriented programming in component building, its storage medium, uses, support and object between-network-display |
| USRE41138E1 (en) * | 1996-06-28 | 2010-02-16 | Fujitsu Limited | Object-oriented programming apparatus, object-oriented programming supporting apparatus, component builder apparatus, object-oriented program storage medium, program storage medium for use in object-oriented programming, component storage medium, and object-between-network display method |
| US7676770B2 (en) | 2004-03-26 | 2010-03-09 | Elpida Memory, Inc. | Apparatus and method for creating circuit diagram, program therefor and recording medium storing the program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2308707C (en) | Polygon representation in an integrated circuit layout | |
| US5008830A (en) | Method of preparing drawing data for charged beam exposure system | |
| JPH02128275A (ja) | 回路図表示装置 | |
| JPH11274053A (ja) | 最大理論収量の自動計算装置および最大理論収量の自動計算をコンピュータに実行させるためのプログラムを記憶したコンピュータ読み取り可能な記録媒体 | |
| JP3420631B2 (ja) | 半導体集積回路のレイアウト・コンパクション方法 | |
| JPH0927048A (ja) | メッシュ生成方法および装置 | |
| JPH0341974B2 (ja) | ||
| JPH10149378A (ja) | データ処理方法，マスクパターンのデータ処理方法，データ処理装置及びマスクパターンのデータ処理装置 | |
| JPH04148376A (ja) | 印刷回路の階層的配置処理方式 | |
| CN100433025C (zh) | 评价图案的制作方法 | |
| KR20000016957A (ko) | 노광데이터작성방법 | |
| JP2001028353A (ja) | 平坦化パターンの生成方法 | |
| JP2824304B2 (ja) | 図形処理方法 | |
| JPS61161576A (ja) | 画像信号処理装置 | |
| JPH0329341A (ja) | 半導体集積回路のレイアウト方法 | |
| JP4178263B2 (ja) | データ保存方法及びデータ保存装置 | |
| Grass | A synthesis system for PLA-based programmable hardware | |
| JP3104339B2 (ja) | 集積回路レイアウト設計装置 | |
| JPS63181349A (ja) | Ｌｓｉのレイアウト設計装置 | |
| JPH11307419A (ja) | 半導体プロセスにおけるシミュレーション方法 | |
| Mayr | A Constructive-Axiomatic Approach to Physical Space and Spacetime Geometries of Constant Curvature by the Principle of Reproducibility | |
| JPH03108739A (ja) | 高集積回路のブロツク配置配線方法 | |
| JPH03257674A (ja) | プリント配線板設計システム | |
| JPH0696160A (ja) | プリント回路基板の領域設定方法 | |
| JPH04291464A (ja) | 図形処理方法 |