JPH0212827A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0212827A JPH0212827A JP63163205A JP16320588A JPH0212827A JP H0212827 A JPH0212827 A JP H0212827A JP 63163205 A JP63163205 A JP 63163205A JP 16320588 A JP16320588 A JP 16320588A JP H0212827 A JPH0212827 A JP H0212827A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- oxide film
- interlayer insulating
- insulating film
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線構造を有する半導体装置に関し、特に
配線間のコンタクト孔の形成方法に関する。
配線間のコンタクト孔の形成方法に関する。
従来、多層配線構造を有する半導体装置においては、第
3図の断面図に示すように、シリコン酸化膜2を有する
シリコン基板1に第1層配線3を形成した上で層間絶縁
膜4を形成し、かつこの層間絶縁膜4に反応性イオンエ
ツチング(RIE)等のドライエツチングによってコン
タクト孔5を開孔する。そして、この上に第2層配線7
を形成し、コンタクト孔5において第1層配線3と第2
層配線7とのコンタクトをとる方法がとられている。
3図の断面図に示すように、シリコン酸化膜2を有する
シリコン基板1に第1層配線3を形成した上で層間絶縁
膜4を形成し、かつこの層間絶縁膜4に反応性イオンエ
ツチング(RIE)等のドライエツチングによってコン
タクト孔5を開孔する。そして、この上に第2層配線7
を形成し、コンタクト孔5において第1層配線3と第2
層配線7とのコンタクトをとる方法がとられている。
しかしながら、この方法ではコンタクト孔5の微細化に
伴ってその段差が象、峻になり、上層の第2層配線7の
カバレッジが悪くなり、断線をまねき、或いは高抵抗に
なるという問題がある。
伴ってその段差が象、峻になり、上層の第2層配線7の
カバレッジが悪くなり、断線をまねき、或いは高抵抗に
なるという問題がある。
このため、従来では第4図に示すように、フォトレジス
ト11を利用して層間絶縁膜4を略半分の厚さまでウェ
ットエツチング5aした後に、全厚さまでRIEドライ
エツチングしてコンタクト孔5を開孔する方法が提案さ
れている。
ト11を利用して層間絶縁膜4を略半分の厚さまでウェ
ットエツチング5aした後に、全厚さまでRIEドライ
エツチングしてコンタクト孔5を開孔する方法が提案さ
れている。
また、他の方法として、第5図に示すように、RIEド
ライエツチングを行ってコンタクト孔5を開孔した後に
、マスクに用いたフォトレジスト11を後退させ、更に
エツチングを行って層間絶縁膜4の上部にテーパ5bを
形成する方法も提案されている。
ライエツチングを行ってコンタクト孔5を開孔した後に
、マスクに用いたフォトレジスト11を後退させ、更に
エツチングを行って層間絶縁膜4の上部にテーパ5bを
形成する方法も提案されている。
[発明が解決しようとする課題〕
上述した従来の製造方法において、第4図に示した方法
では、第6図のように層間絶縁膜4の間にウェットエツ
チングによるエツチングレートが大きいような層12.
13(例えば塗布膜)を介在させている場合には、ウェ
ットエツチングによる横方向の食い込み12a、13a
が生じ、上層配線を形成した場合に空孔が生じてしまう
という問題がある。
では、第6図のように層間絶縁膜4の間にウェットエツ
チングによるエツチングレートが大きいような層12.
13(例えば塗布膜)を介在させている場合には、ウェ
ットエツチングによる横方向の食い込み12a、13a
が生じ、上層配線を形成した場合に空孔が生じてしまう
という問題がある。
また、第5図に示した方法では、テーパ量を制御するた
めには、フォトレジスト11の後退量やテーパ形成時の
エツチング制御等を高精度に行う必要があり、その制御
が難しいとともに、テーパ角を大きくとることが難しい
という問題がある。
めには、フォトレジスト11の後退量やテーパ形成時の
エツチング制御等を高精度に行う必要があり、その制御
が難しいとともに、テーパ角を大きくとることが難しい
という問題がある。
本発明はコンタクト孔における段差を容易に緩和して上
層配線におけるカバレッジを改善することができる半導
体装置の製造方法を提供することを目的としている。
層配線におけるカバレッジを改善することができる半導
体装置の製造方法を提供することを目的としている。
〔課題を解決するための手段]
本発明の半導体装置の製造方法は、下層配線上に設けた
層間絶縁膜にドライエツチング法によりコンタクト孔を
開孔する工程と、この層間絶縁膜上にバイアススパッタ
法により酸化膜を形成する工程と、このバイアススパッ
タ法により形成した酸化膜をエッチバックするとともに
、同時に前記コンタクト孔の内壁一部をテーパ状にエツ
チングする工程と、バイアススパッタ酸化膜を更にエッ
チバックして下層配線をコンタクト孔内に露出させる工
程と、コンタクト孔を含む前記層間絶縁膜の上に上層配
線を形成する工程を含んでいる。
層間絶縁膜にドライエツチング法によりコンタクト孔を
開孔する工程と、この層間絶縁膜上にバイアススパッタ
法により酸化膜を形成する工程と、このバイアススパッ
タ法により形成した酸化膜をエッチバックするとともに
、同時に前記コンタクト孔の内壁一部をテーパ状にエツ
チングする工程と、バイアススパッタ酸化膜を更にエッ
チバックして下層配線をコンタクト孔内に露出させる工
程と、コンタクト孔を含む前記層間絶縁膜の上に上層配
線を形成する工程を含んでいる。
上述した方法では、バイアススパッタ酸化膜はコンタク
ト孔の上部でテーパ状に形成され、これをエッチバック
することにより層間絶縁膜のコンタクト孔内壁もテーパ
状とし、コンタクト孔の段差を緩和する。
ト孔の上部でテーパ状に形成され、これをエッチバック
することにより層間絶縁膜のコンタクト孔内壁もテーパ
状とし、コンタクト孔の段差を緩和する。
次に、本発明を図面を参照して説明する。
第1図(a)乃至第1図(d)は本発明の一実施例を工
程順に示す半導体装置の断面図である。
程順に示す半導体装置の断面図である。
先ず、第1図(a)のように、表面にシリコン酸化膜2
を有するシリコン基板1上に、アルミニウム膜等を所要
のパターンに形成して第1層配線3を形成する。また、
この第1層配線3の上に層間絶縁膜4を堆積し、かつこ
の層間絶縁膜4にRIEドライエツチングによってコン
タクト孔5を形成する。
を有するシリコン基板1上に、アルミニウム膜等を所要
のパターンに形成して第1層配線3を形成する。また、
この第1層配線3の上に層間絶縁膜4を堆積し、かつこ
の層間絶縁膜4にRIEドライエツチングによってコン
タクト孔5を形成する。
次に、第1図(b)のように、層間絶縁膜4の上にバイ
アススパッタ酸化膜6を成長させる。バイアススパッタ
酸化膜は酸化膜成長中に基板に負のバイアスを印加する
ことにより、図示のようにコンタクト孔5の段部に相当
する部分にテーパが生じる。このテーパ角は基板に加え
るバイアスを変えることにより制御することができる。
アススパッタ酸化膜6を成長させる。バイアススパッタ
酸化膜は酸化膜成長中に基板に負のバイアスを印加する
ことにより、図示のようにコンタクト孔5の段部に相当
する部分にテーパが生じる。このテーパ角は基板に加え
るバイアスを変えることにより制御することができる。
次に、第1図(C)のように、前記バイアススパッタ酸
化膜6をエツチングバックして除去する。
化膜6をエツチングバックして除去する。
この時同時に層間絶縁膜4のコンタクト孔5の角の一部
もエツチングされ、コンタクト孔5にテーパをつけるこ
とができる。
もエツチングされ、コンタクト孔5にテーパをつけるこ
とができる。
また、このときバイアススパッタ酸化膜6においては、
小さなコンタクト孔の内部に形成される酸化膜は平坦部
に形成される酸化膜よりも膜厚が薄くなるので、このエ
ツチングバックの工程においてコンタクト孔5が完全に
開孔するまでエツチングバックを行っても層間絶縁膜4
がエツチングされることはない。
小さなコンタクト孔の内部に形成される酸化膜は平坦部
に形成される酸化膜よりも膜厚が薄くなるので、このエ
ツチングバックの工程においてコンタクト孔5が完全に
開孔するまでエツチングバックを行っても層間絶縁膜4
がエツチングされることはない。
更に、層間絶縁膜4の間に、ウェットエツチングによる
エツチングレートが大きい膜(例えば塗布膜)が存在し
ている場合でもドライエツチングしか行わないので側方
へのエツチングの食い込み等の異常エツチングが起こる
ことはない。
エツチングレートが大きい膜(例えば塗布膜)が存在し
ている場合でもドライエツチングしか行わないので側方
へのエツチングの食い込み等の異常エツチングが起こる
ことはない。
しかる上で、第1図(d)のように、層間絶縁膜4の上
にアルミニウム等を堆積し、かつこれを所要パターンに
形成することにより第2層配線7を形成する。このとき
、コンタクト孔5にテーバがついているために、第2層
配線のカバレッジが改善され、断線や高抵抗となる問題
は生ぜず、良好なコンタクトをとることができる。
にアルミニウム等を堆積し、かつこれを所要パターンに
形成することにより第2層配線7を形成する。このとき
、コンタクト孔5にテーバがついているために、第2層
配線のカバレッジが改善され、断線や高抵抗となる問題
は生ぜず、良好なコンタクトをとることができる。
ここで、本発明は第2図に示すように、3層の多層配線
構造にも適用できる。なお、第1図と同一部分には同一
符号を付しである。
構造にも適用できる。なお、第1図と同一部分には同一
符号を付しである。
即ち、この実施例では、第1図(d)の工程の後に、第
2M間絶縁膜8を形成し、かつ前記実施例で説明した方
法に準じて第2コンタクト孔9を形成する。更に、その
後に第3層配線10を形成することにより3層の多層配
線構造を得ている。
2M間絶縁膜8を形成し、かつ前記実施例で説明した方
法に準じて第2コンタクト孔9を形成する。更に、その
後に第3層配線10を形成することにより3層の多層配
線構造を得ている。
この実施例においても、第1コンタクト孔5と第2コン
タクト孔9に夫々バイアススパッタ酸化膜を用いたエツ
チングを行うことにより、各コンタクト孔5,9に傾斜
をもたせることができ、上側の配線のカバレッジを改善
することができる。
タクト孔9に夫々バイアススパッタ酸化膜を用いたエツ
チングを行うことにより、各コンタクト孔5,9に傾斜
をもたせることができ、上側の配線のカバレッジを改善
することができる。
〔発明の効果]
以上説明したように本発明は、コンタクト孔を開設した
層間絶縁膜上にバイアススパッタ酸化膜を形成した上で
、これをエッチバックしているので、バイアススパッタ
酸化膜はコンタクト孔の上部でテーパ状に形成され、こ
れをエッチバックすることにより層間絶縁膜のコンタク
ト孔内壁もテーパ状にエツチングされ、コンタクト孔の
段差が緩和されて上層配線のカバレッジを改善すること
ができる。また、バイアススパッタ酸化膜の形成時のバ
イアスを制御することによってコンタクト孔のテーパー
角を制御でき、テーパ角を任意に調整できる。更に、こ
の方法ではドライエツチング法のみを使用しているため
に、層間絶縁膜に塗布膜層が介在されている場合でもそ
の異常エツチングを防止できる。したがって、段切れや
局部的高抵抗化の恐れのない良好な上層配線を形成でき
、多層配線構造の半導体装置の歩留り及び信頼性を向上
できる効果がある。
層間絶縁膜上にバイアススパッタ酸化膜を形成した上で
、これをエッチバックしているので、バイアススパッタ
酸化膜はコンタクト孔の上部でテーパ状に形成され、こ
れをエッチバックすることにより層間絶縁膜のコンタク
ト孔内壁もテーパ状にエツチングされ、コンタクト孔の
段差が緩和されて上層配線のカバレッジを改善すること
ができる。また、バイアススパッタ酸化膜の形成時のバ
イアスを制御することによってコンタクト孔のテーパー
角を制御でき、テーパ角を任意に調整できる。更に、こ
の方法ではドライエツチング法のみを使用しているため
に、層間絶縁膜に塗布膜層が介在されている場合でもそ
の異常エツチングを防止できる。したがって、段切れや
局部的高抵抗化の恐れのない良好な上層配線を形成でき
、多層配線構造の半導体装置の歩留り及び信頼性を向上
できる効果がある。
第1図(a)乃至第1図(d)は本発明の一実施例を製
造工程順に示す断面図、第2図は本発明を3層配線構造
に適用した実施例の断面図、第3図は従来の問題を説明
するための断面図、第4図は従来の第1の製造方法を説
明するための断面図、第5図は従来の第2の製造方法を
説明するための断面図、第6図は従来の第1の製造方法
の問題を説明するための断面図である。 1・・・シリコン基板、2・・・シリコン酸化膜、3・
・・第1N配線、4・・・層間絶縁膜(第1層間絶縁膜
)、5・・・コンタクト孔(第1コンタクト孔)、訃・
・バイアススパッタ酸化膜、7・・・第2N配線、8・
・・第2層間絶縁膜、9・・・第3層配線、11・・・
フォトレジスト、12.13・・・塗布膜。 第1 図 第 図 第4 図
造工程順に示す断面図、第2図は本発明を3層配線構造
に適用した実施例の断面図、第3図は従来の問題を説明
するための断面図、第4図は従来の第1の製造方法を説
明するための断面図、第5図は従来の第2の製造方法を
説明するための断面図、第6図は従来の第1の製造方法
の問題を説明するための断面図である。 1・・・シリコン基板、2・・・シリコン酸化膜、3・
・・第1N配線、4・・・層間絶縁膜(第1層間絶縁膜
)、5・・・コンタクト孔(第1コンタクト孔)、訃・
・バイアススパッタ酸化膜、7・・・第2N配線、8・
・・第2層間絶縁膜、9・・・第3層配線、11・・・
フォトレジスト、12.13・・・塗布膜。 第1 図 第 図 第4 図
Claims (1)
- 1、下層配線上に設けた層間絶縁膜にドライエッチング
法によりコンタクト孔を開孔する工程と、この層間絶縁
膜上にバイアススパッタ法により酸化膜を形成する工程
と、このバイアススパッタ法により形成した酸化膜をエ
ッチバックするとともに、同時に前記コンタクト孔の内
壁一部をテーパ状にエッチングする工程と、前記バイア
ススパッタ酸化膜を更にエッチバックして前記下層配線
をコンタクト孔内に露出させる工程と、前記コンタクト
孔を含む前記層間絶縁膜の上に上層配線を形成する工程
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163205A JPH0212827A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163205A JPH0212827A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0212827A true JPH0212827A (ja) | 1990-01-17 |
Family
ID=15769283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63163205A Pending JPH0212827A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0212827A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5269880A (en) * | 1992-04-03 | 1993-12-14 | Northern Telecom Limited | Tapering sidewalls of via holes |
| JP2020031138A (ja) * | 2018-08-22 | 2020-02-27 | 東京エレクトロン株式会社 | 処理方法 |
-
1988
- 1988-06-30 JP JP63163205A patent/JPH0212827A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5269880A (en) * | 1992-04-03 | 1993-12-14 | Northern Telecom Limited | Tapering sidewalls of via holes |
| JP2020031138A (ja) * | 2018-08-22 | 2020-02-27 | 東京エレクトロン株式会社 | 処理方法 |
| WO2020039959A1 (ja) * | 2018-08-22 | 2020-02-27 | 東京エレクトロン株式会社 | 処理方法 |
| CN112585728A (zh) * | 2018-08-22 | 2021-03-30 | 东京毅力科创株式会社 | 处理方法 |
| KR20210044790A (ko) * | 2018-08-22 | 2021-04-23 | 도쿄엘렉트론가부시키가이샤 | 처리 방법 |
| TWI805822B (zh) * | 2018-08-22 | 2023-06-21 | 日商東京威力科創股份有限公司 | 基板處理方法 |
| US11728176B2 (en) | 2018-08-22 | 2023-08-15 | Tokyo Electron Limited | Treatment method |
| CN112585728B (zh) * | 2018-08-22 | 2024-05-17 | 东京毅力科创株式会社 | 处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04229627A (ja) | 電気中継部構造およびその形成方法 | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPH0346977B2 (ja) | ||
| JPS63269546A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPS6035825B2 (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| JPH01312854A (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH07106419A (ja) | 半導体装置の製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPH03225922A (ja) | 半導体装置の製造方法 | |
| JPH01194334A (ja) | 半導体集積回路の製造方法 | |
| JPH0364933A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPH0291968A (ja) | メモリ装置の製造方法 | |
| JPH02180017A (ja) | 層間絶縁膜の平坦化方法 | |
| JPH05235175A (ja) | 半導体装置の製造方法 | |
| JPH03153035A (ja) | 半導体装置の製造方法 | |
| JPS6381833A (ja) | 半導体装置の製造方法 | |
| JPS59195845A (ja) | 多層配線の製造方法 |