JPH0222844A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0222844A JPH0222844A JP17321988A JP17321988A JPH0222844A JP H0222844 A JPH0222844 A JP H0222844A JP 17321988 A JP17321988 A JP 17321988A JP 17321988 A JP17321988 A JP 17321988A JP H0222844 A JPH0222844 A JP H0222844A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- electrode wiring
- thickness
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 abstract description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 11
- 239000011229 interlayer Substances 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 239000002131 composite material Substances 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005530 etching Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に電極配線の形状に
関する。
関する。
近年、MO3型半導体集積回路は大規模化、大集積化が
進み、増々高密度な配線が要求されるようになってきて
いる。それに伴い多層配線で高密度な配線が必要となっ
てきている。
進み、増々高密度な配線が要求されるようになってきて
いる。それに伴い多層配線で高密度な配線が必要となっ
てきている。
従来の技術としては第4図に示すような配線構造がとら
れていた。同図は2層配線の例であるが、シリコン基板
41上のフィールド酸化膜42の上に一層目のke電極
配線43.を形成し、その上に眉間絶縁膜44を形成し
てから二層目のAf電極配線45を形成する。この2度
のAe電極配線の形成は基板全面にスパッタ法等で堆積
したアルミニウム膜上にフォトリソグラフィ技術を用い
てフォトレジストパターンを作り、それをマスクにして
アルミニウム膜をエツチングして行う。この際、設計配
線幅からのパターン変換誤差を極力小さくするためエツ
チングには異方性エツチングを利用する。したがって、
出来上がりのアルミパターンはほぼ基板に垂直なエツチ
ング面を持っている。
れていた。同図は2層配線の例であるが、シリコン基板
41上のフィールド酸化膜42の上に一層目のke電極
配線43.を形成し、その上に眉間絶縁膜44を形成し
てから二層目のAf電極配線45を形成する。この2度
のAe電極配線の形成は基板全面にスパッタ法等で堆積
したアルミニウム膜上にフォトリソグラフィ技術を用い
てフォトレジストパターンを作り、それをマスクにして
アルミニウム膜をエツチングして行う。この際、設計配
線幅からのパターン変換誤差を極力小さくするためエツ
チングには異方性エツチングを利用する。したがって、
出来上がりのアルミパターンはほぼ基板に垂直なエツチ
ング面を持っている。
上述のように基板に垂直にエツチングされた電極配線パ
ターン上に眉間絶縁膜を堆積させた場合、一般に段部の
段差はきつくなっている。したがって、第4図に示した
ように、−層目のkl電極配線の間隔りが狭い場合には
眉間絶縁膜に急斜面の溝ができ、二層目のke電極配線
がその溝を横切る場合には同図Aのようにかなり膜厚が
薄くなったり場合によっては配線が切れてしまうことに
なる。−例として一層目のA!!電極配線の厚さが0.
6μm、層間絶縁膜がプラズマCVD法によって成長さ
せた1、2μmの窒化膜、二層目のkl電極配線の厚さ
が1.1μmの場合、−層目のAff電極配線間隔が2
μm以下だと溝部の二層目の^l電極配線が薄くなり歩
留りが低下し始める。
ターン上に眉間絶縁膜を堆積させた場合、一般に段部の
段差はきつくなっている。したがって、第4図に示した
ように、−層目のkl電極配線の間隔りが狭い場合には
眉間絶縁膜に急斜面の溝ができ、二層目のke電極配線
がその溝を横切る場合には同図Aのようにかなり膜厚が
薄くなったり場合によっては配線が切れてしまうことに
なる。−例として一層目のA!!電極配線の厚さが0.
6μm、層間絶縁膜がプラズマCVD法によって成長さ
せた1、2μmの窒化膜、二層目のkl電極配線の厚さ
が1.1μmの場合、−層目のAff電極配線間隔が2
μm以下だと溝部の二層目の^l電極配線が薄くなり歩
留りが低下し始める。
すなわち、従来の電極配線形状では層間膜の段差がきつ
くなるため配線パターンの高密度化ができないという欠
点があった。
くなるため配線パターンの高密度化ができないという欠
点があった。
本発明の半導体集積回路は、所定幅の導電膜の上部の角
を斜めに除去したメサ状電極配線を有しているというも
のである。
を斜めに除去したメサ状電極配線を有しているというも
のである。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示す半導体チップの断面図
である。同図ではシリコン基板11上のフィールド酸化
膜12の上に2層配線を形成した場合で第1層目のke
電極配線13の断面構造としては長方形の上部の角を落
とした形状になっている。第1層目のA!電極配線の厚
さが0.6μmぐらいとすると上部の角(テーパ一部)
の厚さdは0,3μmぐらいが良い、その上に眉間絶縁
膜を例えば1.2μm程度堆積させる。この眉間絶縁膜
としてはプラズマCVD法で成長させた窒化シリコン膜
、酸窒化シリコン膜(オキシニトリド膜)、スパッタ法
で成長させたS i02膜、塗布膜。
である。同図ではシリコン基板11上のフィールド酸化
膜12の上に2層配線を形成した場合で第1層目のke
電極配線13の断面構造としては長方形の上部の角を落
とした形状になっている。第1層目のA!電極配線の厚
さが0.6μmぐらいとすると上部の角(テーパ一部)
の厚さdは0,3μmぐらいが良い、その上に眉間絶縁
膜を例えば1.2μm程度堆積させる。この眉間絶縁膜
としてはプラズマCVD法で成長させた窒化シリコン膜
、酸窒化シリコン膜(オキシニトリド膜)、スパッタ法
で成長させたS i02膜、塗布膜。
あるいは複合膜等種々の材料が利用できる。その上に第
2層目のAI!電極配線15を形成する。このような2
層配線構造とすると、眉間絶縁膜の起伏が比較的ゆるや
かになり、第2層アルミニウム膜厚均一性が保てる。
2層目のAI!電極配線15を形成する。このような2
層配線構造とすると、眉間絶縁膜の起伏が比較的ゆるや
かになり、第2層アルミニウム膜厚均一性が保てる。
第1図に示した第1層のAe電極配線のテーパー構造を
得るための製造方法の一例を第3図に示す。
得るための製造方法の一例を第3図に示す。
まず、第3図(a>に示すように、フィールド酸化膜3
2上に全面にアルミニウム膜33を付着させた後、フォ
トリングラフィ技術を用いて所定のパターンのフォトレ
ジストマスク3,4を作る。
2上に全面にアルミニウム膜33を付着させた後、フォ
トリングラフィ技術を用いて所定のパターンのフォトレ
ジストマスク3,4を作る。
続いて、第3図(b)に示すように、フォトレジストマ
スクを用いてウェットエツチングにより第1層のアルミ
ニウム膜33を半分の膜厚まで除去する。ウェットエツ
チングは等方性であるからフォトレジストマスク34の
下側のアルミニウムも一部エッチングされる。さらに続
いて7オトレジストマスク34を用いて反応性イオンエ
ツチングを用いて残りのアルミニウムを除去する。これ
は異方性エッチであるため、フォトレジストマスクの幅
でアルミニウムがエツチングされ第3図(c)の様にな
る。この後、第3図(d)に示すように、フォトレジス
トマスクを除去して、眉間絶縁膜を成長させる。
スクを用いてウェットエツチングにより第1層のアルミ
ニウム膜33を半分の膜厚まで除去する。ウェットエツ
チングは等方性であるからフォトレジストマスク34の
下側のアルミニウムも一部エッチングされる。さらに続
いて7オトレジストマスク34を用いて反応性イオンエ
ツチングを用いて残りのアルミニウムを除去する。これ
は異方性エッチであるため、フォトレジストマスクの幅
でアルミニウムがエツチングされ第3図(c)の様にな
る。この後、第3図(d)に示すように、フォトレジス
トマスクを除去して、眉間絶縁膜を成長させる。
第2図は本発明の応用例を示す半導体チップの断面図で
ある。
ある。
同図はM OS )ランジスタのゲート電極に利用した
もので、シリコン基板21上にドレイン24、ソース2
4′、ゲート23のMOSトランジスタが形成されてお
り、ゲート電極の上部の角を膜厚の半分程度のところま
で落とした形状とすることにより眉間絶縁膜25を堆積
させた後の段差が極めてゆるやかとなり、以後の配線工
程における配線層の被覆性を悪化させずに済む。
もので、シリコン基板21上にドレイン24、ソース2
4′、ゲート23のMOSトランジスタが形成されてお
り、ゲート電極の上部の角を膜厚の半分程度のところま
で落とした形状とすることにより眉間絶縁膜25を堆積
させた後の段差が極めてゆるやかとなり、以後の配線工
程における配線層の被覆性を悪化させずに済む。
以上説明したように本発明は、電極配線の上部の角を膜
厚の半分程度まで落とし、テーパーをつけることにより
、その上に形成される眉間絶縁膜および上層配線の被覆
性が向上するため、より高密度な配線配置を行っても歩
留りが低下せず、大規模、高集積な半導体集積回路が実
現できるという効果がある。
厚の半分程度まで落とし、テーパーをつけることにより
、その上に形成される眉間絶縁膜および上層配線の被覆
性が向上するため、より高密度な配線配置を行っても歩
留りが低下せず、大規模、高集積な半導体集積回路が実
現できるという効果がある。
なお、上記の説明では二層配線系の一層目電極配線に本
発明を適用した例を取り上げたが、二層目電極配線にも
適用できる。また、多層配線系の全部の配線に対して適
用できることは言うまでもない。
発明を適用した例を取り上げたが、二層目電極配線にも
適用できる。また、多層配線系の全部の配線に対して適
用できることは言うまでもない。
第1図は本発明の一実施例を示す半導体チップの断面図
、第2図は本発明の応用例を示す半導体チップの断面図
、第3図(a)〜(d)は本発明の一実施例の製造方法
を説明するための工程順に配置した半導体チップの断面
図、第4図は従来例を示す半導体チップの断面図である
。 11.21,31.41・・・シリコン基板、12.3
2.42・・・フィールド酸化膜、22・・・ゲート酸
化膜、13,15.33,43.45・・・AI!電極
配線、14,25,35.44・・・層間絶縁膜、23
・・・ゲート、24.24’・・・ドレイン。 ソース、34・・・フォトレジストマスク。
、第2図は本発明の応用例を示す半導体チップの断面図
、第3図(a)〜(d)は本発明の一実施例の製造方法
を説明するための工程順に配置した半導体チップの断面
図、第4図は従来例を示す半導体チップの断面図である
。 11.21,31.41・・・シリコン基板、12.3
2.42・・・フィールド酸化膜、22・・・ゲート酸
化膜、13,15.33,43.45・・・AI!電極
配線、14,25,35.44・・・層間絶縁膜、23
・・・ゲート、24.24’・・・ドレイン。 ソース、34・・・フォトレジストマスク。
Claims (1)
- 所定幅の導電膜の上部の角を斜めに除去したメサ状電極
配線を有していることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17321988A JPH0222844A (ja) | 1988-07-11 | 1988-07-11 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17321988A JPH0222844A (ja) | 1988-07-11 | 1988-07-11 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0222844A true JPH0222844A (ja) | 1990-01-25 |
Family
ID=15956340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17321988A Pending JPH0222844A (ja) | 1988-07-11 | 1988-07-11 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0222844A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4981906A (en) * | 1986-12-29 | 1991-01-01 | Monsanto Kasei Company | Heat and impact resistant thermoplastic resin composition |
| JP2013131569A (ja) * | 2011-12-20 | 2013-07-04 | Toyota Motor Corp | 半導体装置 |
-
1988
- 1988-07-11 JP JP17321988A patent/JPH0222844A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4981906A (en) * | 1986-12-29 | 1991-01-01 | Monsanto Kasei Company | Heat and impact resistant thermoplastic resin composition |
| JP2013131569A (ja) * | 2011-12-20 | 2013-07-04 | Toyota Motor Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5256564A (en) | Method for manufacturing semiconductor device having a contact structure | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPS59168640A (ja) | 半導体装置の製造方法 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH0669169A (ja) | 半導体装置の製造方法 | |
| JPS6120353A (ja) | 半導体装置の製造方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPH0212827A (ja) | 半導体装置の製造方法 | |
| JPS62245654A (ja) | 半導体装置およびその製造方法 | |
| JPH04171815A (ja) | 半導体装置のコンタクト孔の形成方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPS62200746A (ja) | 半導体装置 | |
| JPS5818940A (ja) | 半導体装置の製造方法 | |
| JPH04101447A (ja) | 多層配線半導体集積回路の製造方法 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS6063949A (ja) | 半導体装置の製造方法 | |
| JPS63111644A (ja) | 半導体装置の製造方法 |