JPH0212931A - 回路装置の製造方法 - Google Patents

回路装置の製造方法

Info

Publication number
JPH0212931A
JPH0212931A JP63163679A JP16367988A JPH0212931A JP H0212931 A JPH0212931 A JP H0212931A JP 63163679 A JP63163679 A JP 63163679A JP 16367988 A JP16367988 A JP 16367988A JP H0212931 A JPH0212931 A JP H0212931A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
wirings
wire
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63163679A
Other languages
English (en)
Inventor
Noboru Oki
大木 昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP63163679A priority Critical patent/JPH0212931A/ja
Publication of JPH0212931A publication Critical patent/JPH0212931A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体チップを含む回路装置の製造方法に関
する。
[従来の技術] 従来の代表的な混成集積回路は次の(1)〜(11)の
工程で製造される。
(1) 分割消が形成された多数個取り用の集合基板の
表面にt極ペーストを印刷し、焼き付は処理して配線導
体を形成する工程。
(2) 配線導体に接続されるように金ペーストを印刷
し、焼き付は処理してボンディングランドを形成する工
程。
(3) 配線導体に接続されるように抵抗ペーストを印
刷し、焼き付は処理して厚膜抵抗体を形成する工程。
(4) 配線導体の部品実装用ランド、リードランド及
びボンディングランドを除いた回路基板の表面に保護ガ
ラスを印刷し、焼き付ける工程。
(5) 厚膜抵抗体をレーザートリミングする工程。
(6) 部品実装用ランド上に半田ペーストを印刷し、
チップ部品を搭載した後、リフロー法で半田付けする工
程。
(7) 回路基板に導電性接着剤を塗布し、半導体チッ
プを載置し、焼き付は処理してICチップ、トランジス
タチップ等の半導体チップを固着する工程。
(8) 半導体チップと回路基板上のボンディングラン
ドとをワイヤにより接続する工程。
(9) 半導体チップ及びワイヤの上に絶縁性樹脂を塗
布し、焼き付は処理して樹脂被覆層(チップコート)を
形成する工程。
(10) 回路基板を分割溝に沿って複数に分割した後
、得られたそれぞれの基板のリードランド部分にそれぞ
れクリップリードのクリップ部を嵌合させ、この嵌合部
を半田槽内に浸漬して半田付けを行う工程。
(11) 回路基板の外周面にデイツプ塗装により絶縁
性塗料を塗布し、焼き付は処理して外装被膜を形成する
工程。
ところで、小型化が要求されるために分割溝に接近させ
て半導体チップを配置すると、これを被覆するための樹
脂が分割溝内に侵入し、分割溝に沿って分割することが
困難になるという問題があった。また、被覆樹脂がリー
ドランド部分まではみ出すと、リードランド部にクリッ
プリードのクリップ部を嵌合させることが不可能になっ
たり、あるいは半田付けが不十分になるという問題があ
った。
この問題を解決するために、第4図に示すように、回路
基板1上に半導体チップ2を固着し、これとボンディン
グランド3とをワイヤ4で接続し、環状ダム(阻止壁形
成用樹脂リング)6で樹脂の流れを阻止して樹脂被覆層
5を限定的に形成することがある。
[発明が解決しようとする課題] しかしながら、ダム6をワイヤ4に接近配置しなければ
ならないために、ワイヤ6又はこのボンディング部分に
ダム6が接触し、ワイヤ4の切断又はボンディング部分
の接続不良が発生することがあった。
そこで、本発明の目的はワイヤを損傷することなしに限
定された領域に樹脂被覆層を形成することが可能な回路
装置の製造方法を提供することにある。
[課題を解決するための手段] 上記目的を達成するための本発明は、回路基板上に半導
体チップを装着する工程と、前記半導体チップと前記回
路基板上のボンディングランドとをワイヤで接続する工
程と、前記半導体チップと前記ワイヤを覆うように光硬
化型樹脂を塗布する工程と、前記光硬化型樹脂の少なく
とも前記半導体チップと前記ワイヤとを含む限定された
領域に光を照射してこの領域を硬化させる工程と、前記
光硬化型樹脂の未硬化部分を除去する工程とを有する回
路装置の製造方法に係わるものである。なお、本発明に
おける光は可視光のみならず紫外線等の非可視光も意味
するものとする。
[作用] 上記発明においては、樹脂被覆層を限定的に形成する時
にダム等の樹脂流れ止め部材を使用する必要がないので
、ワイヤ及びボンディング部分(こ外力が不要に加わる
恐れが少なくなる。
[実施例コ 第1図〜第3図を参照して本発明の実施例に係わる混成
集積回路の製造方法を説明する。
まず、第2図に示すように分割溝7を有するアルミナ基
板から成る集合回路基板1を用意する。
次に、回路基板1の表面にスクリーン印刷によりA(1
−Pdペーストを塗布し、150℃で10分間乾燥した
のち850℃で10分焼き付け、配線導体(図示せず)
を形成する。
次に、配線導体に接続されるようにスクリーン印刷によ
りAIJペーストを印刷し、150℃で10分間乾燥し
たのち850℃で10分焼き付け、ボンディングランド
3を形成する。
次に、配線導体に接続されるようにスクリーン印刷によ
りRu 02ペーストを印刷し、150℃で10分間乾
燥したのち850℃で10分焼き付け、厚膜抵抗体(図
示せず)を形成する。
次に、配線導体の部品実装用ランド、リードランドおよ
び前記ボンディングランドを除いた前記厚膜印刷基板の
表面に、スクリーン印刷によりガガラスペーストを塗布
し、150℃で10分間乾燥したのち500℃で10分
間焼き付は処理して保護ガラス層(図示せず)を形成す
る。
次に、所定の抵抗値が得られるように厚膜抵抗体をレー
ザートリミングする。
次に、部品実装用ランド上にそれぞれ半田ベーストを印
刷し、チップ部品8を載置した後、235℃で5秒間の
りフローで半田付けする。
次に、回路基板1の所定の箇所に導電性接着剤を塗布し
たのち、半導体チップ2を載置し、150℃で60分間
焼き付は処理して半導体チップ2を回路基板1に固着す
る。
次に、第1図(A)に示すように半導体チップ2とボン
ディングランド3とのAtl線から成るワイヤ4によっ
て接続する。なお、半導体チップ2に対してはワイヤ4
をポールボンディングで接続し、ボンディングランド3
に対してはワイヤ4をステッチボンディングで接続する
次に、第1図(A)に示すように、半導体チップ2及び
ワイヤ4を覆うようにエポキシ系紫外線硬化型樹脂9(
松下電工製CV’7023 )をデイスペンサーにより
塗布する。
次に、第1図(B)に示すように、マスク10を使用し
て紫外線13を樹脂9の半導体チップ2及びワイヤ4の
被覆領域に照射し、この領域を硬化させる。
次に、樹脂9の未硬化部分をキシレンによって溶解除去
し、さらに、120℃で60分間熱処理して第1図(C
)に示すように硬化樹脂から成る樹脂被覆IN 9 a
を得る。
次に、回路基板1を分割溝7に沿って分割し、第3図に
示すようにリードランド11にクリップリード12を嵌
合させ、嵌合部を半田槽に浸漬して半田付けする。
上記方法で混成集積回路を製造すると、ダム等を設けて
樹脂の流れ止めを行う必要がないので、ワイヤ4にダム
等が接触することによるワイヤ4の切断やワイヤ4のポ
ンデイグ部分の剥離が発生しない。
また、分割溝7に半導体チップ2を近接配置しても、分
割溝7に硬化した樹脂が残存しない、従って、回路基板
1の分割を確実に達成することができる。
また、半導体チップ2がリードランド11に近接配置さ
れていても、リードランド11が樹脂で被覆されるとい
う問題が生じない。
[変形例] 本発明は上述の実施例に限定するものでなく、変形可能
なものである。例えば、紫外線硬化型樹脂としてシリコ
ン系紫外線硬化型樹脂等を使用することができる。なお
、エポキシ系及びシリコン系の紫外線硬化型樹脂を使用
する場合、樹脂中の+   + K  、Na  、CI    (SO2)2−等のイ
オン濃度がi o o ppi以下であることが望まし
い。
また、光照射のみにより樹脂の硬化を確実に行なえる場
合は、その後の熱処理の工程を省略することもできる。
[発明の効果] 上述のように本発明によれば、ワイヤ等を損傷すること
なしに樹脂被覆層を限定された領域に形成することが可
能な回路装置の製造方法を提供することができる。
【図面の簡単な説明】
第1図(A)(B)(C)は本発明の実施例に係わる混
成集積回路における樹脂被覆層の形成方法を示す断面図
、 第2U5!Jは実施例の混成集積回路を樹脂被覆層形成
前の集合回路基板の状態で示す平面図、第3図は樹脂被
覆層を形成して分割した後の状態を示す平面図、 第4図は従来の樹脂被覆層の形成方法を説明するための
断面図である。 1・・・回路基板、2・・・半導体チップ、3・・・ボ
ンディングランド、4・・・ワイヤ、7・・・分割溝、
9・・・紫外線硬化型樹脂、9a・・・樹脂被覆層。

Claims (1)

  1. 【特許請求の範囲】 [1]回路基板上に半導体チップを装着する工程と、 前記半導体チップと前記回路基板上のボンディングラン
    ドとをワイヤで接続する工程と、 前記半導体チップと前記ワイヤを覆うように光硬化型樹
    脂を塗布する工程と、 前記光硬化型樹脂の少なくとも前記半導体チップと前記
    ワイヤとを含む限定された領域に光を照射してこの領域
    を硬化させる工程と、 前記光硬化型樹脂の未硬化部分を除去する工程と を有することを特徴とする回路装置の製造方法。
JP63163679A 1988-06-30 1988-06-30 回路装置の製造方法 Pending JPH0212931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63163679A JPH0212931A (ja) 1988-06-30 1988-06-30 回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63163679A JPH0212931A (ja) 1988-06-30 1988-06-30 回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0212931A true JPH0212931A (ja) 1990-01-17

Family

ID=15778539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63163679A Pending JPH0212931A (ja) 1988-06-30 1988-06-30 回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0212931A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
DE10128241A1 (de) * 2001-06-11 2002-12-19 Possehl Electronic Gmbh Verfahren zur Herstellung eines IC-Chip-Bauelements
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US6093584A (en) * 1996-04-18 2000-07-25 Tessera, Inc. Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads
US6294830B1 (en) 1996-04-18 2001-09-25 Tessera, Inc. Microelectronic assembly with conductive terminals having an exposed surface through a dielectric layer
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6856235B2 (en) 1996-04-18 2005-02-15 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US7165316B2 (en) 1996-04-18 2007-01-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
DE10128241A1 (de) * 2001-06-11 2002-12-19 Possehl Electronic Gmbh Verfahren zur Herstellung eines IC-Chip-Bauelements

Similar Documents

Publication Publication Date Title
KR940005419B1 (ko) 인쇄 회로 기판 및 그 제조방법
US4306217A (en) Flat electrical components
TW200306769A (en) Circuit substrate and manufacturing method of circuit substrate
JP3391282B2 (ja) 電子部品の製造方法
EP0136094B1 (en) Laser beam trimmed thick film resistor and method of trimming thick film resistor
JPH0745641A (ja) 半導体装置の実装方法
JPH0212931A (ja) 回路装置の製造方法
US20040003940A1 (en) Circuit board for flip-chip semiconductor package and fabrication method thereof
JPH07212013A (ja) ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法
JPH01312892A (ja) 回路基板の製造方法
JPS61156792A (ja) 回路モジユ−ルの製造方法
JP2800294B2 (ja) 半導体icの接続方法
JPS61113243A (ja) 混成集積回路の実装方法
JP2003198078A (ja) プリント配線基板及びその製造方法
JPH0760881B2 (ja) 半導体装置の半田塗布方法
JPS59143333A (ja) 素子保護用樹脂の被覆方法
JPH05226385A (ja) 半導体装置の実装方法
JP3200754B2 (ja) 半導体装置の製造方法
JPH09266369A (ja) プリント基板の加工方法並びにプリント基板
JPH01278032A (ja) ワイヤボンディング方法
JP3716327B2 (ja) プリント基板の加工方法
JPH0629654A (ja) 電子装置
JPH038390A (ja) 電子部品搭載用基板の製造方法
JPH03192793A (ja) 電気回路部品の実装方法
JPH0445273Y2 (ja)