JPH0212941A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0212941A JPH0212941A JP16432088A JP16432088A JPH0212941A JP H0212941 A JPH0212941 A JP H0212941A JP 16432088 A JP16432088 A JP 16432088A JP 16432088 A JP16432088 A JP 16432088A JP H0212941 A JPH0212941 A JP H0212941A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- film
- boron
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052796 boron Inorganic materials 0.000 claims abstract description 19
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 238000009413 insulation Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 17
- 239000012535 impurity Substances 0.000 abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 5
- 230000001590 oxidative effect Effects 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 4
- -1 boron ions Chemical class 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に絶縁分離溝
の形成方法に関する。
の形成方法に関する。
従来、この種の半導体装置の製造方法は、まず第３図（
ａ）に示すように、例えば表面にＮ型不純物層２と、イ
オン注入時のマスクとして用いる窒化シリコン膜５の上
下面に酸化シリコン膜４を形成した絶縁膜を有するシリ
コンからなるＰ型半導体基板１に、所定パターンの溝３
を形成する。
ａ）に示すように、例えば表面にＮ型不純物層２と、イ
オン注入時のマスクとして用いる窒化シリコン膜５の上
下面に酸化シリコン膜４を形成した絶縁膜を有するシリ
コンからなるＰ型半導体基板１に、所定パターンの溝３
を形成する。
次に第３図（ｂ）に示すように、ホウ素をイオン注入し
、溝の底面にチャネルストッパーとしてのＰ型不純物層
６を形成する。
、溝の底面にチャネルストッパーとしてのＰ型不純物層
６を形成する。
次に第３図（ｃ）に示すように、熱酸化又はＣＶＤ法で
酸化シリコン膜４Ａを形成したのち、溝の内部に多結晶
シリコン膜７を成長させることにより絶縁分離溝を形成
していた。
酸化シリコン膜４Ａを形成したのち、溝の内部に多結晶
シリコン膜７を成長させることにより絶縁分離溝を形成
していた。
上述した従来の半導体装置の製造方法は、溝形成後にチ
ャネルストッパー用のホウ素をイオン注入しているので
、シリコン表面を酸化する時の酸化条件によってホウ素
がアウトデイフュージョンする。この為、ｆｉ３の側壁
にホウ素が拡散されて側壁にＰ型不純物層が形成され、
易くなり、トランジスタの特性が悪化するという欠点が
ある。
ャネルストッパー用のホウ素をイオン注入しているので
、シリコン表面を酸化する時の酸化条件によってホウ素
がアウトデイフュージョンする。この為、ｆｉ３の側壁
にホウ素が拡散されて側壁にＰ型不純物層が形成され、
易くなり、トランジスタの特性が悪化するという欠点が
ある。
本発明の半導体装置の製造方法は、半導体基板に絶縁分
離用の溝を形成する工程と、前記溝の表面に絶縁膜を形
成したのち溝底部の該絶縁膜を除去する工程と、絶縁膜
が除去された前記溝の底部にホウ素を導入しチャネルス
トッパー層を形成する工程とを含んで構成される。
離用の溝を形成する工程と、前記溝の表面に絶縁膜を形
成したのち溝底部の該絶縁膜を除去する工程と、絶縁膜
が除去された前記溝の底部にホウ素を導入しチャネルス
トッパー層を形成する工程とを含んで構成される。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に配置した半導体チップの断面図である
。
るための工程順に配置した半導体チップの断面図である
。
まず、第１図（ａ）に示すように、Ｐ型半導体基板１の
表面にＮ型不純物Ｎ２をエピタキシャル成長法により形
成し、しかる後にその上に酸化シリコン膜４．窒化シリ
コン膜５．酸化シリコン膜４の３層−構造からなる絶縁
膜を形成する。次に幅１μｍでＰ型半導体基板１内に達
する絶縁分離用の溝３をホトリソグラフィー技術とエツ
チング技術を用いて形成する。
表面にＮ型不純物Ｎ２をエピタキシャル成長法により形
成し、しかる後にその上に酸化シリコン膜４．窒化シリ
コン膜５．酸化シリコン膜４の３層−構造からなる絶縁
膜を形成する。次に幅１μｍでＰ型半導体基板１内に達
する絶縁分離用の溝３をホトリソグラフィー技術とエツ
チング技術を用いて形成する。
次に第１図（ｂ）に示すように、熱酸化により溝３の表
面に薄い酸化シリコン膜４Ａを形成する。
面に薄い酸化シリコン膜４Ａを形成する。
次に第１図（ｃ）に示すように、リアクティブイオンエ
ツチング法を用いて溝３の底部の薄い酸化シリコン膜４
Ａをエツチングし除去する。
ツチング法を用いて溝３の底部の薄い酸化シリコン膜４
Ａをエツチングし除去する。
次に第１図（ｄ）に示すように、ホウ素をイオン注入し
、しかる後に酸化性雰囲気中で温度９００℃〜１０００
℃で熱処理を行ない、溝の底面に薄い酸化シリコン膜と
チャネルストッパーであるＰ型不純物層６を形成する。
、しかる後に酸化性雰囲気中で温度９００℃〜１０００
℃で熱処理を行ない、溝の底面に薄い酸化シリコン膜と
チャネルストッパーであるＰ型不純物層６を形成する。
次で溝３を埋込むために多結晶シリコン膜７を成長させ
絶縁分離溝を完成させる。
絶縁分離溝を完成させる。
このように第１の実施例によれば、？ｓ３の側面に酸化
シリコン膜４Ａを形成したのちホウ素のイオン注入法に
よりＰ型不純物層６を形成するなめ、溝３の側面のシリ
コン層にホウ素が拡散されることはなくなる。
シリコン膜４Ａを形成したのちホウ素のイオン注入法に
よりＰ型不純物層６を形成するなめ、溝３の側面のシリ
コン層にホウ素が拡散されることはなくなる。
第２図は本発明の第２の実施例を説明するための工程順
に示した半導体チップの断面図である。
に示した半導体チップの断面図である。
まず第２図（ａ）に示すように、第１の実施例と同様に
処理し、Ｐ型半導体基板１上にＮ型不純物層２と酸化シ
リコン膜４と窒化シリコン膜５を形成したのち溝３を形
成する。次で溝３内に薄い酸化シリコン膜４Ａを形成し
たのち、溝の底面部の酸化シリコン膜４Ａを除去する。
処理し、Ｐ型半導体基板１上にＮ型不純物層２と酸化シ
リコン膜４と窒化シリコン膜５を形成したのち溝３を形
成する。次で溝３内に薄い酸化シリコン膜４Ａを形成し
たのち、溝の底面部の酸化シリコン膜４Ａを除去する。
次に第２図（ｂ）に示すように、拡散法を用いてホウ素
を拡散し、Ｐ型不純物層６とホウ素含有の硝子Ｍ８を形
成する。
を拡散し、Ｐ型不純物層６とホウ素含有の硝子Ｍ８を形
成する。
次に第２図（Ｃ）に示すように、拡散法で形成されたホ
ウ素含有の硝子層８を弗酸水溶液でエツチングして除去
し、しかる後に酸化性雰囲気中で９００〜１０００℃で
熱処理を行ない、溝３の底面に薄い酸化シリコン膜を形
成する。
ウ素含有の硝子層８を弗酸水溶液でエツチングして除去
し、しかる後に酸化性雰囲気中で９００〜１０００℃で
熱処理を行ない、溝３の底面に薄い酸化シリコン膜を形
成する。
次に第２図（ｄ）に示すように、溝３を埋込むために多
結晶シリコン膜７を成長させ絶縁分離溝を完成させる。
結晶シリコン膜７を成長させ絶縁分離溝を完成させる。
本第２の実施例によれば、チャネルストッパーとしての
Ｐ型不純物Ｎ６を拡散法により形成しているため、第１
の実施例のイオン注入法い比ベシリコン結晶層に与える
損傷を少くできるという利点がある。
Ｐ型不純物Ｎ６を拡散法により形成しているため、第１
の実施例のイオン注入法い比ベシリコン結晶層に与える
損傷を少くできるという利点がある。
以上説明したように本発明は、半導体基板に形成した溝
の表面に絶縁膜を形成し、溝底面部の絶縁膜を除去した
のちホウ素を導入してチャネルストッパ層を形成するこ
とにより、溝の壁側にホウ素が拡散するのを防ぐことが
出来る。従ってトランジスタの特性を安定にすることが
できるため、品質及び歩留の向上した半導体装置が得ら
れる。
の表面に絶縁膜を形成し、溝底面部の絶縁膜を除去した
のちホウ素を導入してチャネルストッパ層を形成するこ
とにより、溝の壁側にホウ素が拡散するのを防ぐことが
出来る。従ってトランジスタの特性を安定にすることが
できるため、品質及び歩留の向上した半導体装置が得ら
れる。
第１図（ａ）〜（ｄ）及び第２図（ａ）〜（ｄ）は本発
明の第１及び第２の実施例を説明するための工程手順に
配置した半導体チップの断面図、第３図（ａ）〜（ｃ）
は従来の半導体装置の製造方法を説明するための半導体
チップの断面図である。 １・・・Ｐ型半導体基板、２・・・Ｎ型不純物層、３・
・・溝、４，４Ａ・・・酸化シリコン膜、５・・・窒化
シリコン膜、 ６・・・Ｐ型不純物層、 ７・・・多結晶シリ コン 膜、 ８・・・ホウ素含有の硝子層。
明の第１及び第２の実施例を説明するための工程手順に
配置した半導体チップの断面図、第３図（ａ）〜（ｃ）
は従来の半導体装置の製造方法を説明するための半導体
チップの断面図である。 １・・・Ｐ型半導体基板、２・・・Ｎ型不純物層、３・
・・溝、４，４Ａ・・・酸化シリコン膜、５・・・窒化
シリコン膜、 ６・・・Ｐ型不純物層、 ７・・・多結晶シリ コン 膜、 ８・・・ホウ素含有の硝子層。
Claims (1)
- 半導体基板に絶縁分離用の溝を形成する工程と、前記溝
の表面に絶縁膜を形成したのち溝底部の該絶縁膜を除去
する工程と、絶縁膜が除去された前記溝の底部にホウ素
を導入しチャネルストッパー層を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16432088A JPH0212941A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16432088A JPH0212941A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0212941A true JPH0212941A (ja) | 1990-01-17 |
Family
ID=15790913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16432088A Pending JPH0212941A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0212941A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004674A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체소자의 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544741A (en) * | 1978-09-26 | 1980-03-29 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS62120040A (ja) * | 1985-11-20 | 1987-06-01 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62213142A (ja) * | 1986-03-13 | 1987-09-19 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1988
- 1988-06-30 JP JP16432088A patent/JPH0212941A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5544741A (en) * | 1978-09-26 | 1980-03-29 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS62120040A (ja) * | 1985-11-20 | 1987-06-01 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62213142A (ja) * | 1986-03-13 | 1987-09-19 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004674A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057450A (en) | Method for fabricating silicon-on-insulator structures | |
| KR950004972B1 (ko) | 반도체 장치의 필드산화막 형성 방법 | |
| US4295266A (en) | Method of manufacturing bulk CMOS integrated circuits | |
| US5488002A (en) | Method for manufacturing self-aligned bipolar transistors using double diffusion | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPS62232142A (ja) | 半酸化物分離デバイスを製作するための方法 | |
| JPH0212941A (ja) | 半導体装置の製造方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPS5931865B2 (ja) | 半導体装置 | |
| JPH01319969A (ja) | 半導体装置の製造方法 | |
| JP2790010B2 (ja) | 半導体装置の製造方法 | |
| KR0151260B1 (ko) | 필드산화막 형성방법 | |
| JPH01238033A (ja) | 誘電体分離型半導体基板及びその製造方法 | |
| JPH04129215A (ja) | 半導体装置の製造方法 | |
| JPS60752A (ja) | 半導体装置の製造方法 | |
| JPH0334332A (ja) | 半導体装置の製造方法 | |
| JPH0831468B2 (ja) | 半導体装置の製造方法 | |
| JPH02135756A (ja) | トレンチアイソレーションを有する半導体装置の製造方法 | |
| JPH0227813B2 (ja) | ||
| JPS62291941A (ja) | 半導体装置における素子間分離方法 | |
| JPS63255970A (ja) | 半導体装置及びその製造方法 | |
| JPS63197331A (ja) | 半導体装置の製造方法 | |
| JPS6171647A (ja) | 半導体装置の製造方法 |