JPH0227813B2 - - Google Patents
Info
- Publication number
- JPH0227813B2 JPH0227813B2 JP56215543A JP21554381A JPH0227813B2 JP H0227813 B2 JPH0227813 B2 JP H0227813B2 JP 56215543 A JP56215543 A JP 56215543A JP 21554381 A JP21554381 A JP 21554381A JP H0227813 B2 JPH0227813 B2 JP H0227813B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- layer
- silicon nitride
- silicon
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、集積回路に適する高周波特性のすぐ
れたバイポーラトランジスタの製造方法に関す
る。
れたバイポーラトランジスタの製造方法に関す
る。
近年高周波特性のすぐれたバイポーラトランジ
スタと前記トランジスタを用いた集積回路を実現
するために、NPNトランジスタのエミツタ領域
をメサ構造にするのが一般的に行われている。第
１図にこの種のトランジスタの構造とその簡単な
製造方法を示す。
スタと前記トランジスタを用いた集積回路を実現
するために、NPNトランジスタのエミツタ領域
をメサ構造にするのが一般的に行われている。第
１図にこの種のトランジスタの構造とその簡単な
製造方法を示す。
第１図の工程図において、まず工程ａでは、コ
レクタ領域となるＮ型のシリコン基板１の表面に
Ｐ型ベース領域２および砒素を不純物とした浅い
N+層３を酸素雰囲気中で拡散形成する。上記N+
層３形成の拡散処理後に残留する同N+層３上の
シリコン酸化膜をエツチング除去した後に、全面
にCVD法などを用いシリコン酸化膜４を、前記
コレクタ領域１上および前記ベース領域２上に形
成し、ついで、シリコン窒化膜５、多結晶シリコ
ン膜６を蒸着する。そして、最表部に所定のフオ
トレジストパターン７を設ける。
レクタ領域となるＮ型のシリコン基板１の表面に
Ｐ型ベース領域２および砒素を不純物とした浅い
N+層３を酸素雰囲気中で拡散形成する。上記N+
層３形成の拡散処理後に残留する同N+層３上の
シリコン酸化膜をエツチング除去した後に、全面
にCVD法などを用いシリコン酸化膜４を、前記
コレクタ領域１上および前記ベース領域２上に形
成し、ついで、シリコン窒化膜５、多結晶シリコ
ン膜６を蒸着する。そして、最表部に所定のフオ
トレジストパターン７を設ける。
工程ｂでは、上記多結晶シリコン膜６表面に通
常の方法で形成した例えば商品名OFPR−800な
どの前記ポジ型フオトレジストパターン７をマス
クにして、この多結晶シリコン膜６をエツチング
し、ついで、前記フオトレジストパターン７を除
去した後に、同形の前記多結晶シリコン膜６ａを
マスクとして直下の前記シリコン窒化膜５を熱リ
ン酸でエツチングして、同形状のシリコン窒化膜
５ａを形成する。
常の方法で形成した例えば商品名OFPR−800な
どの前記ポジ型フオトレジストパターン７をマス
クにして、この多結晶シリコン膜６をエツチング
し、ついで、前記フオトレジストパターン７を除
去した後に、同形の前記多結晶シリコン膜６ａを
マスクとして直下の前記シリコン窒化膜５を熱リ
ン酸でエツチングして、同形状のシリコン窒化膜
５ａを形成する。
工程ｃでは、シリコン窒化膜５ａをマスクとし
て前記N+層３をエツチングしてN+型エミツタ領
域３ａを形成する。このエツチング処理過程で同
時にマスク上方の前記多結晶シリコン膜６ａもエ
ツチング除去する。
て前記N+層３をエツチングしてN+型エミツタ領
域３ａを形成する。このエツチング処理過程で同
時にマスク上方の前記多結晶シリコン膜６ａもエ
ツチング除去する。
工程ｄでは、Ｐ型ベース領域２およびN+型エ
ミツタ領域３ａの露出面を温度900℃程度の酸化
性雰囲気中で選択酸化し、表面のシリコン酸化膜
４ａを形成する。
ミツタ領域３ａの露出面を温度900℃程度の酸化
性雰囲気中で選択酸化し、表面のシリコン酸化膜
４ａを形成する。
上記第１図に示した従来の方法では、高周波特
性を向上させるために前記N+層３に添加される
砒素濃度は１×1021cm-2程度と高く、このため
に、通常の単結晶シリコンのエツチング速度に比
較してこの層３のエツチング速度がいちじるしく
大きい。したがつて、前記N+層３をエツチング
してＮ型エミツタ領域３ａを形成する場合に、弗
酸系溶液によるエツチングでは、マスクである前
記シリコン窒化膜５ａに対するアンダーカツト量
も大きく、同エミツタ領域３のパターン寸法と形
状の制御、再現性が悪く、また上記のような製造
工程では、前記N+層３のエツチングの終点決定
が困難であり、したがつて電気的特性とりわけ遮
断周波数などの高周波特性のばらつきが大きくな
る問題があつた。
性を向上させるために前記N+層３に添加される
砒素濃度は１×1021cm-2程度と高く、このため
に、通常の単結晶シリコンのエツチング速度に比
較してこの層３のエツチング速度がいちじるしく
大きい。したがつて、前記N+層３をエツチング
してＮ型エミツタ領域３ａを形成する場合に、弗
酸系溶液によるエツチングでは、マスクである前
記シリコン窒化膜５ａに対するアンダーカツト量
も大きく、同エミツタ領域３のパターン寸法と形
状の制御、再現性が悪く、また上記のような製造
工程では、前記N+層３のエツチングの終点決定
が困難であり、したがつて電気的特性とりわけ遮
断周波数などの高周波特性のばらつきが大きくな
る問題があつた。
本発明の目的は、上記問題を解決したバイポー
ラトランジスタ製造方法を提供することにある。
ラトランジスタ製造方法を提供することにある。
本発明は、半導体基板の表面上に直接あるいは
酸化膜を介して形成されたシリコン窒化膜を環状
に選択食刻して、内側の島状部分と外側部分とに
分離した後、前記シリコン窒化膜をマスクにして
選択食刻部下の半導体基板内へ同基板の導電型と
は逆導電型を与える不純物イオンを注入して所定
の領域を形成する工程、前記内側島状部分に残存
するシリコン窒化膜もしくは同シリコン窒化膜と
この直下の酸化シリコン膜を除去して半導体基板
面を露呈する工程、前記露呈半導体基板部分上に
これと同一導電型のエピタキシヤル層を形成した
後に、同エピタキシヤル層の下方、もしくは前記
半導体基板の頂部分を逆導電型の層に変換する工
程を有する半導体装置の製造方法である。
酸化膜を介して形成されたシリコン窒化膜を環状
に選択食刻して、内側の島状部分と外側部分とに
分離した後、前記シリコン窒化膜をマスクにして
選択食刻部下の半導体基板内へ同基板の導電型と
は逆導電型を与える不純物イオンを注入して所定
の領域を形成する工程、前記内側島状部分に残存
するシリコン窒化膜もしくは同シリコン窒化膜と
この直下の酸化シリコン膜を除去して半導体基板
面を露呈する工程、前記露呈半導体基板部分上に
これと同一導電型のエピタキシヤル層を形成した
後に、同エピタキシヤル層の下方、もしくは前記
半導体基板の頂部分を逆導電型の層に変換する工
程を有する半導体装置の製造方法である。
以下、本発明を実施例により、図面を用いて詳
細に説明する。
細に説明する。
第２図において、ａからｆは本発明の一実施例
であるバイポーラ集積回路の製造方法である。
であるバイポーラ集積回路の製造方法である。
工程ａではNPNトランジスタのコレクタ領域
となるＮ型シリコン基板１０を酸化雰囲気中で熱
酸化することによりシリコン酸化膜１１ａを300
〜500Å程度に成長させた後、同シリコン酸化膜
１１ａ上にシリコン窒化膜１２を、プラズマ蒸着
法により、6000〜8000Å程度に蒸着形成し、つい
で、例えば商品名OFPR−800などのポジ型フオ
トレジスト膜パターンをマスクにして、前記シリ
コン窒化膜１２をプラズマドライエツチングにて
環状に選択的に除去して、島状部分１２ａを形成
する。
となるＮ型シリコン基板１０を酸化雰囲気中で熱
酸化することによりシリコン酸化膜１１ａを300
〜500Å程度に成長させた後、同シリコン酸化膜
１１ａ上にシリコン窒化膜１２を、プラズマ蒸着
法により、6000〜8000Å程度に蒸着形成し、つい
で、例えば商品名OFPR−800などのポジ型フオ
トレジスト膜パターンをマスクにして、前記シリ
コン窒化膜１２をプラズマドライエツチングにて
環状に選択的に除去して、島状部分１２ａを形成
する。
工程ｂでは、前記シリコン窒化膜１２，１２ａ
をマスクとして、イオン注入法により注入エネル
ギー60KeV、ドーズ量１×1015cm-2程度で硼素イ
オンを注入してＰ型ベースコンタクト領域（Ｐ型
グラフト・ベース領域）となるP+層１３を形成
し、ついで、温度850〜900℃程度の窒素雰囲気中
でアニールした後、温度900〜950℃程度の酸化性
雰囲気中で100分程度酸化する工程である。これ
により、前記P+層１３の領域は、拡散とともに
酸化が進行し、膜厚3000〜4000Å程度のシリコン
酸化膜１１ｂが形成され、同時に、シリコン窒化
膜１２，１２ａの一部も200〜300Å程度酸化され
シリコン酸化膜１１ｃが形成され、前記シリコン
窒化膜１２，１２ａ上とP+層１３上の厚いシリ
コン酸化膜１１ｂとは厚みの差は十分に大きくな
る。
をマスクとして、イオン注入法により注入エネル
ギー60KeV、ドーズ量１×1015cm-2程度で硼素イ
オンを注入してＰ型ベースコンタクト領域（Ｐ型
グラフト・ベース領域）となるP+層１３を形成
し、ついで、温度850〜900℃程度の窒素雰囲気中
でアニールした後、温度900〜950℃程度の酸化性
雰囲気中で100分程度酸化する工程である。これ
により、前記P+層１３の領域は、拡散とともに
酸化が進行し、膜厚3000〜4000Å程度のシリコン
酸化膜１１ｂが形成され、同時に、シリコン窒化
膜１２，１２ａの一部も200〜300Å程度酸化され
シリコン酸化膜１１ｃが形成され、前記シリコン
窒化膜１２，１２ａ上とP+層１３上の厚いシリ
コン酸化膜１１ｂとは厚みの差は十分に大きくな
る。
工程ｃ，ｄでは、フオトレジストパターン１４
をマスクにして、シリコン窒化膜１２ａおよび同
膜周辺の薄いシリコン酸化膜１１ａ，１１ｃを弗
酸系溶液でエツチング除去し、選択的に基板シリ
コン１０および前記P+層１３の一部を露出させ
る。これにより、前記基板シリコン１０および前
記P+層１３の一部以外はシリコン酸化膜１１ａ，
１１ｂ，１１ｃおよびシリコン窒化膜１２で被覆
される。
をマスクにして、シリコン窒化膜１２ａおよび同
膜周辺の薄いシリコン酸化膜１１ａ，１１ｃを弗
酸系溶液でエツチング除去し、選択的に基板シリ
コン１０および前記P+層１３の一部を露出させ
る。これにより、前記基板シリコン１０および前
記P+層１３の一部以外はシリコン酸化膜１１ａ，
１１ｂ，１１ｃおよびシリコン窒化膜１２で被覆
される。
工程ｅでは、前記基板シリコン１０および前記
P+層１３の一部の上に、減圧エピタキシヤル成
長法によりＮ型エピタキシヤル層１５を5000〜
7000Å程度、選択的に成長させる。成長条件は反
応ガスとしてジクロールシラン（SiH2Cl2）を用
い、成長速度0.5〜1.0μｍ／min、成長温度1050〜
1100℃程度、成長時圧力80Torr程度である。こ
れにより、シリコン露出面上にのみ、選択的に前
記Ｎ型エピタキシヤル層１５が成長する。
P+層１３の一部の上に、減圧エピタキシヤル成
長法によりＮ型エピタキシヤル層１５を5000〜
7000Å程度、選択的に成長させる。成長条件は反
応ガスとしてジクロールシラン（SiH2Cl2）を用
い、成長速度0.5〜1.0μｍ／min、成長温度1050〜
1100℃程度、成長時圧力80Torr程度である。こ
れにより、シリコン露出面上にのみ、選択的に前
記Ｎ型エピタキシヤル層１５が成長する。
工程ｆでは前記シリコン酸化膜１１ｂおよび前
記シリコン窒化膜１２をマスクとして前記Ｎ型エ
ピタキシヤル層１５内にＮ型高濃度のエミツタ領
域であるN+層１５ａをイオン注入法により、注
入エネルギー40KeV、ドーズ量６×1015cm-2程度
で砒素イオンを注入した後、窒素雰囲気中、950
〜1000℃の温度で拡散して形成する。続いて、Ｎ
型エピタキシヤル層内の下方、あるいは前記基板
シリコン１０の頂部分にＰ型ベース領域である
P-層１６をイオン注入法により、注入エネルギ
ー140〜160KeV、ドーズ量１×1013cm-2程度で硼
素イオンを注入し、窒素雰囲気中、900℃程度の
温度で30分アニールして形成する。
記シリコン窒化膜１２をマスクとして前記Ｎ型エ
ピタキシヤル層１５内にＮ型高濃度のエミツタ領
域であるN+層１５ａをイオン注入法により、注
入エネルギー40KeV、ドーズ量６×1015cm-2程度
で砒素イオンを注入した後、窒素雰囲気中、950
〜1000℃の温度で拡散して形成する。続いて、Ｎ
型エピタキシヤル層内の下方、あるいは前記基板
シリコン１０の頂部分にＰ型ベース領域である
P-層１６をイオン注入法により、注入エネルギ
ー140〜160KeV、ドーズ量１×1013cm-2程度で硼
素イオンを注入し、窒素雰囲気中、900℃程度の
温度で30分アニールして形成する。
以上説明したように、本発明によるバイポーラ
集積回路の製造方法を用いれば、第１図の従来例
におけるエミツタ領域のN+層３のような高濃度
に不純物添加されたシリコンをエツチングする工
程はなく、これによるエミツタ領域のパターン寸
法、形状のばらつきはなくなるので、トランジス
タのエミツタの寸法、高周波特性を制御する場
合、そのばらつきを小さくすることができる。ま
た本発明によれば、ドライエツチングで除去され
るシリコン窒化膜１２ａ直下および周辺には薄い
シリコン酸化膜１１ａ，１１ｃがあり、このシリ
コン窒化膜１２ａのプラズマドライエツチング時
のストツパーの役割を果しているためドライエツ
チングの終点の制御性も良い。
集積回路の製造方法を用いれば、第１図の従来例
におけるエミツタ領域のN+層３のような高濃度
に不純物添加されたシリコンをエツチングする工
程はなく、これによるエミツタ領域のパターン寸
法、形状のばらつきはなくなるので、トランジス
タのエミツタの寸法、高周波特性を制御する場
合、そのばらつきを小さくすることができる。ま
た本発明によれば、ドライエツチングで除去され
るシリコン窒化膜１２ａ直下および周辺には薄い
シリコン酸化膜１１ａ，１１ｃがあり、このシリ
コン窒化膜１２ａのプラズマドライエツチング時
のストツパーの役割を果しているためドライエツ
チングの終点の制御性も良い。
第１図は従来のメサ構造のエミツタ領域をもつ
たバイポーラトランジスタを形成する方法を示す
素子の工程断面図、第２図は、本発明の一実施例
であり、メサ構造をもつたバイポーラトランジス
タを形成する方法を製造工程順に示した素子の断
面図である。 １，１０……Ｎ型シリコン基板、２，１３，１
６……Ｐ型ベース領域、３……N+層、３ａ，１
５ａ……Ｎ型エミツタ領域、４，４ａ，１１ａ，
１１ｂ，１１ｃ……シリコン酸化膜、５，５ａ，
１２，１２ａ……シリコン窒化膜、６……多結晶
シリコン膜、７，１４……フオトレジスト膜パタ
ーン、１５……Ｎ型エピタキシヤル層。
たバイポーラトランジスタを形成する方法を示す
素子の工程断面図、第２図は、本発明の一実施例
であり、メサ構造をもつたバイポーラトランジス
タを形成する方法を製造工程順に示した素子の断
面図である。 １，１０……Ｎ型シリコン基板、２，１３，１
６……Ｐ型ベース領域、３……N+層、３ａ，１
５ａ……Ｎ型エミツタ領域、４，４ａ，１１ａ，
１１ｂ，１１ｃ……シリコン酸化膜、５，５ａ，
１２，１２ａ……シリコン窒化膜、６……多結晶
シリコン膜、７，１４……フオトレジスト膜パタ
ーン、１５……Ｎ型エピタキシヤル層。
Claims (1)
- １ 半導体基板の表面上に直接あるいは酸化膜を
介して形成されたシリコン窒化膜を環状に選択食
刻して、内側の島状部分と外側部分とに分離した
後、前記シリコン窒化膜をマスクにして前記半導
体基板内へ同基板の導電型とは逆導電型を与える
不純物イオンを注入して、所定の領域を形成する
工程と、前記内側の島状部分に残存するシリコン
窒化膜もしくは同シリコン窒化膜とこの直下の酸
化シリコン膜とを除去して、前記半導体基板面を
露呈する工程と、前記露呈半導体基板部分上にこ
れと同一導電型のエピタキシヤル層を選択形成す
る工程と、同エピタキシヤル層の下方、もしくは
前記半導体基板の頂部分を逆導電型の層に変換す
る工程とを具備することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56215543A JPS58110076A (ja) | 1981-12-23 | 1981-12-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56215543A JPS58110076A (ja) | 1981-12-23 | 1981-12-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58110076A JPS58110076A (ja) | 1983-06-30 |
| JPH0227813B2 true JPH0227813B2 (ja) | 1990-06-20 |
Family
ID=16674164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56215543A Granted JPS58110076A (ja) | 1981-12-23 | 1981-12-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58110076A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6170024A (ja) * | 1984-09-10 | 1986-04-10 | Nippon Ester Co Ltd | 延伸撚糸機におけるコツプ形成方法 |
-
1981
- 1981-12-23 JP JP56215543A patent/JPS58110076A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58110076A (ja) | 1983-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPH0251255B2 (ja) | ||
| JP3098848B2 (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| JP2910382B2 (ja) | 半導体装置の製造方法 | |
| JPH0312785B2 (ja) | ||
| JPS6252950B2 (ja) | ||
| US4546537A (en) | Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation | |
| JPS58110076A (ja) | 半導体装置の製造方法 | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH0330293B2 (ja) | ||
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP3142303B2 (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPS6020903B2 (ja) | 半導体装置の製造方法 | |
| JPH04152530A (ja) | 半導体装置の製造方法 | |
| JPH04129215A (ja) | 半導体装置の製造方法 | |
| JPH04216651A (ja) | 半導体装置の製造方法 | |
| JPH01135067A (ja) | 半導体装置の製造方法 | |
| JPH0371770B2 (ja) | ||
| JPH01251658A (ja) | 半導体装置の製造方法 | |
| JPH0233932A (ja) | 半導体装置の製造方法 | |
| JPH061815B2 (ja) | 半導体装置の製造方法 |