JPH02130646A - Ｃｐｕの異常検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明はマイクロコンピュータシステムにおけるのＣ
ＰＵ　（中央処理装置）−の異常検出方式に関するもの
である。

Ｂ２発明の概要 この発明は、マイクロコンピュータシステムのＣＰＵの
％才をハードウェアにより検出する方法において、 割込み要求信号をサイクリックにＣＰＵに出力し、ＣＩ
Ｕ　Ｕ内のアビィトレーション回路がこの信号をうけて
から割込みの受付を示す別込み許可信号をシステムバス
に出力する迄の時間と同信号の出力継続時間を測定する
ようにし、 それぞれの値が設定した範囲を越える場合にはＣＰＵ内
部に異常が発生しているとｐ１所し異常信号を出力する
ようにしたため、ＣＰＵの異常検出を能動的に行なうこ
とが可能となりこの結果、マイクロコンピュータシステ
ムのシステム構成に左右されず又汎用性の高いＣＰＵの
異常検出方式を提供出来るようになった。

Ｃ０従来の技術 従来、ＣＰＵの異常検出方式としてはソフトウェアによ
るプログラム暴走検出方式と同方式に冗長を待たせるた
めのハードウェアによる信号モニタ方式があるが、以下
にこれらの方式によるＣ　Ｉ）Ｕの異常検出方式を第４
図及び第５図を基に説明する。

第４図はソフトウェアによるプログラム暴走検出方式を
示す図であるが、同図において、５はＣＰＵ、６　（１
）　６　（２）　　・・は記憶装置や入出力装置などか
らなる各種装置、７はシステムバス、８及び９　（Ｌ）
　９　（２）　・・はシステムバス７とＣＰＵ５及びＦ
Ｊ装置　（１）　６　（２）　　・・とを接続するバス
である。２１は後述のプログラム暴走検出回路の起動を
指令する指令囲路、２２はハードウェアで構成されたウ
ォッチドッグタイマ（ＷＤＴ）を内蔵したプログラム暴
走検出回路である。

このようにｈ！ｌ成されたソフトウェアによるプログラ
ム暴走検出方式についてその動作を以下に説明する。ソ
フトウェアによりＣＰＵ５はシステムバス７及び信号ｗ
＆２４を介し指令回路２１に対し暴走検出回路２２を起
動すべく起動指令を出力する。これを受は指令回路２１
はプログラム暴走検出［ＩＦｌ路２２をイネーブルにす
る。これにより同図路２２内のウォッチドッグタイマは
カウントを開始するが、ソフトウェアに設けられたリセ
ットプログラムによりＣＰＵ５は所定の範囲内の時間間
隔でシステムバス７及び信号線２３を介してリセット信
号をプログラム暴走検出回路２２に出方するため、同回
路２２内のウォッチドッグタイマはサイクリックにリセ
ットされる。

ＣＰＵ５に異常が発生しリセット信号が出力されなくな
ると、プログラム暴走検出回路２２内のウォッチドッグ
タイマはオーバフロつしＣＰＵ５が異常であるとして同
回路は異常信号を信号線２６より出力する。

しかしながら、このようなソフトウェアによるＣＰＵの
異常検出には以下に述べるような問題がある。すなわち
、プログラム暴走検出をより早く行なうためにはウォッ
チドッグタイマをリセットするためのリセットプログラ
ムをなるべく短い周期でプログラムＬに設ければよいの
であるが、ソフトウェアでは一般にリセットプログラム
よりも優先して走らせなければならないプログラムが多
数ある。このようなプログラムの中にリセットプログラ
ムを挿入することは技術的にきわめて？ｌ［雑となるた
め通常行なわれない。したがって、プログラム上に設け
られるリセットプログラムは優先プログラムの枠外に挿
入され、リセットプログラムのプログラム上への挿入間
隔はあまり短くできないということになる。この結果ソ
フトウェアによるＣＰＵの異常検出周期はかなり長い時
間を要することになり、極端な場合には数十秒を要する
こともある。又、プログラム上のリセットプログラムを
含んだある部分で永久ループを起こした場合には、ＣＰ
Ｕの異常であるにもかかわらずこれを顕在化できなくな
る。さらに、ハードウェアに故障が発生した場合にもこ
れを発見できないという問題もある。

以上のように、ソフトウェアによるプログラム暴走検出
方式には種々の問題点を含んでいるが、このような問題
点を補うための冗長手段としてハードウェア構成による
ＣＰＵの信号モニタ方式を一般にＣＰＵ異常検出方式と
して併用することが多い。以下に、このような冗長手段
としてのハードウェア構成によるにＣＰＵの信号モニタ
方式について説明する。

第５図はハードウェアによるＣＰＵの信号モニタ方式を
説明する図であるが、同図においてｆ１４図と同一部分
については同一符号を付しているがｔ＃糟な説明がすで
になされているのでここでは省略する。

ソフトウェアによりＣＰＵ５はシステムバス７及び信号
線４５を介して異常検出の開始を指令回路３２に指令す
る。指令回路３２はこれを受は信号線４６を介して異常
検出カウンタ回路３３をイネーブルにする。″ｊ４常検
出カウンタ回路３３はこれによりクロック発生回路３５
から信号線４２を介して出力されるクロックパルスのカ
ウントを開始する。ＣＰＵ５が正常な場合はＣＰＵ５よ
りシステムバス７上に特定の信号例えばメモリをアクセ
スするためのアドレス信号など（以下モニタ信号と称す
る）が一定時間内にかならず一度は出力されるが、モニ
タ信号選択回路３１はこの信号をシステムバス７及び信
号線４３より選択受信し。

これを受信した場合にはリセット信号に変換して信号線
４４を介して異常検出カウンター回路３３に出力する。

″Ａ常検出カウンタ回路３３はこの信号を受は今までカ
ウントしていた累積値をクリアする。異常検出カウンタ
回路３３内の図示されていないカウンタ部ではＣＰＵ５
がシステムバス７にモニタ信号を出力する時間間隔（先
に述べた一定時間を意味する）に対応したオーパフロウ
設定値が設定されているが、同回路３３がモニタ信号選
択回路３１よりのリセット信号を先の一定時間内に受信
しない場合（ＣＰＵ５内に異常が発生し一定時間内にモ
ニタ信号が出力されない場合）には内部カウンタ値がこ
の設定（ａをオーバーする。

この時、同回路３３はオーパフロウ信号を信号線４７を
介して異常信号出力回路３４に出力する。

異常信号出力回路３４は、このオーパフロウ信号を受け
ＣＰＵ５の異常を示す異常信号を信号線４８より出力す
る。

以上の説明のようにこの方式では、一定時間にかならず
ＣＰ　ｔＪよりシステムバスに出力される特定のモニタ
信号をハードウェアによって受信しこの信号が受イ４さ
れなかった場合にはＣＰＵに異常が発生したと判所する
ものであるが、この方式の場合はＣＰＵがシステムバス
にモニタ信号を出力する時間＋１１１１隔がかなり短い
ことからソフトウェアによるプログラム暴走検出方式と
比較してかなり早い時間間隔でＣＰＵの異常を発見でき
るという特徴を有する。又、ハードウェアに起因する故
障も同時に検出できるという利点もある。

Ｄ１発明が解決しようとする課題 しかしながら、ソフトウェアによるプログラム暴走検出
方式の冗長として用いられるＣＰＵの信号モニタ方式に
ついても以下に示すような問題点がある。

すなわち、異なったシステムにこの方式を採用した場合
には、システムに応じてＣＰＵから出力されるモニタ信
号の時間間隔も異なっており、さらに同一システムに於
いてもプログラムの構成によってはモニタ信号の出力さ
れる時間間隔は一定していない場合もある。このため、
異常検出カウンター回路３３内のオーパフロウ設定値の
設定に際しては、種々のシステムに適応させるためとプ
ログラム構成による差異とを考慮して、ある程度余裕を
持たせておかなければならないという問題があった。換
にすれば、ＣＰＵの異常発見をより早く行なうための汎
用性のある方法とは言えなかった。さらに根本的な問題
としては、ＣＰＵがシステムバスをあまりアクセスしな
いというようなシステムではこの方式を取り入れること
ができないという欠点があった。

この発明はかかる点に鑑みてなされたものでその目的と
するところは、マイクロコンピュータシステムのＣＰＵ
の異常検出に際して、ソフトウェア上のプログラム構成
の差異を問題とせず又マイクロコンピュータシステムの
システム構成の違いを選ばない汎用性の高いＣＰＵの異
常検出方式を提供するものである。

Ｅ、課題を解決するための手段 第１図は、本発明を説明するためのブロック図であるが
、以下に同図を基に本発明の詳細な説明する。

ＣＰＵ５．システムバス７、周辺装置１６　（１）〜６
（ｎ）からなるマイクロコンピュータシステムに、割込
み要求手段１と、計数手段２と、異常信号出力手段３と
により構成されるＣＰＵの異常検出装置１０を設け、　
割込み要求手段］は、計数手段２とシステムバス７を介
してＣＰＵ５内の７ビイトレ一シヨン回路とに同時に割
込み要求信号を出力し、この割込み要求信号を受信する
ことでＣＰＵ５内のアビィトレーション回路からシステ
ムバス７に出力される割込み許可信号を計数手段２は選
択受信し、さらに同計数手段２は割込み要求信号の受信
から割込み許可信号の受信迄の時間間隔と劃込み許可信
号の受信継続時間を計測しそれぞれの測定値があらかじ
め設定された設定範囲内の場合には再び前記割込み要求
手段１に訓込み要求信号を出力させ、測定値が設定範囲
を越える場合にはオーパフロウ信号を異常信号出力手段
３に出力し、同手ｙｉ３はこの信号を受信したことでＣ
ＰＵ内またはハードウェア構成に故障が発生したことを
示す故障信号を出力するように構成したものである。

２１作用 この発明よる計数手段２ではＣＰＵのアビィトレーショ
ン回路が割込み要求信号を受けてから割込み許可信号を
出力するまでの時間間隔と割込み許可信号の出力継続時
間が計測され、さらに同手段２はこれらの測定値が設定
範囲をこえた場合にはｃ　ｐ　ｔｙまたはハードウェア
構成に異常が発生したと判新しオーパフロウ信号を出力
する。

Ｇ、実施例 本発明の実施例を第２図をもとに以下に説明する。尚、
同図では、従来技術と同一部分については同一符号を付
しているがすでに詳細な説明がなされているのでここで
は省略する。

同図において、１１は劃込み要求信号の出力周期を決め
るタイマ回路、１２は、ＣＰＵに割込み要求信号が出力
されてからＣＰＵが割込み許可信号を出力するまでの時
間を計測するタイマ回路、１３はＣＰＵから出力される
割込み許可信号の出力継続時間を計測するタイマ回路、
１４はタイマ回路１１からの指令でＣＰＵに割り込み要
求信号を出力する割込み要求回路、１５はモニタ信号受
信回路で、ＣＲＵ５内のアビィトレーション回路が出力
する割込み許可信号をシステムバス７より選択受信する
、１６は、前述のタイマ回路１１．１２．１３の起動を
指令する指令回路、１７は異常信号出力回路で、前述の
タイマ回路１２及び１３より出力されるオーパフロウ信
号を受信しこれにより異常信号を外部に出方する。以上
の各種回路１１〜１７によりＣＰＵの異常検出装置１０
が構成されている。尚、同図において、割込み要求回路
１４とタイマ回路１１とにより第１図に示される割込み
要求手段１が構成され、モニタ信号受信回路１５とタイ
マ回路１２及び１３とにより第１図に示される計数手段
２が構成され、異常信号出力回路１７は第１図に示す異
常信号出力手段３である。

次に、本実施例の動作を第３図に示すタイムチャート図
と合わせて以下に説明する。

初期設定信号（ア）によりタイマ回路１１．１２．１３
、異常検出回路１７のそれぞれに対してシステムに適合
した初Ｕａ定が行われる。この設定により、タイマ回路
１１に対してはＣＰＵに割込み要求信号を出力する周期
が設定され、タイマ回路１２及び１３に対してはＣＰＵ
が正常に動作するかどうかを判別する時限がそれぞれ設
定され異常信号出力回路１７に対してはリセットがされ
る。

次に、ソフトウェアによりシステムの起動が開始されハ
ードウェアによるＣＰＵの異常監視が要求されると、Ｃ
ＰＵ５は異常検出装置１０を動作させるためシステムバ
ス７を介して指令回路１６に起動開始信号（イ）を出力
する。指令回路１６は、この信号を受信するとタイマ回
路１１〜１３に対しイネーブル信号（つ）を出方し各タ
イマ回路をイネーブルにする。タイマ回路１１はイネー
ブルにされると同時にカウントを開始しくＷ３図のＡ）
、設定された時間にタイムアツプするとタイムアツプ信
号（１）を肩込み要求回路１４とタイマ回路１２に対し
て出力しく第３図のＢ）さらにカウント遺をリセットす
る。割込み要求回路１４はこの信号を受信すると割込み
要求信号（オ）をシステムバス７を介してＣＰＵに出方
（第３図のＣ）し、タイマ回路１２はこの信号を受信す
るとカウントを開始する（第３図のＤ）。ＣＰＵ５が正
常な動作を行なっている場合には同ＣＰＵ内のアビィト
レーション回路は割込み要求信号（オ）をシステムバス
７より受信すると一定時間後にシステムバス７に別込み
許可信号（力）を出方（第３図のＥ）する。モニタ信号
受信回路１５は、システムバス７よりこの割込み許可信
号を選択受信し受信した場合には受信期間中タイマ回路
１２及び１３に対してセット／リセット信号（キ）を出
力する（第３図のＦ）　タイマ回路１２はこの信号（キ
）を受信するとリセットされるが（第３図のＧ）、同回
路のカウント量が最初に設定された時限を越えた場合（
ＣＰＵに！Ａ常が発生し、同ＣＰＵ内の７ビイトレ一シ
ヨン回路からの割込み許可信号の出力が一定時間内に出
力されないことを意味する）には異常信号出力回路１７
にオーパフロウ信号（ケ）を出力する。タイマ回路１３
はセット／リセット信号（キ）を受信すると（第３図の
Ｈ）カウントを開始し受信が途絶えるとカウントを停止
するが（第３図の■）、カラン＋−ｔが最初に設定した
時限を越える場合（ＣＰＵに異常が発生し、同ＣＰＵの
アビィトレーション回路が割込み許可信号を出力する時
間が異常に長くなることを意味する）には異常信号出力
回路１７に対してオーパフロウ信号（コ）を出力するが
、カウント量が最初に設定した時限内の場合にはタイマ
回路１１を再スタートすべくスタート指令（り）が出力
される（第３図のＪ）　タイマ回路ＩＪがスタート指令
（り）を受は再びスタートされると以降上述と同様の一
連の動作がサイクリックに行われる。一方、異常信号出
力回路１７が前述のオーパフロウ信号（ケ）又は（コ）
を受信した場合には、外部ＷＮ回路または外部システム
に対してこのシステムのＣＰＵ内に異常が発生したこと
を知らせるべく外部システムに対応した異常信号（す）
を出力する。以上のような動作作用によりＣＰＵの異常
を能動的に検出することが出来る。

Ｈ１発明の効果 以上の説明のように本発明によれば、ハードウェアによ
るマイクロコンピュータシステムのｃＰＵの異常検出に
際して、ＣＰＵに割込みを要求しＣＰＵからの割込み許
可信号をチエツクする方式をとったため、ＣＰＵの異常
検出を能動的に行なうことが可能となり、これによりマ
イクロコンピュータシステムのシステム構成に左右さ九
ず又プログラムの構成にも影響されないＣＰＵの異常検
出方式が提供出来るようになった。さらに、本方式は、
ＣＰＵの７ビイトレ一シヨン回路の動作チエツクに着眼
したので、ＣＰＵの異常の発見率がきわめて高く又特別
に割込み処理プログラムを必要としないなどの効果を併
存している。

【図面の簡単な説明】

第１図は、本発明の詳細な説明するための構成図。第２
図は、本発明の実施例を示すハードウェア構成図。！ｆ
ｆ３図は、第２図の実施例を説明するためのタイムチャ
ート図、１！４図は、従来技術のソフトウェアによるプ
ログラム暴走検出方式を示すブロック図。第５図は、従
来技術のハードウェアによるＣＰＵの信号モニタ方式を
示すブロック図である。 １・・割込み要求手段 ２・・計数手段 ３・・異常検出手段 ５・・ＣＰＵ ７・・システムバス 第１図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. マイクロコンピュータシステムにおけるＣＰＵ（中央処
   理装置）の異常検出方式において、前記システムに割込
   み要求手段と、計数手段と、異常信号出力手段とを有す
   る異常検出装置を設け、前記割込み要求手段は前記ＣＰ
   Ｕと計数手段とに割込み要求信号を出力し、計数手段は
   前記ＣＰＵ内のアビィトレーション回路が前記割込み要
   求信号を受信したことでシステムバスに出力する割込み
   許可信号を受信し、さらに計数手段は前記割込み要求信
   号の受信から割込み許可信号の受信までの時間間隔と割
   込み許可信号の受信時間とを測定し、この係数手段の各
   測定値があらかじめ設定された設定範囲を越える場合に
   はオーバフロー信号を前記異常信号出力手段に出力し、
   同異常信号出力手段はこの信号を受信することでＣＰＵ
   内に故障が発生したことを示す異常信号を出力するよう
   にしたことを特徴とするＣＰＵの異常検出方式。