JPH02130845A - 電子回路装置 - Google Patents

電子回路装置

Info

Publication number
JPH02130845A
JPH02130845A JP63283573A JP28357388A JPH02130845A JP H02130845 A JPH02130845 A JP H02130845A JP 63283573 A JP63283573 A JP 63283573A JP 28357388 A JP28357388 A JP 28357388A JP H02130845 A JPH02130845 A JP H02130845A
Authority
JP
Japan
Prior art keywords
pad
metallization
board
plating
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63283573A
Other languages
English (en)
Inventor
Ryohei Sato
了平 佐藤
Muneo Oshima
大島　宗夫
Takashi Kuroki
喬 黒木
Toshitada Nezu
根津　利忠
Takatsugu Takenaka
竹中　隆次
Toshinori Ameya
飴矢　俊法
Mitsuru Fujii
満 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63283573A priority Critical patent/JPH02130845A/ja
Priority to DE3937549A priority patent/DE3937549A1/de
Publication of JPH02130845A publication Critical patent/JPH02130845A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465—Application of solder
    • H05K3/3468—Application of molten solder, e.g. dip soldering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメタライゼーシ曹ン・パッドを有するセラミッ
ク基板を具備してなる電子回路装置Ｋかかわシ、特に、
微細で低強度なメタライゼーション・パッドを強化し、
かつろう材の供給を確実に行うのに好適な電子回路装置
は関する。
〔従来の技術〕
従来、セラミック基板上のメタライゼーシｌン・パッド
としては、第５図ＧＬ）　Ｋ示すごとく、基板上面に形
成するだけの場合と、第５図（ｂ）　Ｋ”示すごとく、
さらに周辺を誘電体層でカバーして、はんだ付け、ろう
付けをする場合とがあった０図にシいて、１は半導体、
２はろう材、１３はメタライゼータ１ン・パッド、５は
ろう材、６はリードビン、７はセラミック配線板であシ
、同図伽）では、さらに誘電体゛のカバー１４が設けら
れている。前者は。
はんだ付け、ろう付は等の組立工程や使用時に加わる応
力によって、メタライゼーション・パッドとセラミック
配線板との界面から破壊しやすいという問題があった◎
また、後者は、前者で生じる問題点を解決することがで
きるが、微細パターンにおけるろう材の供給が難しいと
いう問題があった◇すなわち、ろう材の供給でも、ペー
スト状のろう材を印刷する場合は問題がないが、通常の
デイツプ方式の場合あるいはボールや箔状のろう材を供
給する場合には、パッド周辺の誘電体層が邪魔なして、
ろう材がパッドに接しない場合が発生し、不良パッドが
形成されるという問題があった。
とのことは、パッドが微細化するに伴い、ますます重大
な問題となる。
〔発明が解決しようとする課題〕
上記従来技術は、セラミック基板上のメタライゼーシ曹
ン・パッドの強度の向上とろう材の供給しやすさの２つ
の！！求を同時に満足できないといり問題がありた０ 本発明の目的は、上記課題を解決し、セラミック基板上
に接合強度が強く、ろう材供給のしゃすいメタライゼー
タ１ン・パッドを実現することにある。
〔課題を解決するための手段〕
上記目的は、メタライゼーシｌン・パッドを、その周辺
がセラミックで覆われ、かつその表面がセラミック基板
面と同一平面かもしくは基板面よυ凸面になるように形
成するととＫよシ、達成される◎ 上記構成は、メタライゼーシ璽ン・パラトノ形成後、そ
の周辺に誘電体層を印刷し、プレスしてから焼結するこ
とによシ、容易に実現できる。
〔作用〕
上記構成によシ、メタツイゼーシ冒ン・パッド周辺の誘
電体層がセラミック基板と一体になシ、確実にパッドと
基板の界面破壊を防止することによって、高強度なパッ
ドを実現できるとともに、基板面と同一平面かよシ凸面
に形成されたパッドによシ、セラミック基板をろう材中
に浸漬する際に、ろうが確実にパッドと接触するので、
ぬれ拡がシと拡散反応が起きて、ろうの付着を確実にす
ることができる０ 〔実施例〕 以下、本発明の一実施例を第１図および第２図を用いて
説明する。
第１図は本発明に基づいて構成したメタライゼーシ冒ン
・パッドを有する電子回路装置の部分断面を示したもの
で、第２図はそのメタライゼーシ璽ンφパッドを形成す
るプロセスを示したものである。
第１図において、１は半導体、２はろう材、３は本発明
に基づいて構成されたメタライゼーシ冒ン・パッド、５
はろう材、６はリードピン、７はセラミック基板である
。
ここで、そのメタライゼーシ璽ンＯパッドを形成するプ
ロセスを第２図に従りて説明する０積層セラミックの工
程において、同図（ハ））のごとく、グリーンシート９
にタングステンやモリブデン等の導電ペースト８を印刷
・乾燥して電極を形成し、その上に、同図（（９）のご
とく、誘電体ペースト４を該電極の周縁に印刷・乾燥し
た後、同図（０）のごとく、すべてのグリーンシートを
一括してプレス積層接着し、焼結することＫよりて、同
図（４）のごとく、メタ、ライゼーシ璽ン・パッドの周
縁がセラミック内に入シ込んで、セラミック基板０表・
裏爾と露出した電極部面とが同一平面上にある構造を得
ることができる０さらに、この上に、通常のニッケルめ
っき、金めつき等のろう付は用のめりきメタライゼーシ
璽ン１０を施すととによって、同図（ｅ）のごとく、セ
ラミック基板の表・裏面よシも凸なメタライゼータ１ン
構造を得ることができるＯこの多層セラミックを、溶融
したろうに浸漬して、ろう材を表・裏直に供給し、半導
体１やｙ−ドピン６を位置合わせをして加勢溶着すると
、第１図に示す電子回路装置が得られる。
上記のように作成された接合体の強度を調べた結果、第
３図（ａ）Ｋ示す従来の接合体がメタライゼーシｌン・
パッドとセラミックとの界面近傍から簡単に剥離するの
に対して、上記実施例の接合体では、半導体や入出力ビ
ンとの接合のいずれにおいても、ろう材が先に破断し、
接合部は十分な強度を示し九〇 また、第５図（１））に示す従来の接合体が、浸漬によ
るろう材の供給において、ろう材の表面張力と周縁のカ
バーが邪魔をしていることによシ、パッドとろう材とが
接しない場合が生じ、ろうの未付着不良が発生し、特に
、パッドのサイズの小さい半導体の接合部でろうの未付
着が顕著であった。
これに対し、本実施例では、周縁のカバーがないので、
いずれの部分でも確実にろうが付着し、ろう付は不良を
防止することができ九〇 また、ボールや箔状のろう材の場合、バットに対する位
置合わせや寸法精度が厳しくなっているため、カバーが
あると、これが機械的に邪魔をしてパッドとろう材が接
しない場合が生じたが、本発明の構成では、この点が大
幅に改善され、微細化に対しても確実な接続を得ること
が可能になりたＯ 〔発明の効果〕 本発明によれば、セラミック基板を用いた電子回路装置
における接合強度の大幅な向上と接続不良の防止の両方
を同時に実現できるという効果があシ、さらに、セラミ
ック基板を用いた高密度で高信頼度な電子回路装置の実
現に大きく寄与することができる◎
【図面の簡単な説明】
第１図は本発明に基づいて構成したメタフィゼーシ曹ン
・パッドを有する電子回路装置の一実施例の部分断面図
、第２図はそのメタツイゼーシ曹ン・パッドを形成する
プロセスを示す工程図、第３図（ａ）および（ｂ）はそ
れぞれ従来技術による半導体およびリードビンの接合部
を示す部分断面図である０ １・・・半導体、２・・・ろう材、３・・・メタライゼ
ーション・パッド、４・・・誘電体ペースト、５・・・
ろう材、６・・・リードピン、７・・・セラミック基板
、８・・・導電ペースト、９・・・グリーンシート、１
０・・・めりきメタツイゼーシ四ン０ 第１図 （Ｃ） （ｄ） ｆ遵奉 ろう）ネオ メタライａ’−シ３ン、ハｏ−ｙｌ、”うつ４才 ・ノードヒ！ン 仁うむ７１！ｌ！、線板 ４；　ま匁電イ本へ°−λＦ ８：　導Ｉ配へ０−スト ５図 ＣＱ） （ｂ） １：Ｉ１体 ２：うラネオ Ｉ４：カバ゛− ５：　ララオオ ６：−ｔ−トビ〉 ７：七う！シフ６υ褒Ｊ更

Claims (1)

    【特許請求の範囲】
  1. １．電子回路部品の接続や基板同士を相互に接続するた
    めのメタライゼーション・パッドを有するセラミック基
    板を具備してなる電子回路装置において、前記メタライ
    ゼーション・パッドを、その周辺がセラミックで覆われ
    、かつその表面がセラミック基板面と同一平面かもしく
    は該基板面よりも凸面になるように形成したことを特徴
    とする電子回路装置。
JP63283573A 1988-11-11 1988-11-11 電子回路装置 Pending JPH02130845A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63283573A JPH02130845A (ja) 1988-11-11 1988-11-11 電子回路装置
DE3937549A DE3937549A1 (de) 1988-11-11 1989-11-10 Elektronische schaltung und verfahren zur herstellung derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63283573A JPH02130845A (ja) 1988-11-11 1988-11-11 電子回路装置

Publications (1)

Publication Number Publication Date
JPH02130845A true JPH02130845A (ja) 1990-05-18

Family

ID=17667275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63283573A Pending JPH02130845A (ja) 1988-11-11 1988-11-11 電子回路装置

Country Status (2)

Country Link
JP (1) JPH02130845A (ja)
DE (1) DE3937549A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003044A (ja) * 2012-05-22 2014-01-09 Murata Mfg Co Ltd 積層基板およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4225138A1 (de) * 1992-07-30 1994-02-03 Daimler Benz Ag Multichipmodul und Verfahren zu dessen Herstellung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3616014A (en) * 1968-05-15 1971-10-26 Walter Weglin Manufacture of printed circuit board
JPS614388A (ja) * 1984-06-18 1986-01-10 Konishiroku Photo Ind Co Ltd ビデオカメラの表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003044A (ja) * 2012-05-22 2014-01-09 Murata Mfg Co Ltd 積層基板およびその製造方法

Also Published As

Publication number Publication date
DE3937549A1 (de) 1990-05-17

Similar Documents

Publication Publication Date Title
US5897724A (en) Method of producing a hybrid integrated circuit
JPH06295962A (ja) 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US7250355B2 (en) Multilayered circuit substrate, semiconductor device and method of producing same
JP2915888B1 (ja) 配線基板及びその製造方法
JP2022103057A (ja) パッケージおよびその製造方法
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
JP3114926B2 (ja) 配線基板のメッキ用マスキング方法
CN114696777B (zh) 封装体及其制造方法
JP2788656B2 (ja) 集積回路用パッケージの製造方法
JPS63283051A (ja) 混成集積回路装置用基板
JP4174407B2 (ja) 電子部品収納用パッケージ
JP2001267451A (ja) ピン付き配線基板
JPH10139559A (ja) ガラスセラミック基板及びその製造方法
JPH11126797A (ja) 配線基板の接続構造
JPH10139560A (ja) セラミック基板
JP3643399B2 (ja) 電子部品搭載用基板の製造方法
JPH05226385A (ja) 半導体装置の実装方法
JP3280835B2 (ja) マルチチップモジュールの製造方法
JP2751911B2 (ja) 混成集積回路のワイヤボンディング用パッド及び該パッドの形成方法
JPH09330991A (ja) リードレスセラミック多層基板
JPS6025910Y2 (ja) 半導体装置
JPH1167988A (ja) 配線基板構造物及び配線基板
JPH0385750A (ja) 半導体装置およびその実装方法
JP3622160B2 (ja) セラミック基板およびその製造方法
JPS6276744A (ja) 集積回路用容器