JPH02131004A - オフセット電圧補償回路 - Google Patents

オフセット電圧補償回路

Info

Publication number
JPH02131004A
JPH02131004A JP63284991A JP28499188A JPH02131004A JP H02131004 A JPH02131004 A JP H02131004A JP 63284991 A JP63284991 A JP 63284991A JP 28499188 A JP28499188 A JP 28499188A JP H02131004 A JPH02131004 A JP H02131004A
Authority
JP
Japan
Prior art keywords
offset voltage
capacitor
amplifier
voltage
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63284991A
Other languages
English (en)
Inventor
Hideki Miyasaka
宮坂 秀樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63284991A priority Critical patent/JPH02131004A/ja
Publication of JPH02131004A publication Critical patent/JPH02131004A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、オフセット電圧補償回路に関し、特に温度変
動および経時変化に対してもオフセット電圧を補償し、
低オフセツト増幅回路を実現するするのに好適なオフセ
ット電圧補償回路に関するものである。
〔従来の技術〕
従来、演算増幅器のオフセラ1へ電圧は、温度変動や経
時変化に対応して変化するため、その演算増幅器に可変
抵抗などを接続してオフセット電圧を調整する回路や、
2本の入力支脈と基準支脈を有する演算増幅器を構成し
、オフセット電圧を自動的に調整する回路が知られてい
る。
この従来のオフセット電圧補償回路の例を第3図に示す
。この回路の詳細については特開昭58−3304号公
報に記載されている。第1の段階では、第1の入力支脈
の入力1〜ランジスタ36と基準支脈の入力1〜ランジ
スタ35のそれぞれの入力は互いに接続されている。ま
た、スイッチ51はONとなっているので、トランジス
タの不整合やその他の原因により基準支脈と第1の入力
支脈間に何らかの不平衡ができると、不平衡を感知し、
第1の入力支脈の負荷トランジスタ39の入力を調整し
、不平衡を補正する。同様に、第2の段階では、第2の
入力支脈の入力トランジスタ37と基準支脈の入力1−
ランジスタ35の入力が互いに接続され、第2の入力支
脈と基準支脈の間の任意の不平衡が感知され、第2の入
力支脈の負荷トランジスタ40に対する入力はスイッチ
51がOFF、スイッチ50がONとなっているため、
第2の入力支脈と基準支脈が平衡するように調整される
。第1の入力支脈が基準支脈と平衡し、第2の入力支脈
も基準支脈と平衡すると、第1の入力支脈は、第2の入
力支脈と平衡することとなり、増幅器のオフセットは有
効に減少されるか除去される。
この第3図に示したチョッパ安定化増幅器の動作につい
ては周知であるので、その詳細な説明は省略する。
〔発明が解決しようとする課題〕
上記従来技術では、オフセット補償回路が信号増幅回路
と一体となっているため、複数の低オフセツト増幅器が
必要な回路ではその増幅器の数だけ補償回路が必要とな
り、回路規模が大きくなるという問題がある。また、信
号増幅器やオフセット補償回路の負荷トランジスタには
フィードバックをかけるための端子を設ける必要があり
、通常の増幅器よりも回路や素子構造が複雑となるとい
う問題がある。それにオフセットの補償動作を行ってい
る時には、負荷トランジスタにオフセット補償のための
フィードバックがかかるため、主回路(増幅器)の動作
に本来無いはずの余分なフィードバックがかかることに
なり、主回路の動作が不安定となりやすい。上記従来技
術では、この不安定動作をなくすために、コンデンサ4
4を設けて対応している。このように不安定動作を補償
するための回路が必要となる。
本発明の目的は、このような従来の問題を解決し、回路
構成を簡単化させ、オフセットフィードバック用の端子
を持たない通常の信号増幅器複数個を1つのオフセット
補償回路で、信号増幅器が安定動作をするように余分な
フィードバックをかけずに、温度変動や経時変化に依ら
ずにオフセラ1−補償を行えるオフセラ1へ電圧補償回
路を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明のオフセット電圧補償
回路は、少なくとも演算増幅器とゲイン設定抵抗器とを
有する信号増幅器のオフセット電圧を補償する回路にお
いて、前記信号増幅器の差動入力端子の電圧を検出する
ための高入力インピーダンス増幅器と、該高入力インピ
ーダンス増幅器の出力オフセット電圧を充電するための
第1のコンデンサ、前記信号増幅器の差動入力端子の各
々の電圧を前記高入力インピーダンス増幅器を経て充電
する第2.第3のコンデンサー、および前記信号増幅器
の差動入力端子の片側に接続した第4のコンデンサから
成る構造を有し、さらに前記信号増幅器の差動入力端子
間電圧(入力オフセット電圧)を検出し、該入力オフセ
ット電圧をフィードバックするために、前記第1.第2
.第4および極性を切換えた前記第3のコンデンサを並
列接続し、かつ、前記第1.第2.第3のコンデンサに
充電を行う際は前記第4のコンデンサが前記第1、第2
.第3のコンデンサとは切離されオフセット電圧を保持
するという補償動作を繰り返すことに特徴がある。
また、1つの前記オフセット電圧補償回路を複数の前記
信号増幅器に切換えられる構造にし、かつ、オフセット
電圧を保持する前記第4のコンデンサを各信号増幅器毎
に設けたことに特徴がある。
〔作用〕
本発明のオフセット電圧補償回路は、1つの補償用増幅
器とコンデンサ3つにより構成され、その補償用増幅器
の入力やコンデンサはスイッチにより接続を切換えられ
、以下の4つのモードをとる。なお、オフセット補償動
作を行う上では、この電圧補償回路以外に信号増幅器の
個数分だけコンデンサが必要となる。
まず、第1のモードでは、補償用増幅器の入力が短絡さ
れ、出力オフセット電圧が第1のコンデンサに充電され
る。
次に、第2のモードでは、補償用増幅器の入力が信号増
幅器の差動入力端子の片方に接続され、その電圧が第2
のコンデンサに充電される。
さらに、第3のモードでは、補償用増幅器の入力が信号
増幅器の差動入力端子の前述節2のモードの時のもう一
方に接続され、その電圧が第3のコンデンサに充電され
る。
そして、第4のモードでは、第1のコンデンサと第2の
コンデンサと極性を逆にした第3のコンデンサと信号増
幅器の入力端子の一方に接続された第4のコンデンサが
並列に接続される。これにより、この並列接続されたコ
ンデンサの電圧は補償用増幅器のオフセット電圧を含ま
ない信号増幅器の入力端子間の電圧となるので、信号増
幅器のオフセット電圧は補償される。
このオフセット補償電圧は、補償回路が切離されても第
4のコンデンサに保持されるので、オフセット電圧は補
償され続ける。従って、この補償回路をスイッチにより
複数の信号増幅回路に順次接続し、第1から第4のモー
ド動作を行えば、複数の信号増幅器を1つの補償回路と
各信号増幅器に1つオフセット補償電圧保持用のコンデ
ンサをつけるだけで、オフセット電圧補償ができる。
また、このオフセット補償動作において、第1から第3
のモードではオフセット補償電圧を保持している第4の
コンデンサは補償回路出力と切離されており、第4のモ
ードでは補償用増幅器と切離されるため、オフセット電
圧補償回路は閉ループを構成せず、信号増幅器に余分な
フィードバックをかけることがない。
以上の第1から第4のモード、すなわちオフセット電圧
補償動作を各信号増幅器に対して定期的に行うことで、
温度変動や経時変化によるオフセット電圧の変動に対し
ても補償を行うことができる。
〔実施例〕
以下、本発明の一実施例を、図面により詳細に説明する
第1図は、本発明の一実施例を示すオフセット電圧補償
回路の構成図である。
第1図において、1はオフセット電圧補償の対象となる
演算増幅器、2,3は演算増幅器1のゲインを設定する
ための抵抗(抵抗3は帰還抵抗を示す)、4はオフセッ
ト電圧をキャンセルする電圧を保持するためのコンデン
サ、5−1〜5−n、6−1〜6−nは補償回路を各々
の被オフセット補償演算増幅器に切換えるスイッチ、7
は補償用増幅器10の入力をショートする(オフセット
電圧をキャンセルする)ためのスイッチ、8は演算増幅
器1の非反転入力端子の入力電圧を検知するためのスイ
ッチ、9は演算増幅器1の反転入力端子の入力電圧を検
知するためのスイッチ、10は演算増幅器1のオフセッ
ト電圧補償用増幅器(高入力インピーダンス増幅器)、
11.12はその補償用増幅器10のゲイン設定用の抵
抗、13.14はコンデンサ19を補償用増幅器10の
出力およびオフセット電圧補償回路の出力(信号増幅器
の非反転入力端子)に接続切換えするためのスイッチ、
15゜16はコンデンサ20を補償用増幅器10の出力
およびオフセット電圧補償回路の出力(信号増幅器の非
反転入力端子)に接続切換えするためのスイッチ、17
,18,22.23はコンデンサ21の極性切換えおよ
び入出力を補償用増幅器10の出力とオフセット電圧補
償回路の出力(信号増幅器の非反転入力端子)に接続切
換えするためのスイッチ、19は補償用増幅器10の出
力オフセッ1・電圧を蓄えるためのコンデンサ、20は
演算増幅器1の非反転入力端子の検出電圧を蓄えるため
のコンデンサ、21は演算増幅器1の反転入力端子の検
出電圧を蓄えるためのコンデンサ、24は演算増幅器1
への入力、25は演算増幅器1からの出力、26はGN
D、27は本発明のオフセット電圧補償回路、28は各
スイッチを制御するスイッチ制御回路である。
本オフセット電圧補償回路27は、演算増幅器1、抵抗
2.および帰還抵抗3から構成される信号増幅器のオフ
セット電圧を補償するものである。
第2図は、第1図の各スイッチの0N10 F F状態
を示す図である。ここで、4つの動作モードの繰り返し
によりオフセット電圧の補償を行っていることを示して
いる。以下、第2図を用いて、本実施例の動作を説明す
る。
第1のモードでは、第2図に示すように、第1図ノスイ
ッチ7,13,22がONL、後はOFFとなる。この
時コンデンサ19には、補償用増幅器10の出力オフセ
ット電圧が充電される。コンデンサ19の電荷はコンデ
ンサ19の容量をC/4とすると次式で示される。
Qcm!=(C/4)・■。8     ・・・・・(
1)ただし、VOSは補償用増幅器10の出力オフセッ
ト電圧である。
第2のモードでは、第2図に示すように、スイッチ7.
13.22がOFFとなり、スイッチ8゜15.22が
ONとなる。ここで、スイッチ22はON状態を保ち続
けてもよい。この時、コンデンサ20には信号増幅器の
非反転入力端子電圧が充電される。コンデンサ20の電
荷はコンデンサ20の容量をC/4とすると次式のよう
になる。
ただし、R□11 R□2はそれぞれ抵抗11.12の
値であり、■、は信号増幅器の非反転入力端子電圧であ
る。ここで、R□2=3R□1とすると、(2)式は次
のようになる。
Qc2.=CV1+(C/4) ・Vos   ”・”
(3)次に第3のモードでは、第2図に示すように、月
− スイッチ8,15.22がOFFとなり、スイッチ9,
17.22がONとなる。ここで、スイッチ22はON
状態を保ち続けてもよい。この時、コンデンサ21には
信号増幅器の反転入力端子電圧が充電される。コンデン
サ21の電荷はコンデンサ21の容量をC/2とすると
次式のようになる。
ただし、v2は信号増幅器の反転入力端子電圧である。
そして、第4のモードでは、第2に示すように、スイッ
チ9,17.22がOFFとなり、スイッチ14,16
,18.23がONとなる。これによりコンデンサ21
の極性が反転されてコンデンサ4,19.20と並列接
続される。いま、この並列接続される前のコンデンサ4
の電荷をコンデンサ4の容量Cとして求めると次式とな
る。
QC4=Cv□           ・・・・・(5
)従ってコンデンサ4..19,20.21を並列接続
した時の全電荷Qは(LL (3) 、 (4) 、 
(5)式より次のようになる。
Q = QC4+ Qczs + Qc2oQC2□=
 2 C(V、 −V2)        ・・・・・
(6)また、この時の並列容量の電圧、すなわちv2の
新しい電圧V2’は次式のようになる。
v2′= C4+C19+C2o+C21 =v1−■2           ・・・・・(7)
ただし、C4,C□9.Qo2o、Qc2□はそれぞれ
コンデンサ4,19,20.21の容量である。上記(
7)式より、スイッチ5−1 、6−1が0FFL、て
次の信号増幅回路に切換わっても(スイッチ5−2.6
−2がON)、コンデンサ4には信号増幅器の入力オフ
セット電圧に相当する電圧(V□−V2)が保持される
ので、v2の電位はO2すなわちオフセット電圧が補償
されることがわかる。
以上の第1から第4のモードの動作をn個の信号増幅器
に、スイッチ5−1.6−1−5−n、 6−nと順次
切換え、繰返すことにより温度変動や経時変化によらず
、複数の信号増幅器のオフセット電圧を1つの補償回路
により補償することができる。
ここで述べてきた補償回路の精度は、抵抗11゜12の
比精度とコンデンサ4,19,20,21の比精度で決
まるが、集積回路においては比精度は正確に作ることが
できるので精度的に問題はない。また、オフセラ1へ電
圧補償動作において、第1から第3のモー1〜ではコン
デンサ4は補償回路出力と切離されており、第4のモー
ドでは補償用増幅器10と切離されるため、補償動作モ
ード全般に渡りオフセット電圧補償回路27は閉ループ
を構成せず、信号増幅器に余分なフィードバックをかけ
ることはない。さらに、このオフセット電圧補償動作は
信号増幅器の入力端子に接続されてコンデンサにオフセ
ット電圧をフィードバックすることで行うので、信号増
幅器にオフセット電圧フィードバック用の端子はいらな
い。
このように、本実施例では、回路構成を簡単化できるの
で、高集積化(LSI化)に適している。
〔発明の効果〕
以上説明したように、本発明によれば、回路構成を簡単
化でき、温度変動および経時変化に関係なく、1つの補
償回路で、特殊なフィードバック用の端子等を持たない
一般的な信号増幅器複数個を、余分なフィードバックを
かけずにオフセット電圧を補償することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すオフセット電圧補償回
路の回路構成図、第2図は第1図における各スイッチの
動作状態を示す図、第3図は従来のオフセット電圧補償
回路の回路構成図である。 1:演算増幅器、10:補償用増幅器、2,3゜11.
12ニゲイン設定抵抗、4..19,20゜21=コン
デンサ、5−1〜5−n、 6−1〜6−n、 7.8
゜9.13,14,15,16,17,18,22゜2
3:スイッチ。

Claims (1)

  1. 【特許請求の範囲】 1、少なくとも演算増幅器とゲイン設定抵抗器とを有す
    る信号増幅器のオフセット電圧を補償する回路において
    、前記信号増幅器の差動入力端子の電圧を検出するため
    の高入力インピーダンス増幅器と、該高入力インピーダ
    ンス増幅器の出力オフセット電圧を充電するための第1
    のコンデンサ、前記信号増幅器の差動入力端子の各々の
    電圧を前記高入力インピーダンス増幅器を経て充電する
    第2、第3のコンデンサ、および前記信号増幅器の差動
    入力端子の片側に接続した第4のコンデンサから成る構
    造を有し、さらに前記信号増幅器の差動入力端子間電圧
    (入力オフセット電圧)を検出し、該入力オフセット電
    圧をフィードバックするために、前記第1、第2、第4
    および極性を切換えた前記第3のコンデンサを並列接続
    し、かつ、前記第1、第2、第3のコンデンサに充電を
    行う際は前記第4のコンデンサが前記第1、第2、第3
    のコンデンサとは切離されオフセット電圧を保持すると
    いう補償動作を繰り返すことを特徴とするオフセット電
    圧補償回路。 2、1つの前記オフセット電圧補償回路を複数の前記信
    号増幅器に切換えられる構造にし、かつ、オフセット電
    圧を保持する前記第4のコンデンサを各信号増幅器毎に
    設けたことを特徴とする請求項1記載のオフセット電圧
    補償回路。
JP63284991A 1988-11-11 1988-11-11 オフセット電圧補償回路 Pending JPH02131004A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63284991A JPH02131004A (ja) 1988-11-11 1988-11-11 オフセット電圧補償回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63284991A JPH02131004A (ja) 1988-11-11 1988-11-11 オフセット電圧補償回路

Publications (1)

Publication Number Publication Date
JPH02131004A true JPH02131004A (ja) 1990-05-18

Family

ID=17685729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63284991A Pending JPH02131004A (ja) 1988-11-11 1988-11-11 オフセット電圧補償回路

Country Status (1)

Country Link
JP (1) JPH02131004A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830215A (zh) * 2019-02-20 2019-05-31 京东方科技集团股份有限公司 一种伽马校正电路、校正方法、源极驱动电路及显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830215A (zh) * 2019-02-20 2019-05-31 京东方科技集团股份有限公司 一种伽马校正电路、校正方法、源极驱动电路及显示面板

Similar Documents

Publication Publication Date Title
US4697152A (en) Fully differential switched capacitor amplifier having autozeroed common-mode feedback
JP4047400B2 (ja) ホール効果装置を有する磁界センサ
US6774722B2 (en) Frequency compensation of common-mode feedback loops for differential amplifiers
JP3693665B2 (ja) 容量検出回路及び容量検出方法
US20020180685A1 (en) Amplifier circuit and liquid-crystal display unit using the same
US6417728B1 (en) Switched-capacitor, fully-differential operational amplifier with high switching frequency
KR960705399A (ko) 공통 모드 범위 및 동작 환경 전반에 걸쳐 정확한 입력 임피던스 및 이득 특성을 나타내는 신호 조정 장치 및 방법(signal conditioning apparatus and method exhibiting accurate input impedance and gain characteristics over common mode range and operational environments)
JPH03117908A (ja) オフセット電圧平衡演算増幅器
JPS6057106B2 (ja) オ−トゼロ積分器
JPS59136869A (ja) デイジタルスイツチアナログ信号調整器
JPH08305451A (ja) 電源バランス回路
US6940348B2 (en) Differential amplifier circuit with common mode output voltage regulation
US11867773B2 (en) Switched capacitor integrator circuit with reference, offset cancellation and differential to single-ended conversion
JPWO2004053507A1 (ja) 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ
US4565971A (en) Parasitic insensitive auto-zeroed operational amplifier
US5977757A (en) Power supply having automatic voltage sensing
JPS6271310A (ja) 単一段全差分型演算増幅器
EP0286347A2 (en) Balanced output analog differential amplifier circuit
US4123722A (en) Operational amplifier decoupling circuit
JPS60142610A (ja) コンパレ−タ回路
JPH1022749A (ja) 増幅回路
CN101772708B (zh) 电压转换电路
JPH0634359B2 (ja) サンプルホ−ルド回路装置
JP2003330550A (ja) 定電圧電源回路
EP0243792B1 (en) Offset corrected amplifier