JPH02132904A - マイクロ波モノリシック集積回路 - Google Patents
マイクロ波モノリシック集積回路Info
- Publication number
- JPH02132904A JPH02132904A JP63287022A JP28702288A JPH02132904A JP H02132904 A JPH02132904 A JP H02132904A JP 63287022 A JP63287022 A JP 63287022A JP 28702288 A JP28702288 A JP 28702288A JP H02132904 A JPH02132904 A JP H02132904A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- source
- gate terminal
- fet
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロ波モノリシック集積回路のバイアス回
路に関するものである。
路に関するものである。
従来の技術
従来のマイクロ彼モノリシック集積回路（以後ＭＭＩＣ
と略記）としては、例えば特開昭６２−２９２０７号公
報に示されているものがある。
と略記）としては、例えば特開昭６２−２９２０７号公
報に示されているものがある。
この従来のＭＭＩＣを川いたマイクロ波発振器の構成図
を第７図に、その等価回路を第８図に示す。第７図にお
いて、Ｇ ａ Ａ ｓのＭＭＩＣテップ１はドレイン接
地型回路構成になっている。共振回路接続端子１０に帯
域反射型の共振回路２０を接続することにより共振回路
の共振周波数で発振を開始する。ＦＥＴ３０のソース端
子４０には終端が接地された％波長線路６０とソース・
バイアス抵抗６０が直列に接続されている。ＦＥＴ３０
のゲート端子７０には直流阻止キャパシタ８０を介して
特性インピーダンスが６０９の線路９ｏが接続されてい
る。そして、ソース・バイアス抵抗６０と１／４波長線
路５０の接続点Ａの近（７）とゲート端子７ｏとの間に
は高抵抗１００が形成されている。
を第７図に、その等価回路を第８図に示す。第７図にお
いて、Ｇ ａ Ａ ｓのＭＭＩＣテップ１はドレイン接
地型回路構成になっている。共振回路接続端子１０に帯
域反射型の共振回路２０を接続することにより共振回路
の共振周波数で発振を開始する。ＦＥＴ３０のソース端
子４０には終端が接地された％波長線路６０とソース・
バイアス抵抗６０が直列に接続されている。ＦＥＴ３０
のゲート端子７０には直流阻止キャパシタ８０を介して
特性インピーダンスが６０９の線路９ｏが接続されてい
る。そして、ソース・バイアス抵抗６０と１／４波長線
路５０の接続点Ａの近（７）とゲート端子７ｏとの間に
は高抵抗１００が形成されている。
ＦＥＴ３０のドレイン端子１１０にはＲＦ短絡キャパシ
タ１２０で終端を高周波的に接地された短絡スタプ１３
０が接続されている。１４０は直流阻止キャパシタ、１
６０は出力を取り出すだめの特注インピーダンスが５０
ＱのＶｆｌ路である。
タ１２０で終端を高周波的に接地された短絡スタプ１３
０が接続されている。１４０は直流阻止キャパシタ、１
６０は出力を取り出すだめの特注インピーダンスが５０
ＱのＶｆｌ路である。
ＭＭＩＣチノフ゜１のバイアスｆｆｌｌ原はドレイン・
バイアス端子１６０から正の電圧が印加され、マイクロ
波発振器の出力信号はソース出力端子１７０から取り出
される。
バイアス端子１６０から正の電圧が印加され、マイクロ
波発振器の出力信号はソース出力端子１７０から取り出
される。
Ｌ′：１上のように構成されたマイクロ波発振器におい
て、ゲート端子７Ｑは高抵抗１００及び１／４波長線路
５０を介して接地されている。そのため、共振回路２０
側にゲート端子７０の接地回路を設ける必要がなくなる
。また、大振幅動作になる発振時に発生する順方向のゲ
ーＭＥ流を高抵抗１００により抑圧していた。
て、ゲート端子７Ｑは高抵抗１００及び１／４波長線路
５０を介して接地されている。そのため、共振回路２０
側にゲート端子７０の接地回路を設ける必要がなくなる
。また、大振幅動作になる発振時に発生する順方向のゲ
ーＭＥ流を高抵抗１００により抑圧していた。
第９図に他の従来例のＭＭＩＣを用いたマイクロ波発振
器の構成図を示す。高抵抗１００の一端が接地用のボン
ディングパノド１８０に接続されている以外は第７図の
マイクロ波発振器と同様な構成である。第１図の従来例
の効果に加えて、第９図においてチップの状態ではＦＥ
Ｔ３０の各端子が独立なためウエハの状態でＭＭＩＣチ
ップ１ｄ上のＦＥＴの直流的な特注検査が可能である。
器の構成図を示す。高抵抗１００の一端が接地用のボン
ディングパノド１８０に接続されている以外は第７図の
マイクロ波発振器と同様な構成である。第１図の従来例
の効果に加えて、第９図においてチップの状態ではＦＥ
Ｔ３０の各端子が独立なためウエハの状態でＭＭＩＣチ
ップ１ｄ上のＦＥＴの直流的な特注検査が可能である。
発明が解決しようとする課題
しかしながら上記従来のマイクロ波発振器のような構成
では、多数のチノプが１枚の基板につながっているウエ
ハの状態でＦＥＴ３０の直流的な特性検査を行うとき、
ゲート端子７０とノース端子４０間を流れる電流に並列
に高抵抗１００，ソースパイアス抵抗６ｏにも電流が流
れる。そのため、正確にＦＥＴ３０の直流的な特性検査
が不可能であるという問題点を有していた。
では、多数のチノプが１枚の基板につながっているウエ
ハの状態でＦＥＴ３０の直流的な特性検査を行うとき、
ゲート端子７０とノース端子４０間を流れる電流に並列
に高抵抗１００，ソースパイアス抵抗６ｏにも電流が流
れる。そのため、正確にＦＥＴ３０の直流的な特性検査
が不可能であるという問題点を有していた。
捷だ第９図のように、高抵抗の一端を接地用のボンディ
ングパノド１８０に接続して上記の問題点を解決しても
、チップ面積が増加しコスト高になることとボンディン
グ点数が増加し作業効率が悪くなるという問題点を有し
ていた。
ングパノド１８０に接続して上記の問題点を解決しても
、チップ面積が増加しコスト高になることとボンディン
グ点数が増加し作業効率が悪くなるという問題点を有し
ていた。
本発明はかかるへに鑑み、ゲート端子接地回路を外部に
設ける必要もなく、順方向ゲート電流を抑圧し、チップ
面積やポンディング点数を従来よ９増すこともなく、ウ
エハの状態でチップ上のＦＥＴの直流的な特性検査が可
能なＭＭＩＣを提供することを目的とする。
設ける必要もなく、順方向ゲート電流を抑圧し、チップ
面積やポンディング点数を従来よ９増すこともなく、ウ
エハの状態でチップ上のＦＥＴの直流的な特性検査が可
能なＭＭＩＣを提供することを目的とする。
課題を解決するための手段
上記課題を解決するため本発明のマイクロ波モノリンッ
ク集積回路は、ゲート端子，ソース端子，ドレイン端子
を具備するＦＥＴとＲＦ短絡キャパシタとこのＲＦ短絡
キャパシタの接地側の電極に接続され他端が前記ゲート
端子に接続された高低抗素子を同一基板上にすべて備え
たことを特徴とする。
ク集積回路は、ゲート端子，ソース端子，ドレイン端子
を具備するＦＥＴとＲＦ短絡キャパシタとこのＲＦ短絡
キャパシタの接地側の電極に接続され他端が前記ゲート
端子に接続された高低抗素子を同一基板上にすべて備え
たことを特徴とする。
また本発明のマイクロ波モノリシック集積回路には、ゲ
ート端子，ソース端子及びドレイン端子を具備するＦＥ
Ｔと、このＦＥＴのソース端子に一端を接続されたソー
ス・バイアス抵抗と、前記ソース・バイアス抵抗の他端
に接続された信号の約１／４波長の長さの線路長を有す
る只波長線路と、前記月波長線路の他端に接続されたＲ
Ｆ短絡キャパシタとを同一基板上に備えたことを特徴と
するものが含まれる。
ート端子，ソース端子及びドレイン端子を具備するＦＥ
Ｔと、このＦＥＴのソース端子に一端を接続されたソー
ス・バイアス抵抗と、前記ソース・バイアス抵抗の他端
に接続された信号の約１／４波長の長さの線路長を有す
る只波長線路と、前記月波長線路の他端に接続されたＲ
Ｆ短絡キャパシタとを同一基板上に備えたことを特徴と
するものが含まれる。
作 用
本発明は前記した構成により、ウエハの状態でＦＥＴの
直流的な特性検査を行う場合には、ＲＦ短絡キャパシタ
の接地側の電極はＦＥＴのゲート端子，ソース端子，ド
レイン端子のどの端子とも直流的に遮断状態にあるため
ウエハの状態でチップ上のＦＥＴの直流的な特性検査が
可能となる。
直流的な特性検査を行う場合には、ＲＦ短絡キャパシタ
の接地側の電極はＦＥＴのゲート端子，ソース端子，ド
レイン端子のどの端子とも直流的に遮断状態にあるため
ウエハの状態でチップ上のＦＥＴの直流的な特性検査が
可能となる。
また、チップを実際に使用する時にはＲＥ勺絡キャバン
タの接地側電極が接地されるためＦＥＴのゲート端子は
高抵抗を介して接地きれる。
タの接地側電極が接地されるためＦＥＴのゲート端子は
高抵抗を介して接地きれる。
また本発明によれば、ドレイン端子とソース端子はそれ
ぞれバイアス電圧が印加されるか又は直流的に接地され
ることになり、ドレイン端子に印加されるバイアス電圧
をソース端子に印加される電圧よりも高く設定すれば、
バイアス電圧の極性を自由に遷択することができる。
ぞれバイアス電圧が印加されるか又は直流的に接地され
ることになり、ドレイン端子に印加されるバイアス電圧
をソース端子に印加される電圧よりも高く設定すれば、
バイアス電圧の極性を自由に遷択することができる。
実施例
以上本発明の実施例を図面を参照しながら説明する。第
１図，第２図において、第２図，第８図，第９図と同一
物は同一番号を付して説明する。
１図，第２図において、第２図，第８図，第９図と同一
物は同一番号を付して説明する。
第１図においてＧ ａ Ａ ｓのＭＭＩＣチソプ２００
はドレイン接地型回路構成になっている。共振回る。Ｆ
ＥＴ３０のソース端子４０には終端が接地された％波長
線路６ｏとソース・バイアス抵抗６ｏが直列に接続され
ている。ＦＥＴ３０のゲート端子７ｏには直流阻止キャ
パシタ８０を介して特性インピーダンスが５００の線路
９０が接続されている。ＦＥＴ３０のドレイン端子１１
０にはＲＦ短絡キャパシタ１２０で終端を高周波数的に
接地された短絡スタブ１３０が接続されている。ＲＦ短
絡キャパシタ１２０の接地側電極とゲート端子７０との
間に高抵抗１００が形成されている。
はドレイン接地型回路構成になっている。共振回る。Ｆ
ＥＴ３０のソース端子４０には終端が接地された％波長
線路６ｏとソース・バイアス抵抗６ｏが直列に接続され
ている。ＦＥＴ３０のゲート端子７ｏには直流阻止キャ
パシタ８０を介して特性インピーダンスが５００の線路
９０が接続されている。ＦＥＴ３０のドレイン端子１１
０にはＲＦ短絡キャパシタ１２０で終端を高周波数的に
接地された短絡スタブ１３０が接続されている。ＲＦ短
絡キャパシタ１２０の接地側電極とゲート端子７０との
間に高抵抗１００が形成されている。
１４０は直流阻止キャパシタ、１５Ｑは出力を取り出す
だめの特性インピーダンスが６００の線路である。ＭＭ
ＩＣチソプ１のバイアス電源はドレイン・バイアス端子
１６０から正の電圧が印加され、マイクロ波発振器の出
力信号ぱンース出力端子１７０から取シ出される。
だめの特性インピーダンスが６００の線路である。ＭＭ
ＩＣチソプ１のバイアス電源はドレイン・バイアス端子
１６０から正の電圧が印加され、マイクロ波発振器の出
力信号ぱンース出力端子１７０から取シ出される。
以上のように構成されたマイクロ波発振器において、ゲ
ート端子７０は高抵抗１００及びＲＦｑ絡キャパシタ１
２０の接地側電極を介して接地されている。そのため、
共振回路２ ０ ４ｆｌｌｌにゲート端子了０の接地回
路を設ける必要がなくなる。また、大振幅動作になる発
振時に発生する順方向のゲート電流を高抵抗１００によ
９抑圧する。多数のＭＭＩＣチップ２００が１枚の基板
につながっているウエハの状態では、ゲート端子７０と
ドレイン端子１１０間はＲＦ短絡キャパシタ１２０で直
流的に遮断されている。そのため、ウェハ状態でＦＥＴ
３０の直流的な特性検査が正確にできる。
ート端子７０は高抵抗１００及びＲＦｑ絡キャパシタ１
２０の接地側電極を介して接地されている。そのため、
共振回路２ ０ ４ｆｌｌｌにゲート端子了０の接地回
路を設ける必要がなくなる。また、大振幅動作になる発
振時に発生する順方向のゲート電流を高抵抗１００によ
９抑圧する。多数のＭＭＩＣチップ２００が１枚の基板
につながっているウエハの状態では、ゲート端子７０と
ドレイン端子１１０間はＲＦ短絡キャパシタ１２０で直
流的に遮断されている。そのため、ウェハ状態でＦＥＴ
３０の直流的な特性検査が正確にできる。
以上のようにこの実施例によれば、ゲート端子と共振回
路２ｏの間に直流阻止キャパシタ８０を形成し、ＲＦ短
絡キャパシタ１２０の接地側電極とゲート端子７０との
間に高抵抗１ｏ○が形成することにより、ゲート端子接
地回路を外部に設ける必要もなく、順方向ゲート電圧を
抑圧し、チップ面積やボンディング点数を従来より増す
こともなく、ウエハの状態でチノプ２００上のＦ Ｅ
Ｔ ３０の直流的な特性検査が可能なＭＭＩＣマイクロ
波発振器を得ることが出来る。
路２ｏの間に直流阻止キャパシタ８０を形成し、ＲＦ短
絡キャパシタ１２０の接地側電極とゲート端子７０との
間に高抵抗１ｏ○が形成することにより、ゲート端子接
地回路を外部に設ける必要もなく、順方向ゲート電圧を
抑圧し、チップ面積やボンディング点数を従来より増す
こともなく、ウエハの状態でチノプ２００上のＦ Ｅ
Ｔ ３０の直流的な特性検査が可能なＭＭＩＣマイクロ
波発振器を得ることが出来る。
次に本発明の第２の実施例について説明する。
第３図，第４図において、第１図，第２図，第７図，第
８図，第９図と同一物は同一番号を付して説明する。ハ
波艮線路５ｏがＲＦ短略キャパシタ２１０で終端を高周
波数的に接地されている以外は第１図，第２図と同じ構
成である。ドレイン・バイアス端子１６０，ソース・バ
イアス端子２２０はそれぞれバイアス電圧が印加される
か、又は直流的に接地されることになり、ドレイン・バ
イアス端子１６０に印加される電圧をソース・バイアス
端子２２０に印加される１圧よりも高く設定すれば、バ
イアス電圧の極性を自由に選択することができる。また
、使用時にはゲート端子７０ぱ高抵抗１ｏｏを介して直
流的に接地される。ウエハ状四ではＲＦ短絡キャパシタ
２１０によりゲート端子７０とソース端子４０間は直流
的に遮断される。そのため、ウエハ状態でＦＥＴ３０の
直流的な特性検査が正確にできる。
８図，第９図と同一物は同一番号を付して説明する。ハ
波艮線路５ｏがＲＦ短略キャパシタ２１０で終端を高周
波数的に接地されている以外は第１図，第２図と同じ構
成である。ドレイン・バイアス端子１６０，ソース・バ
イアス端子２２０はそれぞれバイアス電圧が印加される
か、又は直流的に接地されることになり、ドレイン・バ
イアス端子１６０に印加される電圧をソース・バイアス
端子２２０に印加される１圧よりも高く設定すれば、バ
イアス電圧の極性を自由に選択することができる。また
、使用時にはゲート端子７０ぱ高抵抗１ｏｏを介して直
流的に接地される。ウエハ状四ではＲＦ短絡キャパシタ
２１０によりゲート端子７０とソース端子４０間は直流
的に遮断される。そのため、ウエハ状態でＦＥＴ３０の
直流的な特性検査が正確にできる。
以上のように第３図，第４図の実施例では、第１図の実
施例で得られる効果に加えてバイアス電圧の極性を自由
に選択できる効果を有する。
施例で得られる効果に加えてバイアス電圧の極性を自由
に選択できる効果を有する。
次に本発明の第３の実施例について第５図及び第６図を
用いて説明する。
用いて説明する。
なお第１図から第４図及び第７し悶，第８図，第９図と
同一物は同一番号を付している。第５図，第６図におい
て、２００はＭＭＩＣチップ、３１０は入力端子、３２
０は直流遮断コンデンサ、３３０はインピーダンス整合
回路である。３ｏはＦＥＴ、７０はＦＥＴのゲート端子
、１１０はＦＥＴのドレイン端子、４０はＦＥＴのソー
ス端子である。
同一物は同一番号を付している。第５図，第６図におい
て、２００はＭＭＩＣチップ、３１０は入力端子、３２
０は直流遮断コンデンサ、３３０はインピーダンス整合
回路である。３ｏはＦＥＴ、７０はＦＥＴのゲート端子
、１１０はＦＥＴのドレイン端子、４０はＦＥＴのソー
ス端子である。
３４０はインピーダンス整合回路、３５０は直流遮断コ
ンデンサ、３６０は出力端子である。３７０はドレイン
・バイアス端子、３８０はＲＦ短絡キャパシタ、３９０
は高インピーダンス線路である。
ンデンサ、３６０は出力端子である。３７０はドレイン
・バイアス端子、３８０はＲＦ短絡キャパシタ、３９０
は高インピーダンス線路である。
１００は高抵抗、４ｏ○はＲＦ短絡キャパシタであり、
６０ぱソース・バイアス抵抗、５ｏは１／４波長線路で
ある。
６０ぱソース・バイアス抵抗、５ｏは１／４波長線路で
ある。
以上のように構成されたマイクロ波増幅器において、ソ
ース端子４０がＲＦ短絡キャパシタで高周波的に接地さ
れ、ＦＥＴ３０は増幅作用を持つ。
ース端子４０がＲＦ短絡キャパシタで高周波的に接地さ
れ、ＦＥＴ３０は増幅作用を持つ。
入力端子３１０より入力された高周波信号は入力信号の
インピーダンス整合回路３０を介してゲート端子７０に
入力され、ＦＥＴ３０で増幅された後、ドレイン端子１
１０よりインピーダンス整合回路３４０を通って、出力
端子３６０に出力される。ゲート端子７ｏと入力端子３
１０及びドレイン端子１１０と出力端子３６０はそれぞ
れ直流遮断コンデンサ３２０，３６０で直流的に遮断さ
れている。電源電圧は、ドレイン・バイアス端子３７０
に正の電圧を印加する。パイアヌ電流は、ドレイン・バ
イアス端子３７０から高インピーダンス線路３９０を介
してドレイン端子１１０に流れ込み、ソース端子４０か
らソース・バイアス抵抗ｅｏ，３Ａ波長線路６０を介し
て接地へ流れる。
インピーダンス整合回路３０を介してゲート端子７０に
入力され、ＦＥＴ３０で増幅された後、ドレイン端子１
１０よりインピーダンス整合回路３４０を通って、出力
端子３６０に出力される。ゲート端子７ｏと入力端子３
１０及びドレイン端子１１０と出力端子３６０はそれぞ
れ直流遮断コンデンサ３２０，３６０で直流的に遮断さ
れている。電源電圧は、ドレイン・バイアス端子３７０
に正の電圧を印加する。パイアヌ電流は、ドレイン・バ
イアス端子３７０から高インピーダンス線路３９０を介
してドレイン端子１１０に流れ込み、ソース端子４０か
らソース・バイアス抵抗ｅｏ，３Ａ波長線路６０を介し
て接地へ流れる。
高インピーダンス線路３９０は出力信号がドレイン・バ
イアス端子３７０からＭＭＩＣチノプ２００の外部へ漏
えいすることを防止する。％波長線路は高周波信号がソ
ース・バイアス抵抗６０で消費されることを防止する。
イアス端子３７０からＭＭＩＣチノプ２００の外部へ漏
えいすることを防止する。％波長線路は高周波信号がソ
ース・バイアス抵抗６０で消費されることを防止する。
ゲート端子７０は高抵抗１００及びＲＦｑ絡キャパシタ
４００の接地側電極を介して接地される。よってゲート
・バイアス電源が不要となり、マイクロ波増幅器を正の
ｌ一電源で動作させることが可能となる。しかも、高抵
抗１００Ωを接地するだめのポンディングパノドは不要
であるため、チップ面積を小さくできる。
４００の接地側電極を介して接地される。よってゲート
・バイアス電源が不要となり、マイクロ波増幅器を正の
ｌ一電源で動作させることが可能となる。しかも、高抵
抗１００Ωを接地するだめのポンディングパノドは不要
であるため、チップ面積を小さくできる。
ウエハ状態でぱＲＦ短絡キャパンタ４００によりゲート
端子７０とソース端子４ｏは直流的に遮断される。その
ため、第１図から第４図の実施例と同様にウエハ状嘘で
ＦＥＴ３０の直流的な特性検査を正確にできる。
端子７０とソース端子４ｏは直流的に遮断される。その
ため、第１図から第４図の実施例と同様にウエハ状嘘で
ＦＥＴ３０の直流的な特性検査を正確にできる。
以上のように本実施例によれば、ソース端子４０をＲＦ
短絡キャパシタ４００で接地し、ＲＦ短絡キャパシタ４
００の接地ｔ１′１ｌ ｒＴＸ ＰＭとゲート端子７Ｑ
との間に高抵抗を形成し、ソース端子４ｏをソース・バ
イアス抵抗６０．３Ａ波長線路６ｏを介して直流的に接
地することにより、ゲート・バイアス電源が不要で、チ
ップ面積の小さなマイクロ波増福器を得ることができる
。しかも、ウェハ状態でＭＭＩＣ上のＦＥＴの直流的な
特性検査を正確に行うことが可能である。
短絡キャパシタ４００で接地し、ＲＦ短絡キャパシタ４
００の接地ｔ１′１ｌ ｒＴＸ ＰＭとゲート端子７Ｑ
との間に高抵抗を形成し、ソース端子４ｏをソース・バ
イアス抵抗６０．３Ａ波長線路６ｏを介して直流的に接
地することにより、ゲート・バイアス電源が不要で、チ
ップ面積の小さなマイクロ波増福器を得ることができる
。しかも、ウェハ状態でＭＭＩＣ上のＦＥＴの直流的な
特性検査を正確に行うことが可能である。
なお、上記各実施例において、ドレイン接地型のマイク
ロ波発振器を用いたが，ソース接地型の回路構成でも良
い。
ロ波発振器を用いたが，ソース接地型の回路構成でも良
い。
発明の効果
以上のように本発明によれば、ゲート端子接地回路を外
部に設ける必要もなく、順方向ゲート電流を抑圧し、チ
ップ而櫃やボンディング点数を従来より増すこともなく
、ウエハの状態でＭＭＩＣ上のＦＥＴの直流的な特性検
査が可能なＭＭＩＣを得ることができ、その実用効果は
大きい。
部に設ける必要もなく、順方向ゲート電流を抑圧し、チ
ップ而櫃やボンディング点数を従来より増すこともなく
、ウエハの状態でＭＭＩＣ上のＦＥＴの直流的な特性検
査が可能なＭＭＩＣを得ることができ、その実用効果は
大きい。
第１図は本発明の第１の実施例におけるＭＭＩＣを用い
たマイクロ波発振器の構成図、第２図は第１図に示すマ
イクロ波発振器の等価回路図、第３図は本発明第２の実
施例におけるＭＭＩＣを用いたマイクロ波発振器の構成
図、第４図は第３図に示すマイクロ波発振器の等価回路
図、第５図は本発明第３の実施例におけるＭＭＩＣを用
いたマイクロ波増幅器の構成図、第６図は第５図に示す
マイクロ波増幅器の等価回路図、第７図は従来のＭＭＩ
Ｃを用いたマイクロ波発振器の構成図、第８図は第７図
に示すマイクロ波発振器の等価回路図、第９図は他の従
来のＭＭＩＣを用いたマイクロ波発振器のｔ１η成図で
ある。 ３０・・・・・・ＦＥＴ１ ４０・・・・・・ソース端
子、５Ｑ・・・・・・％波長線路、６０・・・・・・ソ
ース・バイアス抵抗、７０・・・・・・ゲート端子、１
００・・・・・・高抵抗、１１０・・・・・・ドレイン
端子、１ ２０ ，４００・・・・・・ＲＦ短絡キャパ
シタ。 代理人の氏名 弁理士 粟 野 重 孝 ほが１名第１
図 第 図 第３図 刀・・− 荀−・・ 匁−− ｔ・−・ １００−・ ＋１（Ｉ ＋ａ７． ａ−・・ ＦＥＴ ソース扉ナ ／４波 長 線 路 ソース・パイアズ匙仇 ナート應チ 高氏仇 ド レ イ ソ １島 子 ＲＦ騰罎キｒパシタ 確２ 窮 図 第 図 第 図
たマイクロ波発振器の構成図、第２図は第１図に示すマ
イクロ波発振器の等価回路図、第３図は本発明第２の実
施例におけるＭＭＩＣを用いたマイクロ波発振器の構成
図、第４図は第３図に示すマイクロ波発振器の等価回路
図、第５図は本発明第３の実施例におけるＭＭＩＣを用
いたマイクロ波増幅器の構成図、第６図は第５図に示す
マイクロ波増幅器の等価回路図、第７図は従来のＭＭＩ
Ｃを用いたマイクロ波発振器の構成図、第８図は第７図
に示すマイクロ波発振器の等価回路図、第９図は他の従
来のＭＭＩＣを用いたマイクロ波発振器のｔ１η成図で
ある。 ３０・・・・・・ＦＥＴ１ ４０・・・・・・ソース端
子、５Ｑ・・・・・・％波長線路、６０・・・・・・ソ
ース・バイアス抵抗、７０・・・・・・ゲート端子、１
００・・・・・・高抵抗、１１０・・・・・・ドレイン
端子、１ ２０ ，４００・・・・・・ＲＦ短絡キャパ
シタ。 代理人の氏名 弁理士 粟 野 重 孝 ほが１名第１
図 第 図 第３図 刀・・− 荀−・・ 匁−− ｔ・−・ １００−・ ＋１（Ｉ ＋ａ７． ａ−・・ ＦＥＴ ソース扉ナ ／４波 長 線 路 ソース・パイアズ匙仇 ナート應チ 高氏仇 ド レ イ ソ １島 子 ＲＦ騰罎キｒパシタ 確２ 窮 図 第 図 第 図
Claims (4)
- （１）ゲート端子、ソース端子及びドレイン端子を具備
するＦＥＴと、前記ソース端子または前記ドレイン端子
の内いずれかに接続されたＲＦ短絡キャパシタと、前記
ＲＦ短絡キャパシタの接地側の電極に接続され他端が前
記ゲート端子に接続された高抵抗素子とを同一基板上に
すべて備えたことを特徴とするマイクロ波モノリシック
集積回路。 - （２）ソース端子に一端を接続されたソース・バイアス
抵抗と、このソース・バイアス抵抗の他端に接続された
信号の約１／４波長の長さの線路長を有するとともに一
端を接地された１／４波長線路とを同一基板上にすべて
備えたことを特徴とする請求項１記載のマイクロ波モノ
リシック集積回路。 - （３）ゲート端子、ソース端子及びドレイン端子を具備
するＦＥＴと、このＦＥＴのソース端子に一端を接続さ
れたソース・バイアス抵抗と、前記ソース・バイアス抵
抗の他端に接続された信号の約１／４波長の長さの線路
長を有する１／４波長線路と、前記１／４波長線路の他
端に接続されたＲＦ短絡キャパシタとを同一基板上に備
えたことを特徴とするマイクロ波モノリシック集積回路
。 - （４）ゲート端子に帯域反射型共振回路を接続し発振回
路を構成したことを特徴とする請求項１、２又は３記載
のマイクロ波モノリシック集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63287022A JPH02132904A (ja) | 1988-11-14 | 1988-11-14 | マイクロ波モノリシック集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63287022A JPH02132904A (ja) | 1988-11-14 | 1988-11-14 | マイクロ波モノリシック集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02132904A true JPH02132904A (ja) | 1990-05-22 |
Family
ID=17712028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63287022A Pending JPH02132904A (ja) | 1988-11-14 | 1988-11-14 | マイクロ波モノリシック集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02132904A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5248947A (en) * | 1991-04-26 | 1993-09-28 | Sumitomo Electric Industries, Ltd. | Microwave oscillator having microstrip antenna for test purposes |
-
1988
- 1988-11-14 JP JP63287022A patent/JPH02132904A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5248947A (en) * | 1991-04-26 | 1993-09-28 | Sumitomo Electric Industries, Ltd. | Microwave oscillator having microstrip antenna for test purposes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347229A (en) | Power amplifier with harmonically trapped heterojunction bipolar transistor | |
| JPH0732335B2 (ja) | 高周波増幅器 | |
| JP2513146B2 (ja) | 高効率増幅回路 | |
| EP0467270B1 (en) | High efficiency RF power amplifier | |
| JPH02132904A (ja) | マイクロ波モノリシック集積回路 | |
| CN101641861B (zh) | 半导体芯片及高频电路 | |
| JP3115611B2 (ja) | 改善された接地電位連続性を有する高電力の予め整合されたｍｍｉｃトランジスタ | |
| JP2738701B2 (ja) | 高周波増幅回路 | |
| JP3005416B2 (ja) | マイクロ波・ミリ波モノリシック集積回路 | |
| JPS6331203A (ja) | マイクロ波発振器 | |
| JPH0918255A (ja) | 半導体装置 | |
| US4484163A (en) | Arrangement for biasing high-frequency active components | |
| JPH03218102A (ja) | インターデジタルフィルタ | |
| JPH03192801A (ja) | モノリシック・マイクロ波集積回路 | |
| JPS63164702A (ja) | マイクロ波発振器のバイアス回路 | |
| JP2001053510A (ja) | 高周波回路 | |
| JPH0574244B2 (ja) | ||
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| KR100243653B1 (ko) | 능동 180도 전력 분배기 | |
| Maloney et al. | L-band GaAs transceiver components | |
| JPS6216605A (ja) | マイクロ波発振回路 | |
| JPH03145810A (ja) | マイクロ波増幅器 | |
| JPH0738534B2 (ja) | マイクロ波モノリシツク集積回路 | |
| JPS6256004A (ja) | マイクロ波発振器 | |
| JPS6134741Y2 (ja) |