JPH03192801A - モノリシック・マイクロ波集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、ＵＨＦＨＦ上の超高周波帯で動作するモノ
リシック・マイクロ波集積回路（以下、ＭＭＩＣと略称
する）（、，間するものであり、特に改良ざる。

（従来の技術） 第３図は一般に用いられているＭＭＩＣの等何回路図て
、（１）はＭＭＩＣ中に形成される能動回路部である例
えばＧａＡＳ電界効果トランジスタ（以下、ＦＥＴと称
す）てあり、そのソースは接地され、トレインは出力端
子（２）に接続され、ゲートは整合回路（３）を経てゲ
ート入力端子（４）−に接続されている。ゲート入力端
子（４）はまた整合回路（５）を経てＦＥＴ　（Ｈのゲ
ートにバイアス電圧を印加するためのバイアス回路（６
）に接続されている。バイアス回路（６）は小官にのキ
ャパシタ（８）と、抵抗（９）と、比較的大きな容量の
キャパシタ（１０）とからなり、これらキャパシタ（８
）、抵抗（９）、キャパシタ（１０）は、マイクロ波信
号かバイアス電源端子（１１）に漏洩するのを防止し、
また漏洩したマイクロ波か反射して発振するのを防止す
るための濾波回路として作用する。

第４図は第３図のバイアス回路（６）を質重Ｃに実現し
た場合のパターンの平面図を示す。第４図で、第３図と
同等または相当部分には同じ参照番号を付す。第４図て
、半絶縁性ＧａＡｓ基板（図示せず）」−に形成した導
電層からなる抵抗（９）の両端にはそれぞれ平行平板型
キャパシタ（８）と（１０）か接続されている。小容量
の平行平板型キャパシタ（８）は下地電極（８１）、絶
縁膜（８２）、およびＬ地電極（８３）からなり、下地
電極（８１）は第３図の整合回路（５）および抵抗（９
）を形成する導電層に接続され、上地電極（８３）は接
地されている。また、比較的大きな容量の平行平板型キ
ャパシタ（Ｉｎ）も同様に下地電極（９１）、絶縁膜（
９２）、および上地電極（９３）からなり、下地電極（
９１）はバイアス電源端子（１１）および抵抗（９）を
形成する導電層に接続され、上地電極（９３）は接地さ
れている。

（発明か解決しようとする課題） 上記のような従来のＭＭＩＧでは、バイアス回路（６）
の濾波回路を構成する小容量のキャパシタ（８）も比較
的大容量のキャパシタ（ｌＯ）と同様に平行平板型キャ
パシタとして構成されているため、この手合−１のキャ
パシタ（８）を構成する電極あるいは絶縁膜の周辺効果
の影響か強く表われ、各電極（８１）、（８３）の寸法
、絶縁膜（８２）の厚み等を正確に調整しても、その容
ｔａ値を所望の値に設定することか困難である。手合に
のキャパシタ（８）として所望の容重−値か得られない
場合は、マイクロ波が・漏洩し、バイアス回路（６）て
反射波か発生し、またこれによって不所望な発振が生ず
ることかあり、このため、ＩＣの低反射化、低雑音化、
高利得化か困難になる等の問題かあった。

この発明は、特に小容量のキャパシタ（８）の粘度を向
−卜させて、バイアス回路（６）における発振防１１−
、マイクロ波阻１ト俺力を向上させ、バイアス回路（６
）ての反射か低く、低雑音、高利得のＭＭＣをキｌＩる
ことを［１的とする。

（課題を解決するための手段） この発明によるＭＭＩＣは、能動回路にバイアス電圧を
供給するバイアス回路として、基板１−に形成した導電
層からなる抵抗と、該抵抗の一端に接続され、小容量キ
ャパシタとして作用するマイクロストリップ線路よりな
るオーブンスタブと、上記抵抗の他端に接続された平行
平板型キャパシタとからなる回路か使用されている。

（作　　　用） この発明によれば、小容量キャパシタとしてマイクロス
トリップ線路からなるスタブを使用しているから、その
容量値を精度よく設定することができ、バイアス回路（
６）における発振防止能力、マイクロ波阻止能力か向上
する。

（実　施　例） 第１図はこの発明による質重Ｃの等何回路を示し、第２
図は第１図のＭＭＩＧで使用されるバイアス回路（６）
のパターンの平面図を示す、第１図および第２図の素子
中、第３図および第４図の従来のＭＭＩＧと同一素子に
ついては同じ参照番号を付す。

すなわら、（１）は能動回路部である例えばＧａＡｓ　
ＦＥＴて、そのソースは接地され、トレインは出力端子
（２）に接続され、ゲートは整合回路（３）を経てゲー
ト入力端子（４）に接続されている。ゲート入力端子（
４）はまた整合回路（５）を経てＦＥＴ（１）のゲート
にバイアス′１［圧を印加するためのバイアス回路（６
）に接続されている。バイアス回路（６）は、例えば半
絶縁性ＧａＡｓ基板（図示せず）上に形成した導電層か
らなる抵抗（９）と、該抵抗（９）の一端に接続された
マイクロストリップ線路からなるオーブンスタフ（１９
）と、」二記抵抗（９）の他端に接続された平行平板型
キャパシタ（１０）とにより構成されている。オーブン
スター（１９）は小容量のキャパシタとして作用し、そ
の容量値はオーブンスターｊ　（＋９）を構成するマイ
クロストリップ線路のインピーダンス値と、その電気長
とによって正確に決定することかてきる。オーブンスタ
ブ（１９）の非オーブン側の接続端（１３）は整合回路
（５）に接続されている。一方、平行平板型キャパシタ
（１０）は下地’＋ｊｊ、極（９１）、絶縁膜（９２）
、および上地電極（９３）からなり、下地電極（９１）
はバイアス電源端子（＋１）に接続され、ｈＪ′ｌ！電
極（９３）は接地されている。

この発明のＭＭＩＧにおいては、抵抗（９）の一端に接
続された小容量のキャパシタの容量値をオーブンスタフ
（１９）により極めて正確に設定することが一つ− できるから、該オープンスタツ（１９）による小容量キ
ャパシタと、抵抗（９）、およびキャパシタ（１０）と
からなる鑓波回路を所望の特性を呈するように構成する
ことかてきる。従って、接続端（１３）からバイアス回
路（６）側を見た動作周波数帯域における電力反射係数
か１に極めて近い値になるように設計することかでき、
マイクロ波の漏洩を防止して発振か生ずるのを有効に防
止することかできる。

なお、を記の実施例ては、ＦＥＴ　（１）のゲートにバ
イアス電圧を印加するためのバイアス回路（６）につい
て説明したか、トレイン電圧印加用、あるいはタイオー
ト等を含むＭＭＩＧの能動回路用のバイアス電圧を供給
するためのバイアス回路としても使用することがてきる
。また、上記実施例てはＧａ八へ基板を使用した例を示
したか、他の■−ｖ族、ＩＩ−Ｖｌ族化合物半導体基板
、Ｓｉ基板を使用した装置にも適用てきることは言う迄
もない。

〔発明の効果〕

以上のように、この発明のＭＭＩＧでは、バイアス回路
（６）として基板４二に導電層よりなる抵抗（９）を形
成し、その一方の端部に小容量キャパシタを構成するマ
イクロストリップ線路よりなるオープンスタツを接続し
、他方の端部に平行モ板型キャパシタを接続して構成さ
れたものを使用しているのて、特にＬ記小官聞キャパシ
タの容量値を精度よく設定することかてき１発振の防止
、バイアス回路でのマイクロ波の反射防１Ｆ効果か向上
し、低雑音、高利得のＭＭＩ（：を実現することかてき
る。

【図面の簡単な説明】

第１図はこの発明のモノリシック・マイクロ波集積回路
の一実施例のＬ要部の等価回路を示す図、第２図は第１
図に示すこの発明のモノリシック・マイクロ波集積回路
の一実施例て使用されるバイアス回路の一例の平面図、
第３図は従来のモノリシック・マイクロ波集積回路の−
・例の主要部の等価回路を示す図、第４図は第３図に示
す従来のそノリシック・マイクロ波集積回路て使用され
るバイアス回路の平面図である。 （１）・・・・ＦＦ、Ｔ　　（情動回路）、（６）・・
・・バイアス回路、（９）・・・・抵抗、（ｌＯ）・・
・・平行平板型キャパシタ、（１９）・・・・マイクロ
ストリップ線路よりなるオーブンスタツ、（９１）・・
・・第１の金属膜、（９２）・・・・・・絶縁膜、（９
３）・・・・第２の金属膜。 Ｉｌ’ｊｌ　　図 代　　理　　人 大 石 増 雄

Claims (1)

【特許請求の範囲】
1. （１）基板上に形成された能動回路と、該能動回路にバ
   イアス電圧を供給するバイアス回路とを具備し、上記バ
   イアス回路は、上記基板上に形成した導電層からなる抵
   抗と、該抵抗の一端に接続され、小容量キャパシタとし
   て作用するマイクロストリップ線路よりなるオープンス
   タブと、上記抵抗の他端に接続され、上記基板上に形成
   された第１の金属膜と、該第１の金属膜上に絶縁膜を介
   して形成された第２の金属膜とからなる平行平板型キャ
   パシタとからなることを特徴とするモノリシック・マイ
   クロ波集積回路。