JPH0213326B2 - - Google Patents
Info
- Publication number
- JPH0213326B2 JPH0213326B2 JP5033781A JP5033781A JPH0213326B2 JP H0213326 B2 JPH0213326 B2 JP H0213326B2 JP 5033781 A JP5033781 A JP 5033781A JP 5033781 A JP5033781 A JP 5033781A JP H0213326 B2 JPH0213326 B2 JP H0213326B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- adder
- converter
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form
- G05B19/19—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path
- G05B19/27—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of program data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path using an absolute digital measuring device
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Control Of Position Or Direction (AREA)
Description
この発明は、改良されたサーボ系に係り、特に
指令値とフイードバツク値との差を出力する加算
器のデイジタルビツト数より、小なるビツト数の
Ｄ／Ａコンバータを使用するサーボ系に関するも
のである。 周知のように、Ｄ／Ａコンバータはそのデイジ
タルビツト数が大となると、その構造上高精度を
必要とし、価格も急に高価となる。従つて、前述
したようなＤ／Ａコンバータのビツト数の小さい
サーボ系は広く存在する。この場合に、前述した
ビツト数の大小に伴なう、情報の処理が問題とな
る。 このようなサーボ系においては、従来は加算器
の出力ビツト数をある範囲内に変換する装置を介
挿させることにより、前述問題点を解決してい
た。しかしながら、このビツト数変換装置は、
Ｄ／Ａコンバータとほぼ同一ビツト数のものを必
要とし、構成が複雑となるのをまぬかれなかつ
た。 そこでこの発明においては、前述したようなビ
ツト数変換装置を使用せずして、前述問題点を解
決しうるサーボ系を提供することをその目的とす
る。 以下この発明実施例を、図面を参照しつゝ説明
する。 １は指令手段である。指令手段１は、例えば公
知のコンピユータのメモリに記憶されたユーザプ
ログラムの読み出しによつて実行されるような、
位置制御目標値を16ビツトの数値情報によつて出
力しうるものである。 ２はフイードバツク手段であつて、例えば被制
御体の位置情報を出力するべくした、公知の16ビ
ツトのインクレメンタルシヤフトエンコーダが適
用される。 ３は指令手段１の出力情報を入力する、バツフ
アレジスタである。この実施例では各８ビツトの
No.１およびNo.２のバツフアレジスタを並設する。 ４はフイードバツク手段２の出力情報を入力す
る、カウンタである。この実施例では各４ビツト
のNo.１ないしNo.４のカウンタを並設する。 ５は加算器である。加算器５はこの実施例では
各４ビツトのNo.１ないしNo.４の加算器を並設す
る。そして、加算器５の一方の入力はレジスタ３
の出力値が接続され、他方の入力はカウンタ４の
出力値がそれぞれ第１のインバータＮを介して接
続される。５ａはキヤリイン信号出力手段で、こ
の実施例の場合キヤリ信号として「１」を加算器
５に入力する。 ６はＤ／Ａコンバータであり、12ビツトの構成
である。Ｄ／Ａコンバータ６に対する入力は、加
算器５の出力情報のうち下桁から12桁迄の情報が
接続される。６ａはＤ／Ａコンバータ６の出力電
流値を電圧値に変換する差動アンプである。 ７は加算器５の出力情報のうち、Ｄ／Ａコンバ
ータ６に入力しない上桁の４桁の情報を入力する
べく接続された、ノア回路である。 ８は第１のナンド回路である。ナンド回路８の
一方の入力はノア回路７の出力情報であり、他方
の入力は加算器５のキヤリ信号CAである。 ９は第２のナンド回路である。ナンド回路９の
一方の入力は第２のインバータ１０を介してのノ
ア回路７の出力情報であり、他方の入力は加算器
５のキヤリ信号CAである。 １１は公知のアナログスイツチである。スイツ
チ１１の第１の入力P1はＤ／Ａコンバータ６の
アナログ出力情報であり、第２の入力P2は、
Ｄ／Ａコンバータ６の最大出力値、すなわち２進
法で「111111111111」の数値に対応するアナログ
値（＋Ｖ）出力手段１２の出力情報であり、さら
に第３の入力P3は、Ｄ／Ａコンバータ６の最小
出力値、すなわち２進法で「000000000000」の数
値に対応するアナログ値（−Ｖ）出力手段１３の
出力情報であるように接続構成される。さらにス
イツチ１１に対するスイツチング信号は、まず第
１の信号C1は第３のインバータ１４を介しての
ナンド回路９の出力情報であり、第２の信号C2
は第４のインバータ１５を介してのナンド回路８
の出力情報であり、さらに第３の信号C3は第５
のインバータ１６を介してのキヤリ信号CAの情
報となるように接続されている。そして、信号
C1によつて入力P2が、信号C2によつて入力P1が
さらに信号C3によつて入力P3がそれぞれスイツ
チの接続によつてスイツチ１１から出力されるべ
く構成される。 １７はスイツチ１１の出力情報と、タコゼネレ
ータ１８の出力情報とを入力する加算器である。
加算器１７の出力は図示しないアンプを介して図
示しない被制御体を位置決めする動力１９に入力
する。従つて加算器１７は広義のサーボアンプで
あると理解されたい。 なおフイードバツク手段２およびタコゼネレー
タ１８は動力１９に連動される。 また図示Ｒ符号の構成は抵抗体である。 以下前述実施例につき、その作用を述べる。 指令手段１からの16ビツトの指令情報と、フイ
ードバツク手段２からの16ビツトの現在情報の符
号反転情報とは、加算器５に入力して加算され、
結局両情報の差、すなわち偏差値が加算器５から
出力する。 この16ビツトの偏差値情報は、その下桁12ビツ
ト分がＤ／Ａコンバータ６に入力する。残りの上
桁４ビツト分は、ノア回路７に入力する。 以下ノア回路７、ナンド回路８，９、およびイ
ンバータ１０，１４，１５，１６よりなる論理回
路群Ｌに対する入力値と、その出力信号C1，C2
およびＣとの関係は次表に示すとおりとなる。
指令値とフイードバツク値との差を出力する加算
器のデイジタルビツト数より、小なるビツト数の
Ｄ／Ａコンバータを使用するサーボ系に関するも
のである。 周知のように、Ｄ／Ａコンバータはそのデイジ
タルビツト数が大となると、その構造上高精度を
必要とし、価格も急に高価となる。従つて、前述
したようなＤ／Ａコンバータのビツト数の小さい
サーボ系は広く存在する。この場合に、前述した
ビツト数の大小に伴なう、情報の処理が問題とな
る。 このようなサーボ系においては、従来は加算器
の出力ビツト数をある範囲内に変換する装置を介
挿させることにより、前述問題点を解決してい
た。しかしながら、このビツト数変換装置は、
Ｄ／Ａコンバータとほぼ同一ビツト数のものを必
要とし、構成が複雑となるのをまぬかれなかつ
た。 そこでこの発明においては、前述したようなビ
ツト数変換装置を使用せずして、前述問題点を解
決しうるサーボ系を提供することをその目的とす
る。 以下この発明実施例を、図面を参照しつゝ説明
する。 １は指令手段である。指令手段１は、例えば公
知のコンピユータのメモリに記憶されたユーザプ
ログラムの読み出しによつて実行されるような、
位置制御目標値を16ビツトの数値情報によつて出
力しうるものである。 ２はフイードバツク手段であつて、例えば被制
御体の位置情報を出力するべくした、公知の16ビ
ツトのインクレメンタルシヤフトエンコーダが適
用される。 ３は指令手段１の出力情報を入力する、バツフ
アレジスタである。この実施例では各８ビツトの
No.１およびNo.２のバツフアレジスタを並設する。 ４はフイードバツク手段２の出力情報を入力す
る、カウンタである。この実施例では各４ビツト
のNo.１ないしNo.４のカウンタを並設する。 ５は加算器である。加算器５はこの実施例では
各４ビツトのNo.１ないしNo.４の加算器を並設す
る。そして、加算器５の一方の入力はレジスタ３
の出力値が接続され、他方の入力はカウンタ４の
出力値がそれぞれ第１のインバータＮを介して接
続される。５ａはキヤリイン信号出力手段で、こ
の実施例の場合キヤリ信号として「１」を加算器
５に入力する。 ６はＤ／Ａコンバータであり、12ビツトの構成
である。Ｄ／Ａコンバータ６に対する入力は、加
算器５の出力情報のうち下桁から12桁迄の情報が
接続される。６ａはＤ／Ａコンバータ６の出力電
流値を電圧値に変換する差動アンプである。 ７は加算器５の出力情報のうち、Ｄ／Ａコンバ
ータ６に入力しない上桁の４桁の情報を入力する
べく接続された、ノア回路である。 ８は第１のナンド回路である。ナンド回路８の
一方の入力はノア回路７の出力情報であり、他方
の入力は加算器５のキヤリ信号CAである。 ９は第２のナンド回路である。ナンド回路９の
一方の入力は第２のインバータ１０を介してのノ
ア回路７の出力情報であり、他方の入力は加算器
５のキヤリ信号CAである。 １１は公知のアナログスイツチである。スイツ
チ１１の第１の入力P1はＤ／Ａコンバータ６の
アナログ出力情報であり、第２の入力P2は、
Ｄ／Ａコンバータ６の最大出力値、すなわち２進
法で「111111111111」の数値に対応するアナログ
値（＋Ｖ）出力手段１２の出力情報であり、さら
に第３の入力P3は、Ｄ／Ａコンバータ６の最小
出力値、すなわち２進法で「000000000000」の数
値に対応するアナログ値（−Ｖ）出力手段１３の
出力情報であるように接続構成される。さらにス
イツチ１１に対するスイツチング信号は、まず第
１の信号C1は第３のインバータ１４を介しての
ナンド回路９の出力情報であり、第２の信号C2
は第４のインバータ１５を介してのナンド回路８
の出力情報であり、さらに第３の信号C3は第５
のインバータ１６を介してのキヤリ信号CAの情
報となるように接続されている。そして、信号
C1によつて入力P2が、信号C2によつて入力P1が
さらに信号C3によつて入力P3がそれぞれスイツ
チの接続によつてスイツチ１１から出力されるべ
く構成される。 １７はスイツチ１１の出力情報と、タコゼネレ
ータ１８の出力情報とを入力する加算器である。
加算器１７の出力は図示しないアンプを介して図
示しない被制御体を位置決めする動力１９に入力
する。従つて加算器１７は広義のサーボアンプで
あると理解されたい。 なおフイードバツク手段２およびタコゼネレー
タ１８は動力１９に連動される。 また図示Ｒ符号の構成は抵抗体である。 以下前述実施例につき、その作用を述べる。 指令手段１からの16ビツトの指令情報と、フイ
ードバツク手段２からの16ビツトの現在情報の符
号反転情報とは、加算器５に入力して加算され、
結局両情報の差、すなわち偏差値が加算器５から
出力する。 この16ビツトの偏差値情報は、その下桁12ビツ
ト分がＤ／Ａコンバータ６に入力する。残りの上
桁４ビツト分は、ノア回路７に入力する。 以下ノア回路７、ナンド回路８，９、およびイ
ンバータ１０，１４，１５，１６よりなる論理回
路群Ｌに対する入力値と、その出力信号C1，C2
およびＣとの関係は次表に示すとおりとなる。
【表】
この表によつて理解されるように、キヤリCA
が“１”であり、回路７に対する４ビツトの入力
値が総て“０”の場合、すなわち第２図の真理値
表の「＋Ｖ」から「−Ｖ」迄の間は、スイツチ１
１に対しては出力信号C2が有効となり、入力P1
がスイツチ１１を経由して加算器１７に入力す
る。 またキヤリCAが“１”であり、回路７に対す
る４ビツトの入力値のいずれかが“１”である場
合、すなわち第２図の「＋Ｖ」から上の部分にお
いては、スイツチ１１に対し出力信号C1が有効
となり、入力P2がスイツチ１１を経由して加算
器１７に入力する。 さらにキヤリCAが“０”である場合、すなわ
ち第２図の「−Ｖ」から下の部分においては、ス
イツチ１１に対し出力信号C3が有効となり、入
力P3がスイツチ１１を経由して加算器１７に入
力する。 これから判明するように、結局この発明実施例
のサーボ特性は、第３図実線図示のように、比例
部分P1と飽和部分P2およびP3に強制される。 この発明は前述実施例にかぎることはないので
あつて、例えば論理回路群Ｌの構成は、前表のよ
うな結果をもたらす他の構成としてもよく、要す
るにこの発明の技術的思想の範囲内における各構
成の均等物との置換も、この発明の技術的範囲に
含まれるものである。 この発明は前述したとおりであるから、今もし
加算器５の上桁の出力による処理を行なわない場
合は、第３図の２点鎖線のようなサーボ特性にな
るべきところ、この発明によれば、第３図実線の
ような良好なサーボ特性が、簡単な構成で得られ
るという、顕著かつ特有の効果を奏するものであ
る。
が“１”であり、回路７に対する４ビツトの入力
値が総て“０”の場合、すなわち第２図の真理値
表の「＋Ｖ」から「−Ｖ」迄の間は、スイツチ１
１に対しては出力信号C2が有効となり、入力P1
がスイツチ１１を経由して加算器１７に入力す
る。 またキヤリCAが“１”であり、回路７に対す
る４ビツトの入力値のいずれかが“１”である場
合、すなわち第２図の「＋Ｖ」から上の部分にお
いては、スイツチ１１に対し出力信号C1が有効
となり、入力P2がスイツチ１１を経由して加算
器１７に入力する。 さらにキヤリCAが“０”である場合、すなわ
ち第２図の「−Ｖ」から下の部分においては、ス
イツチ１１に対し出力信号C3が有効となり、入
力P3がスイツチ１１を経由して加算器１７に入
力する。 これから判明するように、結局この発明実施例
のサーボ特性は、第３図実線図示のように、比例
部分P1と飽和部分P2およびP3に強制される。 この発明は前述実施例にかぎることはないので
あつて、例えば論理回路群Ｌの構成は、前表のよ
うな結果をもたらす他の構成としてもよく、要す
るにこの発明の技術的思想の範囲内における各構
成の均等物との置換も、この発明の技術的範囲に
含まれるものである。 この発明は前述したとおりであるから、今もし
加算器５の上桁の出力による処理を行なわない場
合は、第３図の２点鎖線のようなサーボ特性にな
るべきところ、この発明によれば、第３図実線の
ような良好なサーボ特性が、簡単な構成で得られ
るという、顕著かつ特有の効果を奏するものであ
る。
図面はいずれもこの発明一実施例を示し、第１
図は全体ブロツク図、第２図は真理値表、第３図
はサーボ特性線図である。 １…指令手段、２…フイードバツク手段、５…
加算器、６…Ｄ／Ａコンバータ、１１…アナログ
スイツチ、１７…加算器、Ｌ…論理回路群、P1，
P2およびP3…第１、第２および第３の入力、C1，
C2およびC3…スイツチング信号。
図は全体ブロツク図、第２図は真理値表、第３図
はサーボ特性線図である。 １…指令手段、２…フイードバツク手段、５…
加算器、６…Ｄ／Ａコンバータ、１１…アナログ
スイツチ、１７…加算器、Ｌ…論理回路群、P1，
P2およびP3…第１、第２および第３の入力、C1，
C2およびC3…スイツチング信号。
Claims (1)
- １ 指令手段およびフイードバツク手段からのデ
イジタル情報を入力してその偏差を出力する加算
器、この加算器の出力情報を入力しアナログ化す
るＤ／Ａコンバータを含み、このＤ／Ａコンバー
タのビツト数は前記加算器のそれより小とした、
サーボ系において、前記加算器の出力情報はその
下桁から前記Ｄ／Ａコンバータの桁数だけこの
Ｄ／Ａコンバータに入力するべく接続し、一方前
記Ｄ／Ａコンバータの出力情報はアナログスイツ
チの第１の入力として接続され、さらにこのアナ
ログスイツチには前記Ｄ／Ａコンバータの最大出
力値に対応するアナログ値出力手段を第２の入力
として、また最小出力値に対応するアナログ値出
力手段を第３の入力として接続され、一方前記加
算器の出力情報のうち前記Ｄ／Ａコンバータに入
力しない出力値およびキヤリイン信号出力手段か
らのキヤリ信号は論理回路群に入力され、この論
理回路群は、前記キヤリ信号が“０”のときには
前記第３の入力を、また前記キヤリ信号が“１”
で、かつ前記Ｄ／Ａコンバータに入力しない前記
加算器からの信号がすべて“０”のときには前記
第２の入力を、さらに前記キヤリ信号が“１”
で、かつ前記加算器からの信号のうちいずれかが
“１”のときには前記第１の入力を、それぞれ前
記アナログスイツチが選択するよう接続され、さ
らに前記アナログスイツチの出力値がサーボアン
プの入力として接続されてなる、前記サーボ系。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5033781A JPS57164304A (en) | 1981-04-02 | 1981-04-02 | Servo system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5033781A JPS57164304A (en) | 1981-04-02 | 1981-04-02 | Servo system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57164304A JPS57164304A (en) | 1982-10-08 |
| JPH0213326B2 true JPH0213326B2 (ja) | 1990-04-04 |
Family
ID=12856099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5033781A Granted JPS57164304A (en) | 1981-04-02 | 1981-04-02 | Servo system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57164304A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176117A (ja) * | 1984-02-23 | 1985-09-10 | Fuji Kikai Seizo Kk | サ−ボモ−タの制御装置 |
-
1981
- 1981-04-02 JP JP5033781A patent/JPS57164304A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57164304A (en) | 1982-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4533903A (en) | Analog-to-digital converter | |
| US4761760A (en) | Digital adder-subtracter with tentative result correction circuit | |
| US4229800A (en) | Round off correction logic for modified Booth's algorithm | |
| JPS6132437Y2 (ja) | ||
| US4441158A (en) | Arithmetic operation circuit | |
| CA1259705A (en) | Digital-to-analog converter | |
| JPS595349A (ja) | 加算器 | |
| EP0065795B1 (en) | Digital-to-analog converter for bipolar signals | |
| JPS6188619A (ja) | Ｄ‐ａ変換器 | |
| US3816734A (en) | Apparatus and method for 2{40 s complement subtraction | |
| JPS63290413A (ja) | ディジタル信号処理回路 | |
| JPH0213326B2 (ja) | ||
| US5148161A (en) | Digital signal processor for fixed and floating point data | |
| KR960015197A (ko) | 고속 다이나믹 바이너리 인크리멘터 | |
| US3125675A (en) | jeeves | |
| US3786490A (en) | Reversible 2{40 s complement to sign-magnitude converter | |
| US2941721A (en) | Computing apparatus | |
| US5448506A (en) | Multiplication operational circuit device | |
| US3890496A (en) | Variable 8421 BCD multiplier | |
| US3125676A (en) | jeeves | |
| JP2558739B2 (ja) | 絶対値回路 | |
| US4034198A (en) | Multiple generating register | |
| JPS6336017B2 (ja) | ||
| US3221323A (en) | Digital converter | |
| US3240922A (en) | Serial digital electronic computer |