JPH02133809A - レギュレータ回路 - Google Patents
レギュレータ回路Info
- Publication number
- JPH02133809A JPH02133809A JP63288225A JP28822588A JPH02133809A JP H02133809 A JPH02133809 A JP H02133809A JP 63288225 A JP63288225 A JP 63288225A JP 28822588 A JP28822588 A JP 28822588A JP H02133809 A JPH02133809 A JP H02133809A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pnp transistor
- pnp
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920006395 saturated elastomer Polymers 0.000 abstract description 9
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮栗上■肌里立髭
本発明はレギュレータ回路に関Ｔるものであり５より特
定的にはエミッタが電源に接続されたＰＮＰトランジス
タを出力トランジスタとして用いたレギュレータ回路に
関する。
定的にはエミッタが電源に接続されたＰＮＰトランジス
タを出力トランジスタとして用いたレギュレータ回路に
関する。
丈米坐技街
簡単な安定化電源回路として例えば第３図に示すような
レギュレータ回路が用いられることが多い。この回路は
ＰＮＰ トランジスタ（Ｔｒ）を出力トランジスタとし
て有していて、そのＰＮＰ トランジスタ（Ｔ「）のコ
レクタ側から出力電圧（ｖｏ）を取り出し、ベースに制
御電圧を加えるようになっている。即ち、コレクタと接
地点との間に接続された抵抗（Ｒ１）（Ｒ１）の接続中
点に生じる電圧（ｖｌ）を電圧比較器（１０）で基準電
圧（Ｖｒｅｆ）と比較し、その比較出力をベースに加え
て前記電圧（Ｖ＋）が基準電圧（Ｖｒｅｆ）と一致する
ようにＰＮＰ トランジスタ（Ｔｒ）を制御するように
なっている。尚、ＰＮＰ トランジスタ（Ｔｒ）のエミ
ッタは電源ライン（１１）に接続される。 （１２）は
基準電圧（Ｖｒｅｆ）を供給する手段である。
レギュレータ回路が用いられることが多い。この回路は
ＰＮＰ トランジスタ（Ｔｒ）を出力トランジスタとし
て有していて、そのＰＮＰ トランジスタ（Ｔ「）のコ
レクタ側から出力電圧（ｖｏ）を取り出し、ベースに制
御電圧を加えるようになっている。即ち、コレクタと接
地点との間に接続された抵抗（Ｒ１）（Ｒ１）の接続中
点に生じる電圧（ｖｌ）を電圧比較器（１０）で基準電
圧（Ｖｒｅｆ）と比較し、その比較出力をベースに加え
て前記電圧（Ｖ＋）が基準電圧（Ｖｒｅｆ）と一致する
ようにＰＮＰ トランジスタ（Ｔｒ）を制御するように
なっている。尚、ＰＮＰ トランジスタ（Ｔｒ）のエミ
ッタは電源ライン（１１）に接続される。 （１２）は
基準電圧（Ｖｒｅｆ）を供給する手段である。
■が”° しよ゛と る晋
しかしながら、このようなレギュレータ回路は特にＩＣ
回路において電源ラインの電源電圧（Ｖｃｃ）が下がっ
たときに寄生トランジスタ効果のためにサブ電流が多く
流れて内部損失が大きくなると共に発熱を生じるという
問題を生じる。
回路において電源ラインの電源電圧（Ｖｃｃ）が下がっ
たときに寄生トランジスタ効果のためにサブ電流が多く
流れて内部損失が大きくなると共に発熱を生じるという
問題を生じる。
即ち、ＰＮＰ トランジスタはＮ型のエピタキシャル成
長層にコレクタ、エミッタの各領域をＰ型拡散して形成
するが、アイソレーション層もＰ型で形成されるためア
イソレーション層を擬僚コレクタとする寄生トランジス
タが生じうるが、この寄生トランジスタは通常は無視で
きるものの、ＰＮＰトランジスタが飽和したような場合
には、動作して多量の電流がアイソレーション層を通し
て接地点へ流れてしまうことになるのである。第３図の
回路において、ＰＮＰ トランジスタ（Ｔｒ）の飽和は
電源ライン（１１）の電源電圧（Ｖｃｃ）が下がったと
きに生じる。電源電圧（Ｖｃｃ）はトランジスタ（Ｔｒ
）の飽和電圧をＶｓａｔとしたときＶｒｅｆＸ（Ｒ＋＋
Ｒｇ）／Ｒ１＋Ｖｓａｔよりも高く選ばれており、この
状態ではＰＮＰ トランジスタ（Ｔｒ）は飽和せずに動
作しているので、上記の問題は生じないが、電源電圧（
Ｖｃｃ）が何らかの原因でＶｒｅｆＸ（Ｒｔ＋Ｒｔ）／
Ｒｚ＋Ｖｓａｔ以下になると、ＰＮＰ トランジスタ（
Ｔｒ）は飽和するので、上述の問題が生じるのである。
長層にコレクタ、エミッタの各領域をＰ型拡散して形成
するが、アイソレーション層もＰ型で形成されるためア
イソレーション層を擬僚コレクタとする寄生トランジス
タが生じうるが、この寄生トランジスタは通常は無視で
きるものの、ＰＮＰトランジスタが飽和したような場合
には、動作して多量の電流がアイソレーション層を通し
て接地点へ流れてしまうことになるのである。第３図の
回路において、ＰＮＰ トランジスタ（Ｔｒ）の飽和は
電源ライン（１１）の電源電圧（Ｖｃｃ）が下がったと
きに生じる。電源電圧（Ｖｃｃ）はトランジスタ（Ｔｒ
）の飽和電圧をＶｓａｔとしたときＶｒｅｆＸ（Ｒ＋＋
Ｒｇ）／Ｒ１＋Ｖｓａｔよりも高く選ばれており、この
状態ではＰＮＰ トランジスタ（Ｔｒ）は飽和せずに動
作しているので、上記の問題は生じないが、電源電圧（
Ｖｃｃ）が何らかの原因でＶｒｅｆＸ（Ｒｔ＋Ｒｔ）／
Ｒｚ＋Ｖｓａｔ以下になると、ＰＮＰ トランジスタ（
Ｔｒ）は飽和するので、上述の問題が生じるのである。
本発明はこのような点に鑑みなされたものであって、電
源電圧（Ｖｃｃ）の減電時にも出力トランジスタが飽和
を起さないようにした新規なレギュレータ回路を提供す
ることを目的とする。
源電圧（Ｖｃｃ）の減電時にも出力トランジスタが飽和
を起さないようにした新規なレギュレータ回路を提供す
ることを目的とする。
° を ° るための
上記の目的を達成するため本発明のレギュレータ回路は
、エミッタが電源に接続された第１のＰＮＰトランジス
タと、基準電圧を供給する手段と、前記第１のＰＮＰ
トランジスタのコレクタ側から抽出した電圧と前記基準
電圧とが一致するように前記第１のＰＮＰ トランジス
タを制御する第１電圧比較器と、エミッタが前記電源に
接続されコレクタ側から出力を攻り出すと共に前記第１
のＰＮＰトランジスタよりも容量の大きい第２のＰＮＰ
トランジスタと、該第２のＰＮＰ トランジスタの出力
側から抽出した電圧と前記第１のＰＮＰ トランジスタ
のコレクタ側から抽出した電圧とが一致するように前記
第２のＰＮＰ トランジスタを制御する第２の電圧比較
器と、から構成されている。
、エミッタが電源に接続された第１のＰＮＰトランジス
タと、基準電圧を供給する手段と、前記第１のＰＮＰ
トランジスタのコレクタ側から抽出した電圧と前記基準
電圧とが一致するように前記第１のＰＮＰ トランジス
タを制御する第１電圧比較器と、エミッタが前記電源に
接続されコレクタ側から出力を攻り出すと共に前記第１
のＰＮＰトランジスタよりも容量の大きい第２のＰＮＰ
トランジスタと、該第２のＰＮＰ トランジスタの出力
側から抽出した電圧と前記第１のＰＮＰ トランジスタ
のコレクタ側から抽出した電圧とが一致するように前記
第２のＰＮＰ トランジスタを制御する第２の電圧比較
器と、から構成されている。
在−■
このような構成によると、電源電圧の低下によって第１
のＰＮＰ トランジスタが飽和しても、出力トランジス
タとしての第２のＰＮＰ トランジスタは飽和しない、
即ち、第１のＰＮＰ トランジスタの飽和により、第１
のＰＮＰ トランジスタの出力と第２のＰＮＰ Ｉ−ラ
ンジスタの出力は第１のＰＮＰＩ−ランジスタのエミッ
タ・コレクタ間の飽和電圧をＶｓａｔ、とすると、いず
れもＶｃｃ−Ｖｓａｔ、となる。そのため、第２の電圧
比較器に与えられる第２のＰＮＰ トランジスタの出力
から抽出される電圧は低くなるが、第２の電圧比較器に
基準電圧として与えられる第１のＰＮＰ ｌ−ランジス
タの出力側から抽出された電圧も低（なっているので、
電圧比較器から住じる差電圧は大きくならず、従って第
２のＰＮＰ トランジスタを飽和に導びかない、尚、第
１のＰＮＰ トランジスタは飽和するが、これは出力ト
ランジスタではないので、能力を小さく（従って面積を
小さく）形成しておくことにより寄生トランジスタの動
作に伴なう電流損失を影響ないものとすることができる
。
のＰＮＰ トランジスタが飽和しても、出力トランジス
タとしての第２のＰＮＰ トランジスタは飽和しない、
即ち、第１のＰＮＰ トランジスタの飽和により、第１
のＰＮＰ トランジスタの出力と第２のＰＮＰ Ｉ−ラ
ンジスタの出力は第１のＰＮＰＩ−ランジスタのエミッ
タ・コレクタ間の飽和電圧をＶｓａｔ、とすると、いず
れもＶｃｃ−Ｖｓａｔ、となる。そのため、第２の電圧
比較器に与えられる第２のＰＮＰ トランジスタの出力
から抽出される電圧は低くなるが、第２の電圧比較器に
基準電圧として与えられる第１のＰＮＰ ｌ−ランジス
タの出力側から抽出された電圧も低（なっているので、
電圧比較器から住じる差電圧は大きくならず、従って第
２のＰＮＰ トランジスタを飽和に導びかない、尚、第
１のＰＮＰ トランジスタは飽和するが、これは出力ト
ランジスタではないので、能力を小さく（従って面積を
小さく）形成しておくことにより寄生トランジスタの動
作に伴なう電流損失を影響ないものとすることができる
。
実ＪＪ１
本発明を実施した第１図において、（Ｑｌ）はエミッタ
が電源ライン（１）に接続されコレクタが抵抗（１（Ｒ
ｇ）を介して接地点に接続された第１のＰＮＰトランジ
スタであって、この第１のＰＮＰ ｌ−ランジスタ（Ｑ
、）のベースには、抵抗（Ｒ＋）（Ｒｇ）の接続中点（
ａ）に生じる電圧（Ｖ、）を基準電圧供給手段（２）か
らの基準電圧（Ｖｒｅｆ）と比較することによって、そ
の差電圧に応じた制御信号を出力する第１電圧比較器（
３）の出力端が接続されている。従って、第１のＰＮＰ
トランジスタ（Ｑｌ）は電圧（Ｖ、）と基準電圧（Ｖ
ｒｅｆ）とが一致するように制御されることになる。
が電源ライン（１）に接続されコレクタが抵抗（１（Ｒ
ｇ）を介して接地点に接続された第１のＰＮＰトランジ
スタであって、この第１のＰＮＰ ｌ−ランジスタ（Ｑ
、）のベースには、抵抗（Ｒ＋）（Ｒｇ）の接続中点（
ａ）に生じる電圧（Ｖ、）を基準電圧供給手段（２）か
らの基準電圧（Ｖｒｅｆ）と比較することによって、そ
の差電圧に応じた制御信号を出力する第１電圧比較器（
３）の出力端が接続されている。従って、第１のＰＮＰ
トランジスタ（Ｑｌ）は電圧（Ｖ、）と基準電圧（Ｖ
ｒｅｆ）とが一致するように制御されることになる。
次に、（Ｑ３）は同じように電源ライン（１）にエミッ
タが接続され、コレクタが抵抗（Ｒ１） （Ｒｇ）を介
して接地点に接続された第２のＰＮＰ トランジスタで
あって、そのベースには第２電圧比較器（４）の出力端
が接続されている。この第２電圧比較器（４）は抵抗（
Ｒ１）（Ｒ２）の接続中点（ｂ）に生じる電圧（Ｖりと
前記第１のＰＮＰ トランジスタ（Ｑｌ）のコレクタ側
の（ａ）点に生じる電圧（Ｖ、）とを比較し、その差電
圧に応じた制御信号を発生する。第２のＰＮＰトランジ
スタ（口りは（ｂ）点の電圧（ｖ２）が（ａ）点の電圧
（ｖｌ）、従って基準電圧（Ｖｒｅｆ）と等しくなるよ
うに制御されることになる。
タが接続され、コレクタが抵抗（Ｒ１） （Ｒｇ）を介
して接地点に接続された第２のＰＮＰ トランジスタで
あって、そのベースには第２電圧比較器（４）の出力端
が接続されている。この第２電圧比較器（４）は抵抗（
Ｒ１）（Ｒ２）の接続中点（ｂ）に生じる電圧（Ｖりと
前記第１のＰＮＰ トランジスタ（Ｑｌ）のコレクタ側
の（ａ）点に生じる電圧（Ｖ、）とを比較し、その差電
圧に応じた制御信号を発生する。第２のＰＮＰトランジ
スタ（口りは（ｂ）点の電圧（ｖ２）が（ａ）点の電圧
（ｖｌ）、従って基準電圧（Ｖｒｅｆ）と等しくなるよ
うに制御されることになる。
第２のＰＮＰ トランジスタ（Ｑ２）は出力トランジス
タとして機能する必要性から、そのドライブ容Ｎ（ドラ
イブ能力）は大きく選ばれるが、第１のＰＮＰ トラン
ジスタ（Ｑｌ）は小容量のものでよい。
タとして機能する必要性から、そのドライブ容Ｎ（ドラ
イブ能力）は大きく選ばれるが、第１のＰＮＰ トラン
ジスタ（Ｑｌ）は小容量のものでよい。
ＩＣで形成する場合、この容量の大小は、それらのトラ
ンジスタが占める面積の大小で決めることができる。
ンジスタが占める面積の大小で決めることができる。
第１図において、第１のＰＮＰ トランジスタ（ＱＩ）
のコレクタの点（Ａ）の電圧をｖＡとし、第２のＰＮＰ
トランジスタ（Ｑ８）の出力電圧をｖｏとすると、Ｒ。
のコレクタの点（Ａ）の電圧をｖＡとし、第２のＰＮＰ
トランジスタ（Ｑ８）の出力電圧をｖｏとすると、Ｒ。
でＶ、とｖＡは等しい、今、電源電圧（Ｖｃｃ）が下が
って第１のＰＮＰ トランジスタ（Ｑ、）が飽和した場
合、第１のＰＮＰ トランジスタ（Ｑ Ｉ）のエミッタ
・コレクタ間の飽和電圧をＶｓａｔ、とすると、ＶＡ
＝ Ｖｃｃ−Ｖｓａｔ、となる、よって、Ｖｏ＝Ｖｃｃ
−Ｖｓａｔ、となる。このとき、第１のＰＮＰ トラン
ジスタ（Ｑｌ）に流れる電流をＩｌ＋第２のＰＮＰ ト
ランジスタ（Ｑ、）に流れる最大電流を■２とすると、
■１と１２の比によりトランジスタ（０，）と（Ｑ８）
の能力比（面積比）を決めることにより、トランジスタ
（Ｑｚ）のエミッタ・コレクタ間飽和電圧をＶｓａｔｔ
とすると、Ｖｓａ ｔ１≧νｓａｔ、に容易にできる
。従って、第２のＰＮＰトランジスタ（Ｑ２）は飽和し
ない。ここで、第１のＰＮＰ トランジスタ（Ｑｌ）は
先にも述べたようにドライブ能力を小さく （従って小
面積に）形成しておけば飽和しても寄生トランジスタに
よる寄生電流は少なく、不所望な影響は生じない。本実
施例をＩＣで構成した場合、抵抗（Ｒ８）と（Ｒｇ）の
比、及びトランジスタ（Ｑ、）と（０，）の能力比（面
積比）が容易にとれ、バラツキが少なくなる。
って第１のＰＮＰ トランジスタ（Ｑ、）が飽和した場
合、第１のＰＮＰ トランジスタ（Ｑ Ｉ）のエミッタ
・コレクタ間の飽和電圧をＶｓａｔ、とすると、ＶＡ
＝ Ｖｃｃ−Ｖｓａｔ、となる、よって、Ｖｏ＝Ｖｃｃ
−Ｖｓａｔ、となる。このとき、第１のＰＮＰ トラン
ジスタ（Ｑｌ）に流れる電流をＩｌ＋第２のＰＮＰ ト
ランジスタ（Ｑ、）に流れる最大電流を■２とすると、
■１と１２の比によりトランジスタ（０，）と（Ｑ８）
の能力比（面積比）を決めることにより、トランジスタ
（Ｑｚ）のエミッタ・コレクタ間飽和電圧をＶｓａｔｔ
とすると、Ｖｓａ ｔ１≧νｓａｔ、に容易にできる
。従って、第２のＰＮＰトランジスタ（Ｑ２）は飽和し
ない。ここで、第１のＰＮＰ トランジスタ（Ｑｌ）は
先にも述べたようにドライブ能力を小さく （従って小
面積に）形成しておけば飽和しても寄生トランジスタに
よる寄生電流は少なく、不所望な影響は生じない。本実
施例をＩＣで構成した場合、抵抗（Ｒ８）と（Ｒｇ）の
比、及びトランジスタ（Ｑ、）と（０，）の能力比（面
積比）が容易にとれ、バラツキが少なくなる。
次に第２図に示す他の実施例は基本的には第１図の実施
例と同一であるが、出力電圧（ｖｏ）に等しい電圧（Ｖ
Ａ）を生じる（Ａ）点と第１のＰＮＰ トランジスタ（
Ｑ、）のコレクタとの間に抵抗（Ｒｏ）を挿入している
点が異なる。そのため第１のＰＮＰ トランジスタ（Ｑ
、）のコレクタ電位は第２のＰＮＰ トランジスタ（口
、）のコレクタ電位より高くなる。このように、抵抗（
Ｒｏ）を追加接続した構成は第１のＰＮＰトランジスタ
（Ｑ、）の飽和時のエミッタ・コレクタ間抵抗を見掛上
大きくしたことと等価になり、そのため見掛上の飽和電
圧が大きくなり、より第２のＰＮＰ トランジスタ（Ｑ
２）が飽和しにくくなる。
例と同一であるが、出力電圧（ｖｏ）に等しい電圧（Ｖ
Ａ）を生じる（Ａ）点と第１のＰＮＰ トランジスタ（
Ｑ、）のコレクタとの間に抵抗（Ｒｏ）を挿入している
点が異なる。そのため第１のＰＮＰ トランジスタ（Ｑ
、）のコレクタ電位は第２のＰＮＰ トランジスタ（口
、）のコレクタ電位より高くなる。このように、抵抗（
Ｒｏ）を追加接続した構成は第１のＰＮＰトランジスタ
（Ｑ、）の飽和時のエミッタ・コレクタ間抵抗を見掛上
大きくしたことと等価になり、そのため見掛上の飽和電
圧が大きくなり、より第２のＰＮＰ トランジスタ（Ｑ
２）が飽和しにくくなる。
発里■四米
以上の通り本発明によれば、出力トランジスタを構成す
る第２のＰＮＰ トランジスタは電源電圧の低下時に飽
和しないため、特にＩＣ等において該第２のＰＮＰ ト
ランジスタでの寄生電流の如き無効電流の発生が抑えら
れ、内部損失が少ない効率的なレギュレータ回路となり
、その効果は大である。また、前段を構成する第１のＰ
ＮＰ トランジスタは第２電圧比較器のための基準電圧
を与えるだけの小さなドライブ能力を有するだけで済む
ので、簡単に構成できると共に該第１のＰＮＰ トラン
ジスタが電源電圧の低下時に飽和しても無効電流は少な
く、殆ど影響を与えない。
る第２のＰＮＰ トランジスタは電源電圧の低下時に飽
和しないため、特にＩＣ等において該第２のＰＮＰ ト
ランジスタでの寄生電流の如き無効電流の発生が抑えら
れ、内部損失が少ない効率的なレギュレータ回路となり
、その効果は大である。また、前段を構成する第１のＰ
ＮＰ トランジスタは第２電圧比較器のための基準電圧
を与えるだけの小さなドライブ能力を有するだけで済む
ので、簡単に構成できると共に該第１のＰＮＰ トラン
ジスタが電源電圧の低下時に飽和しても無効電流は少な
く、殆ど影響を与えない。
第１図は本発明を実施したレギュレータ回路の回路図で
あり、第２図は同じく他の実施例の回路図である。第３
図は従来例の回路図である。 （１）・・・電源ライン、（２）・・・基準電圧供給手
段（３） −一一第１電圧比較器、 （４） −第２電
圧比較器。 （Ｑｌ）・・・第１のＰＮＰ トランジスタ。 （Ｑｔ）−・・第２のＰＮＰ トランジスタ。 （Ｖｒｅｆ）・−・基準電圧。 （Ｒｏ）−・−抵抗（インピーダンス手段）。
あり、第２図は同じく他の実施例の回路図である。第３
図は従来例の回路図である。 （１）・・・電源ライン、（２）・・・基準電圧供給手
段（３） −一一第１電圧比較器、 （４） −第２電
圧比較器。 （Ｑｌ）・・・第１のＰＮＰ トランジスタ。 （Ｑｔ）−・・第２のＰＮＰ トランジスタ。 （Ｖｒｅｆ）・−・基準電圧。 （Ｒｏ）−・−抵抗（インピーダンス手段）。
Claims (1)
- （１）エミッタが電源に接続された第１のＰＮＰトラン
ジスタと、基準電圧を供給する手段と、前記第１のＰＮ
Ｐトランジスタのコレクタ側から抽出した電圧と前記基
準電圧とが一致するように前記第１のＰＮＰトランジス
タを制御する第１電圧比較器と、エミッタが前記電源に
接続されコレクタ側から出力を取り出すと共に前記第１
のＰＮＰトランジスタよりも容量の大きい第２のＰＮＰ
トランジスタと、該第２のＰＮＰトランジスタの出力側
から抽出した電圧と前記第１のＰＮＰトランジスタのコ
レクタ側から抽出した電圧とが一致するように前記第２
のＰＮＰトランジスタを制御する第２の電圧比較器と、
から成るレギュレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288225A JP2535604B2 (ja) | 1988-11-14 | 1988-11-14 | レギュレ―タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288225A JP2535604B2 (ja) | 1988-11-14 | 1988-11-14 | レギュレ―タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02133809A true JPH02133809A (ja) | 1990-05-23 |
| JP2535604B2 JP2535604B2 (ja) | 1996-09-18 |
Family
ID=17727449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63288225A Expired - Fee Related JP2535604B2 (ja) | 1988-11-14 | 1988-11-14 | レギュレ―タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535604B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329555A (en) * | 1976-09-01 | 1978-03-18 | Nippon Gakki Seizo Kk | Stabilized power source unit |
| JPS5593011U (ja) * | 1978-12-20 | 1980-06-27 |
-
1988
- 1988-11-14 JP JP63288225A patent/JP2535604B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329555A (en) * | 1976-09-01 | 1978-03-18 | Nippon Gakki Seizo Kk | Stabilized power source unit |
| JPS5593011U (ja) * | 1978-12-20 | 1980-06-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2535604B2 (ja) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0524154A2 (en) | A voltage regulating integrated circuit having high stability and low power consumption features | |
| US4578633A (en) | Constant current source circuit | |
| US4634897A (en) | Comparator having a hysteresis characteristic | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| US4644257A (en) | Band gap circuit | |
| US4831323A (en) | Voltage limiting circuit | |
| US4074181A (en) | Voltage regulators of a type using a common-base transistor amplifier in the collector-to-base feedback of the regulator transistor | |
| JPS6091425A (ja) | 定電圧電源回路 | |
| US4103220A (en) | Low dissipation voltage regulator | |
| US6628120B1 (en) | Voltage measuring circuit and voltage supply circuit of an integrated fuel cell system | |
| US5994962A (en) | Differential amplifier device | |
| JPH02133809A (ja) | レギュレータ回路 | |
| JP2020180932A (ja) | 電圧検出回路 | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US6559706B2 (en) | Mixer circuitry | |
| JPH0413692Y2 (ja) | ||
| JP2650390B2 (ja) | 比較装置 | |
| JP2569652B2 (ja) | 電源回路 | |
| JP2003150256A (ja) | 定電圧回路 | |
| US4472646A (en) | Semiconductor flip-flop consuming low power | |
| KR920002976Y1 (ko) | 전류 안정화 장치 | |
| JP3310033B2 (ja) | 定電圧回路 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JPH0612499B2 (ja) | 電圧リミット付定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |