JPH0213460B2

JPH0213460B2 -

Info

Publication number: JPH0213460B2
Application number: JP55060246A
Authority: JP
Inventors: Shigeo Shibata; Hirohiko Hasegawa
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1980-05-06
Filing date: 1980-05-06
Publication date: 1990-04-04
Also published as: JPS56157042A

Description

【発明の詳細な説明】本発明は、バイポーラトランジスタ、MIS電界
効果トランジスタなどの半導体装置の製法に関
し、とくに、半導体基板内にその主面側から素子
形成領域が分離画成して形成され、その素子形成
領域に主面側から所定の導電型を有する半導体領
域が形成され、また、上記半導体基板の主面上に
上記半導体領域に連結している電極乃至配線層と
しての導電性層が延長している構成を有する半導
体装置を本発明の対象とし、その半導体装置を、
上記半導体領域と上記導電性層とを、相互に自己
整合的に、上記半導体領域につき上記素子形成領
域内に確実に位置決めし、上記導電性層につきそ
の外表面に絶縁層を形成して、容易に形成するこ
とができ、よつて、半導体装置を、小さな面積を
有する半導体基板を用いて、容易に製造すること
ができるとともに、それに伴い性能の優れた半導
体装置を、容易に製造することができる、新規な
半導体装置の製法を提案せんとするものである。

以下、図面を伴つて本発明による半導体装置の
製法を述べよう。

第１図Ａ〜Ｖは、本発明による半導体装置の製
法の第１の実施例を示し、次に述べる順次の工程
を有する。

すなわち、予め得られている。第１図Ａに示す
ようなＰ型のシリコンでなる半導体ウエフア１１
内に、それ自体は公知の例えばＮ型不純物の拡散
法によつて、その主面１２側から、第１図Ｂに示
すように、N⁺型の半導体領域１３を形成し、次
で、半導体ウエフア１１の主面１２上に、それ自
体は公知の例えばエピタキシヤル成長法によつ
て、第１図Ｃに示すように、Ｎ型のシリコンでな
る半導体層１４を形成し、よつて、N⁺型の半導
体領域１３を形成しているＰ型の半導体ウエフア
１１の主面１２上にＮ型の半導体層１４を形成し
ている構成を有する半導体基板１５を得る。

次に、このようにして得られる半導体基板１５
の半導体ウエフア１１側とは反対側の主面１６上
の半導体領域１３に対向する領域に、それ自体は
公知の方法によつて、第１図Ｄに示すように、例
えば窒化シリコン膜でなる耐酸化性エツチング用
マスク１７及び１８を形成し、次で、その耐酸化
性エツチング用マスク１７及び１８をマスクとし
た、半導体層１４に対するエツチング処理によつ
て、第１図Ｅに示すように、半導体層１４のマス
ク１７及び１８下以外の領域に、主面１６側から
延長している溝１９を形成し、次で、半導体層１
４の溝１９を形成している領域内に、主面１６側
から、その主面１６側からみて、半導体領域１３
を取囲むように、Ｐ型を与える例えばボロンでな
る不純物をイオン打込により導入し、次で、マス
ク１７及び１８をマスクとした、半導体層１４に
対する熱酸化処理を行うことによつて、第１図Ｆ
に示すように、半導体層１４のマスク１７及び１
８下以外の領域におけるマスク１７及び１８間の
領域及びそれ以外の領域に、主面１６側から半導
体ウエフア１１側に延長し且つ互に連接している
絶縁領域２０及び２１（半導体層１４がシリコン
でなる場合、二酸化シリコンでなる）を形成する
とともに、絶縁領域２１下の領域に、その絶縁領
域２１側から半導体ウエフア１１に達する深さ
に、主面１６側からみて、半導体領域１３を取囲
むように延長しているＰ型の半導体領域２２を形
成し、よつて、半導体基板１５の半導体層１４か
ら、絶縁領域２１及び半導体領域２２によつて分
離画成されている、素子形成領域２３を形成す
る。

次に、第１図Ｇに示すように、マスク１７及び
１８を、半導体層１４従つて素子形成領域２３上
から除去し、次に、第１図Ｈに示すように、絶縁
領域２０及び２１上、及び素子形成領域２３上に
延長するが、素子形成領域２３の絶縁領域２０を
挟む部の一方の全てを外部に臨ませる窓２４を有
し且つ例えばアルミニユウムでなるイオン打込用
マスク２５を、それ自体は公知の方法によつて形
成し、次で、マスクを２５をマスクとした、素子
形成領域２３に対する、Ｎ型を与える例えば燐で
なる不純物のイオン打込処理を行い、次で、熱処
理（その温度は、素子形成領域がシリコンでな
り、不純物イオンが燐イオンである場合、1100〜
1150℃）を行い、よつて、第１図Ｉに示すよう
に、素子形成領域２３の、マスク２５の窓２４に
臨んでいる部を、この場合の熱処理、及び上述し
た半導体層１４、絶縁領域２０及び２１を形成す
る工程などにおける熱処理によつて、素子形成領
域２３内に、半導体領域１３側からそれに含まれ
ているＮ型不純物が拡散して形成されたN⁺型の
半導体領域２６と連接しているN⁺型の半導体領
域２７にする。

次に、第１図Ｊに示すように、マスク２５を除
去して後、主面１６側からのＰ型を与える例えば
ボロンでなる不純物のイオン打込処理を行い、次
で、熱処理を行うことによつて、第１図Ｋに示す
ように、素子形成領域２３の半導体領域２６を形
成していない側の部内に、主面１６側から半導体
領域２６に向つて延長しているＰ型の半導体領域
２８を形成する。なお、この場合、半導体領域２
７内にも、主面１６側からＰ型不純物イオンが導
入されるが、半導体領域２７がN⁺型であるので、
この半導体領域２７内には、Ｐ型半導体領域は形
成されない。

次に、半導体領域２７及び２８に対する熱酸化
処理（半導体領域２７及び２８がシリコンでなる
場合、900〜1100℃の乾燥酸素雰囲気中での熱処
理）によつて、第１図Ｌに示すように、半導体領
域２７及び２８の主面１６側の表面に、それらの
材料の酸化物（半導体領域２７及び２８がシリコ
ンでなる場合、二酸化シリコン）でなり、且つ絶
縁領域２０及び２１に連接している薄い絶縁膜２
９及び３０を形成し、次で、第１図Ｍに示すよう
に、絶縁領域２０及び２１、及び絶縁膜２９及び
３０上に連続延長している例えば窒化シリコンで
なる耐酸化性層３１を、それ自体は公知の方法に
よつて形成する。

次に上述したようにして形成された耐酸化性層
３１上に、第１図Ｎに示すように、半導体領域２
８のそれを隣る絶縁領域２１側、及び絶縁領域２
１のそれと隣る半導体領域２８側に対向している
領域に窓３２を有し且つ例えばフオトレジストで
なるエツチング用マスク３３を形成し、次で、こ
のエツチング用マスク３３をマスクとした、耐酸
化性層３１に対する例えばCF₄系のガスプラズマ
を用いたエツチング処理、続く、絶縁領域２１及
び絶縁膜３０に対する、例えばバツフアード液
（HF：NH₄F：H₂O＝１：3.5：6.5）を用いたエ
ツチング処理を行うことによつて、第１図Ｏに示
すように、耐酸化性層３１によるエツチング用マ
スク３３の窓３２下に、窓３４を有する耐酸化性
マスク３５を形成し、また、絶縁膜３０に、マス
ク３５の窓３４及びエツチング用マスク３３の窓
３２を通じて、半導体領域２８を外部に臨ませる
窓３６を形成するとともに、絶縁領域２１にマス
ク３５及び３３の窓３４及び３２を通じて、外部
に臨む溝３７を形成する。

次に、第１図Ｐに示すように、エツチング用マ
スク３３上に延長しているＰ型不純物を含み且つ
酸化され得るとともに例えば多結晶シリコンでな
る導電性層３８と、半導体領域２８の絶縁膜３０
の窓３６、耐酸化性マスク３５の窓３４及びエツ
チング用マスク３３の窓３２を通じて外部に臨む
領域、及び絶縁領域２１のマスク３５の窓３４及
びマスク３３の窓３２を通じて外部に臨む領域上
に連続延長している、導電性層３８と同じ導電性
層３９とを、それ自体は公知の例えばスパツタリ
ング、蒸着などの低温薄膜形成法によつて、エツ
チング用マスク３３を損傷せしめることなしに形
成する。

次に、エツチング用マスク３３を、その溶去液
（マスク３３がフオトレジストでなる場合、フオ
トレジスト剥離液）を用いて、耐酸化性マスク３
５上から除去することによつて、第１図Ｑに示す
ように、導電性層３９は残すが、導電性層３８を
除去する。

次に、導電性層３９に対する熱酸化処理（例え
ば900〜1100℃の常圧水蒸気中での熱処理）を行
うことによつて、第１図Ｒに示すように、導電性
層３９の側面を含む外表面上に、その導電性層３
９の材料の酸化物（導電性層３９が多結晶シリコ
ンでなる場合、二酸化シリコン）でなる絶縁層４
０を、絶縁膜２９及び３０に比し厚い厚さに形成
するとともに、半導体領域２８の導電性層３９下
の領域に、その導電性層３９からのそれに含まれ
ているＰ型不純物の導入によつて形成されたP⁺
型の半導体領域４１を形成する。

次に、耐酸化性マスク３５に対する、例えば
CF₄系のガスプラズマを用いたエツチング処理、
続く絶縁膜２９及び３０に対する、例えばバツフ
アード液を用いたエツチング処理によつて、第１
図Ｓに示すように、耐酸化性マスク３５及び絶縁
膜２９及び３０を除去し、半導体領域２７及び２
８、及び絶縁領域２０及び２１を外部に露呈させ
る。この場合、導電性層３９の外表面上の絶縁層
４０が、絶縁膜２９及び３０と同時にエツチング
されるが、その厚さが、絶縁膜２９及び３０より
厚いため、絶縁層４０を導電性層３９の外表面上
に残し得る。

次に、Ｎ型を与える例えば燐でなる不純物を含
み且つ例えば多結晶シリコンでなる導電性層を、
例えば気相成長法によつて、半導体領域２７及び
２８、絶縁領域２０及び２１、及び絶縁層４０上
に連結延長して形成し、次で、その導電性層に対
する選択的エツチング処理を行い、次で、熱処理
（導電性層が多結晶シリコンでなり、また、それ
に含まれる不純物が燐でなる場合、800〜1000℃
の温度による）を行うことによつて、第１図Ｔに
示すように、半導体領域２８内に、導電性層側か
らそれに含まれているＮ型不純物の導入によつて
形成されたＮ型の半導体領域４２を形成する。次
に、上述した導電性層から、半導体領域４２上に
付され且つ絶縁領域２０及び２１及び絶縁層４０
の半導体領域４２の周り上に延長している導電性
層４３、及び半導体領域２７上に付され且つ絶縁
領域２０及び２１の半導体領域２７の周り上に延
長している導電性層４３と同じ導電性層４４を形
成する。

次に、第１図Ｕに示すように、絶縁領域２０及
び２１、絶縁層４０及び導電性層４３及び４４上
に連続して延長し且つ導電性層４３及び４４を外
部に臨ませる窓４５及び４６を有するとともに、
導電性層３９に対向する位置に窓４７を有する絶
縁層４８を、それ自体は公知の手法によつて形成
し、また、絶縁層４０の絶縁層４８の窓４７下
に、導電性層３９を外部に臨ませる窓４９を形成
する。

次に、第１図Ｖに示すように、絶縁層４８の窓
４５及び４６を通じてそれぞれ導電性層４３及び
４４に連結し且つ絶縁層４８上に延長している導
電性層５０及び５１と、絶縁層４８及び４０の窓
４７及び４９を通じて導電性層３９に連結し且つ
絶縁層４８上に延長している導電性層５２とを、
それ自体は公知の手法によつて形成する。

以上で、本発明による半導体装置の製法の第１
の実施例が明らかとなつた。

この第１の実施例によつて得られる第１図Ｖに
示す半導体装置は、半導体基板１５内にその主面
側から形成された絶縁領域２１によつて分離画成
された素子形成領域２３内に、その素子形成領域
２３における半導体領域２６及び２８によつて挟
まれた領域をコレクタ領域とし、半導体領域１３
及び２６をコレクタ補償兼引出用領域とし、半導
体領域２７をコレクタ引出用領域とし、導電性層
４４をコレクタ電極とし、導電性層５１とコレク
タ配線とし、半導体領域２８をベース領域とし、
半導体領域４１をベース引出用領域とし、導電性
層３９をベース電極とし、導電性層５２をベース
配線とし、半導体領域４２をエミツタ領域とし、
導電性層４３をエミツタ電極とし、導電性層５０
をエミツタ配線としているNPN型のバイポーラ
トランジスタを構成している。

従つて、第１図に示す本発明による半導体装置
の製法の第１の実施例は、NPN型のバイポーラ
トランジスタの製法の実施例ということができ
る。

このような本発明による半導体装置の製法の第
１の実施例によれば、半導体基板１５内に、その
主面１６側から素子形成領域２３を分離画成する
ように、絶縁領域２１を形成する工程（第１図
Ｇ）と、半導体基板１５の主面１６上に、耐酸化
性層３１を形成する工程（第１図Ｍ）と、耐酸化
性層３１上に、少なくとも上記素子形成領域２３
に対向している位置に窓３２を穿設しているエツ
チング用マスク３３を形成する工程（第１図Ｎ）
と、エツチング用マスク３３をマスクとして、耐
酸化性層３１に対するエツチング処理によつて、
素子形成領域２３をエツチング用マスク３３の窓
３２を通じて外部に臨ませる窓３４を有する耐酸
化性マスク３５を形成する工程（第１図Ｏ）と、
素子形成領域２３のうち、エツチング用マスク３
３の窓３２及び耐酸化性マスク３５の窓３４を通
じて外部に臨む領域上から、エツチング用マスク
３３上に延長し、所定の導電型を与える不純物を
含んでいるとともに酸化されうる導電性層３８及
び３９を形成する工程（第１図Ｐ）と、エツチン
グ用マスク３３の除去によつて、エツチング用マ
スク３３の上に延長している導電性層３８を除去
する工程（第１図Ｑ）と、素子形成領域２３のう
ち外部に臨む領域上に残された導電性層３９に対
する熱酸化処理によつて、導電性層３９の外表面
に、絶縁層４０を形成するとともに、素子形成領
域２３の導電性層３９下の領域に、導電性層３９
からのそれに含まれている不純物の導入によつて
第１の半導体領域４１を形成する工程（第１図
Ｒ）と、耐酸化性マスク３５の除去によつて、素
子形成領域２３のうち、エツチング用マスク３３
の窓３２及び耐酸化性マスク３５の窓３４を通じ
て外部に臨む領域を外部に露呈させる工程（第１
図Ｓ）と、外部に露呈された領域から所定の導電
型と反対の導電型を与える不純物を、素子形成領
域２３へ導入することによつて第２の半導体領域
４２を形成する工程（第１図Ｔ）とを有して、目
的の半導体装置（この場合、バイポーラトランジ
スタ）を製造している。

このため、素子形成領域２３に形成している半
導体領域４１（この場合、ベース引出用領域とし
ての）と、それに連結している導電性層３９（こ
の場合、ベース電極としての）とを、相互に自己
整合的に、半導体領域４１につきそれを絶縁領域
２１によつて分離画成されている素子形成領域２
３内に確実に位置決めして、また、導電性層３９
につきそれが外表面に絶縁層４０を形成して、容
易に形成することができる。

よつて、目的の半導体装置を、小さな面積を有
する半導体基板１５を用いて、容易に、製造する
ことができるとともに、それに伴い性能の優れた
半導体装置を、容易に製造することができる。

また、第１図に示す本発明による半導体装置の
製法の第１の実施例の場合、エツチング用マスク
３３によるマスクを用いるのみで、ベース引出用
領域としての半導体領域４１、それにベース電極
としての導電性層３９を連結するための窓、ベー
ス電極としての導電性層３９、エミツタ領域とし
ての半導体領域４２、それにエミツタ電極として
の導電性層４３を連結するための窓、エミツタ電
極としての導電性層４３、ベース電極及びエミツ
タ電極としての導電性層３９及び４３間、及びそ
れらをそれぞれベース引出用領域及びエミツタ領
域としての半導体領域４１及び４２に連結するた
めの窓間を隔てる絶縁膜４０を、自己整合的に、
正確に位置決めして、形成することができる。

また、ベース電極及びエミツタ電極としての導
電性層３９及び４３をそれぞれベース引出用領域
及びエミツタ領域としての半導体領域４１及び４
２に連結するための窓間の間隔を、ベース電極と
しての導電性層３９の表面に熱酸化によつて形成
される絶縁層４０によつて決められる微小間隔に
することができる。

さらに、このために、ベース引出用領域として
の半導体領域４１及びエミツタ領域としての半導
体領域４２を、図示のように連接している態様に
近接せしめ得る。

よつて、目的のバイポーラトランジスタを、小
なる面積に且つ高精度に、半導体基板１５上に容
易に構成することができる。

また、上述した理由で、ベース領域としての半
導体領域２８の面積を小とし得るので、コレクタ
ーベース間のPN接合容量を減少させることがで
きる。

さらに、ベース引出用領域としての半導体領域
４１、及びエミツタ領域としての半導体領域４２
を、上述したように近接させることができるの
で、ベース抵抗を十分低くすることができ、よつ
て、高速動作するバイポーラトランジスタを、容
易に製造することができる。

次に、第２図Ａ〜Ｉを伴つて本発明による半導
体装置の製法の第２の実施例を述べよう。

本例において、第１図との対応部分には同一符
号を付して詳細説明は省略する。

第２図に示す本発明による半導体装置の製法
は、以下述べる順次の工程を有する。

すなわち、第２図Ａに示すように、第１図Ａ〜
Ｆで上述したと同様の工程を経て、第１図Ｆで上
述したと同様に、絶縁領域２０及び２１を形成す
るとともにＰ型半導体領域２２を形成する。

次に、第２図Ｂに示すように、マスク１７及び
１８を除去することなしに、素子形成領域２３の
マスク１７下の領域に、第１図Ｉで上述したと同
様のN⁺型の半導体領域２７を、Ｎ型不純物イオ
ンの打込処理、続く熱処理によつて形成し、次
で、第２図Ｃに示すように、素子形成領域２３の
マスク１８下の領域に、第１図Ｋで上述したと同
様のＰ型の半導体領域２８を、Ｐ型不純物のイオ
ン打込処理、続く熱処理によつて形成する。な
お、以上までの工程によつて、素子形成領域２３
内に、第１図Ｉで上述したと同様のN⁺型の半導
体領域２６が形成されている。次に、第２図Ｄに
示すように、第１図Ｎで上述したと同様の窓３２
を有するエツチング用マスク３３を、絶縁領域２
０及び２１及びマスク１７及び１８上に延長させ
て形成する。

次に、第２図Ｅに示すように、マスク３３をマ
スクとした、マスク１８に対するエツチング処理
により、マスク１８から、第１図Ｏで上述したと
同様の窓３４を有する耐酸化性マスク３５を形成
する。

次に、第２図Ｆに示すように、マスク３３上に
延長している第１図Ｐで上述したと同様の導電性
層３８と、半導体領域２８及び絶縁領域２１のマ
スク３３及び３５の窓３２及び３４に臨む領域上
に延長している第１図Ｐで上述したと同様の導電
性層３９とを形成する。

次に、第１図Ｑで上述したと同様に、マスク３
３を除去することによつて、第２図Ｇに示すよう
に、導電性層３９を残すが、導電性層３８を除去
する。

次に、第１図Ｒで上述したと同等の導電性層３
９に対する熱酸化処理によつて、第２図Ｈに示す
ように、第１図Ｒで上述したと同様の導電性層３
９の外表面上の絶縁層４０を形成するとともに、
半導体領域２８内のP⁺型の半導体領域４１を形
成する。

次に、第１図Ｓで上述したと同様に、マスク３
５をマスク１７とともに除去し、よつて、第２図
Ｉに示すように、第１図Ｓで上述したと同様の構
成を得る。

次に、図示説明は省略するが、第１図Ｔで上述
したと同様の導電性層４３及び４４を形成し、次
に、第１図Ｕで上述したと同様の窓４５，４６及
び４７を有する絶縁層４８及び絶縁層４０の窓４
９を形成し、次に、第１図Ｖで上述したと同様の
導電性層５０，５１及び５２を形成する。

以上で、本発明による半導体装置の第２の実施
例が明らかとなつた。

このような第２の実施例によつて製造される半
導体装置は、それが、第１図Ｖで上述したと同様
の構成を有するので、NPN型のバイポーラトラ
ンジスタを構成していることは明らかである。

従つて、第２図に示す本発明による半導体装置
の製法の第２の実施例もまた、NPN型のバイポ
ーラトランジスタの製法の実施例ということがで
きる。

また、第２図に示す本発明による半導体装置の
製法の第２の実施例によれば、それが、第１図を
伴つて前述した本発明による半導体装置の製法の
第１の実施例に準じた工程をとつていることが明
らかであるので、詳細説明は省略するが、本発明
による半導体装置の製法の第１の実施例の場合と
同様の優れた特徴を有する。

次に、第３図Ａ〜Ｎを伴つて、本発明による半
導体装置の製法の第３の実施例を述べよう。

第３図に示す本発明による半導体装置の製法
は、次に述べる順次の工程を有する。

すなわち、予め得られている第３図Ａに示すよ
うなＮ型のシリコンでなる半導体基板６１の主面
６２上に、第３図Ｂに示すように、例えば窒化シ
リコンでなる耐酸化性エツチング用マスク６３を
形成し、次で、そのマスク６３をマスクとした、
半導体基板６１に対するエツチング処理によつ
て、第３図Ｃに示すように、半導体基板６１のマ
スク６３下以外の領域に溝６４を形成し、次で、
マスク６３をマスクとした、半導体基板６１に対
する熱酸化処理によつて、第３図Ｄに示すよう
に、半導体基板６１による素子形成領域６５を分
離画成するように、絶縁領域６６を形成する。

次に、第３図Ｅに示すように、マスク６３を除
去して後、素子形成領域６５に対する熱酸化処理
によつて、第３図Ｆに示すように、素子形成領域
６５の表面に、その酸化物でなり且つ絶縁領域６
６に連接している薄い絶縁層６７を形成し、次
で、第３図Ｇに示すように、絶縁領域６６及び絶
縁層６７上に連続延長し且つ例えば窒化シリコン
でなる耐酸化性層６８を形成する。

次に、このようにして形成された耐酸化性層６
８上に、第３図Ｈに示すように、素子形成領域６
５のそれと隣る絶縁領域６６の相対向する側、及
び絶縁領域６６のそれと隣る素子形成領域６５の
相対向する側にそれぞれ窓６９及び７０を有する
エツチング用マスク７１を形成し、次で、このマ
スク７１をマスクとした、耐酸化性層６８に対す
るエツチング処理、続く絶縁層６７に対するエツ
チング処理によつて、第３図Ｉに示すように、耐
酸化性層６８から、マスク７１の窓６９及び７０
下にそれぞれ窓７２及び７３を有する耐酸化性マ
スク７４を形成し、また、絶縁層６７に、マスク
７４の窓７２及び７３を通じて素子形成領域６５
を外部に臨ませる窓９４及び９５を形成するとと
もに絶縁領域６６に、マスク７４の窓７２及び７
３を通じて外部に臨む溝は７６及び７７を形成す
る。

次に、第３図Ｊに示すように、マスク７１上に
延長しているＰ型不純物を含み且つ酸化され得る
とともに例えば多結晶シリコンでなる導電性層７
８と、素子形成領域６５及び絶縁領域６６の窓９
４，７２及び６９を通じて外部に臨む領域上に延
長している導電性層７８と同じ導電性層７９と、
素子形成領域６５及び絶縁領域６６の窓９５，７
３及び７０を通じて外部に臨む領域上に延長して
いる導電性層７８及び７９と同じ導電性層８０と
を形成する。

次に、マスク７１を除去することによつて、第
３図Ｋに示すように、導電性層７９及び８０を残
すが、導電性層７８を除去する。

次に、導電性層７９及び８０に対する熱酸化処
理によつて、第３図Ｌに示すように、導電性層７
９及び８０の側面を含む外表面上に、それら導電
性層７９及び８０の材料の酸化物でなる絶縁層８
１及び８２を形成するとともに、素子形成領域６
５の導電性層７９及び８０下の領域に、それら導
電性層７９及び８０よりのそれらに含むＰ型不純
物の導入によつて形成されたＰ型の半導体領域８
３及び８４を形成する。

次に、耐酸化性マスク７４に対するエツチング
処理によつて、第３図Ｍに示すように、耐酸化性
マスク７４を除去し、次に、第３図Ｎに示すよう
に、絶縁層６７上に、絶縁層８１及び８２上に延
長している導電性層８５を形成する。

以上で、本発明による半導体装置の製法の第３
の実施例が明らかとなつた。

このような本発明による半導体装置の製法の第
３の実施例によれば、半導体基板６１内に、その
主面６２側から素子形成領域６５を分離画成する
ように、絶縁領域６６を形成する工程（第３図
Ｄ）と、半導体基板６１の主面６２に、薄い絶縁
層６７を形成し、薄い絶縁層６７上に、耐酸化性
層６８を形成する工程（第３図Ｆ及び第３図Ｇ）
と、耐酸化性層６８上に、少なくとも素子形成領
域６５に対向している位置に窓６９及び７０を穿
設しているエツチング用マスク７１を形成する工
程（第３図Ｈ）と、エツチング用マスク７１をマ
スクとして、耐酸化性層６８に対するエツチング
処理によつて、素子形成領域６５をエツチング用
マスク７１の窓６９及び７０を通じて外部に臨ま
せる窓７２及び７３を有する耐酸化性マスク７４
を形成する工程（第３図Ｉ）と、素子形成領域６
５のうち、エツチング用マスク７１の窓６９及び
７０及び耐酸化性マスク７４の窓７２及び７３を
通じて外部に臨む領域上から、エツチング用マス
ク７１上に延長し、所定の導電型を与える不純物
を含んでいるとともに酸化されうる導電性層７８
乃至８０を形成する工程（第３図Ｊ）と、エツチ
ング用マスク７１の除去によつて、エツチング用
マスク７１の上に延長している導電性層７８を除
去する工程（第３図Ｋ）と、素子形成領域６５の
うち外部に臨む領域上に残された導電性層７９及
び８０に対する熱酸化処理によつて、導電性層７
９及び８０の外表面に、絶縁層８１及び８２を形
成するとともに、素子形成領域６５の導電性層７
９及び８０下の領域に、導電性層７９及び８０か
らのそれに含まれている不純物の導入によつて第
１の半導体領域８３及び８４を形成する工程（第
３図Ｌ）と、耐酸化性マスク７４の除去によつ
て、素子形成領域６５のうち、エツチング用マス
ク７１の窓６９及び７０及び耐酸化性マスク７４
の窓７２及び７３を通じて外部に臨む領域以外の
領域において、薄い絶縁層６７を外部に露呈させ
る工程（第３図Ｍ）と、外部に露呈された薄い絶
縁膜６７上に、電極８５を形成する工程（第３図
Ｎ）とを有して、目的の半導体装置（この場合
MIS電界効果トランジスタ）を製造しており、第
３図Ｎに示す半導体装置は、半導体基板６１内に
主面６２側から形成された絶縁領域６６によつて
分離画成された素子形成領域６５内に、半導体領
域８３及び８４をそれぞれソース領域及びドレイ
ン領域とし、素子形成領域６５の半導体領域８３
及び８４間の領域をチヤンネル領域とし、絶縁層
６７をゲート絶縁膜とし、導電性層７９，８０及
び８５をそれぞれソース電極乃至配線層と、ドレ
イン電極乃至配線層及びゲート電極乃至配線層と
しているＰチヤンネル型のMIS電界効果トランジ
スタを構成している。

従つて、第３図に示す本発明による半導体装置
の製法の第３の実施例は、Ｐチヤンネル型のMIS
電界効果トランジスタの製法の実施例ということ
ができる。

このような本発明による半導体装置の製法の第
３の実施例によれば、それが、詳細説明は省略す
るが、本発明による半導体装置の製法の第１の実
施例に準じた工程をとつているので、本発明によ
る半導体装置の製法の第１の実施例の場合と同様
に、目的の半導体装置を小さな面積を有する半導
体基板６１を用いて、容易に製造することができ
るとともに、それに伴い性能の優れた半導体装置
を、容易に製造することができる。

また、第３図に示す本発明による半導体装置の
製法の第３の実施例の場合、エツチング用マスク
７１によるマスクを用いているのみで、ソース領
域及びドレイン領域としての半導体領域８３及び
８４、それらにソース電極及びドレイン電極とし
ての導電性層７９及び８０を連結するための窓９
４及び９５、ソース電極及びドレイン電極として
の導電性層７９及び８０、ゲート絶縁膜としての
絶縁層６７、ソース電極及びドレイン電極として
の導電性層７９及び８０のそれぞれとゲート電極
としての導電性層８５との間を隔てている絶縁層
８１及び８２、ゲート電極としての導電性層８５
とを、自己整合的に、正確に位置決めして、形成
することができる。

また、導電性層７９及び８０のそれぞれと導電
性層８５との間の間隔を、絶縁層８１及び８２に
よつて決められる微小間隔とすることができるの
で、目的のMIS電界効果トランジスタを、小なる
面積に且つ高精度に、半導体基板６１上に容易に
構成することができる。

なお、上述においては、本発明の僅かな実施例
を示したに留まり、例えば、第１図で上述した本
発明の第１の実施例において、その第１図Ｏで上
述した耐酸化性マスク３５の窓３４及び絶縁膜３
０の窓３６を得る工程でみて、第４図Ａに示すよ
うに、そのマスク３５の窓３４及び絶縁膜３０の
窓３６を、エツチング用マスク３３の窓３２より
も大きく且つマスク３３下に延長しているものと
して形成し、これに応じて、第１図Ｒで上述した
導電性層３９の外表面上の絶縁層４０を形成する
工程でみて、第４図Ｂに示すように、半導体領域
２８内に形成している態様で、絶縁層４０から延
長している絶縁層４０′を形成し、これによつて、
第１図Ｖで上述した目的の半導体装置を製造する
工程でみて、第４図Ｃに示すように、半導体領域
４１及び４２が絶縁層４０′を介して連接してい
る構成として得られるように構成することもでき
る。

その他、本発明の精神を脱することなしに、
種々の変型、変更をなし得ることは明らかであろ
う。

【図面の簡単な説明】

第１図Ａ〜Ｖは、本発明による半導体装置の製
法の第１の実施例を示す順次の工程における略線
的断面図である。第２図Ａ〜Ｉは、本発明による
半導体装置の製法の第２の実施例を示す順次の工
程における略線的断面図である。第３図Ａ〜Ｎ
は、本発明による半導体装置の製法の第３の実施
例を示す順次の工程における略線的断面図であ
る。第４図Ａ〜Ｃは、本発明による半導体装置の
製法の他の実施例を示す順次の工程における略線
的断面図である。１１……半導体ウエフア、１
２，１６，６２……主面、１３，１４，２２，２
６，２７，２８，４１，４２，８３，８４……半
導体領域、１５，６１……半導体基板、１７，１
８，２５，３３，３５，６３，７１，７４……マ
スク、１９，３７，６４，７６，７７……溝、２
０，２１，６６……絶縁領域、２３，６５……素
子形成領域、２４，３２，３４，３６，４５，４
６，４７，４９，６９，７０，７２，７３，９
４，９５……窓、２９，３０……絶縁膜、３１，
６８……耐酸化性層、３８，３９，４３，４４，
５０，５１，５２，７８，７９，８０，８５……
導電性層、４０，４８，６７，８１，８２……絶
縁層。

Claims

【特許請求の範囲】１半導体基板内に、その主面側から素子形成領
域を分離画成するように、絶縁領域を形成する工
程と、上記半導体基板の主面上に、耐酸化性層を形成
する工程と、上記耐酸化性層上に、少なくとも上記素子形成
領域に対向している位置に窓を穿設しているエツ
チング用マスクを形成する工程と、上記エツチング用マスクをマスクとして、上記
耐酸化性層に対するエツチング処理によつて、上
記素子形成領域を上記エツチング用マスクの窓を
通じて外部に臨ませる窓を有する耐酸化性マスク
を形成する工程と、上記素子形成領域のうち、上記エツチング用マ
スクの窓及び上記耐酸化性マスクの窓を通じて外
部に臨む領域上から、上記エツチング用マスク上
に延長し、所定の導電型を与える不純物を含んで
いるとともに酸化されうる導電性層を形成する工
程と、上記エツチング用マスクの除去によつて、上記
エツチング用マスクの上に延長している導電性層
を除去する工程と、上記素子形成領域のうち上記外部に臨む領域上
に残された導電性層に対する熱酸化処理によつ
て、当該導電性層の外表面に、絶縁層を形成する
とともに、上記素子形成領域の当該導電性層下の
領域に、当該導電性層からのそれに含まれている
不純物の導入によつて第１の半導体領域を形成す
る工程と、上記耐酸化性マスクの除去によつて、上記素子
形成領域のうち、上記エツチング用マスクの窓及
び上記耐酸化性マスクの窓を通じて外部に臨む領
域以外の領域を外部に露呈させる工程と、上記外部に露呈された領域から上記所定の導電
型と反対の導電型を与える不純物を、上記素子形
成領域へ導入することによつて第２の半導体領域
を形成する工程とを有することを特徴とする半導
体装置の製法。２半導体基板内に、その主面側から素子形成領
域を分離画成するように、絶縁領域を形成する工
程と、上記半導体基板の主面に、薄い絶縁膜を形成
し、上記薄い絶縁膜上に、耐酸化性層を形成する
工程と、上記耐酸化性層上に、少なくとも上記素子形成
領域に対向している位置に窓を穿設しているエツ
チング用マスクを形成する工程と、上記エツチング用マスクをマスクとして、上記
耐酸化性層に対するエツチング処理によつて、上
記素子形成領域を上記エツチング用マスクの窓を
通じて外部に臨ませる窓を有する耐酸化性マスク
を形成する工程と、上記素子形成領域のうち、上記エツチング用マ
スクの窓及び上記耐酸化性マスクの窓を通じて外
部に臨む領域上から、上記エツチング用マスク上
に延長し、所定の導電型を与える不純物を含んで
いるとともに酸化されうる導電性層を形成する工
程と、上記エツチング用マスクの除去によつて、上記
エツチング用マスクの上に延長している導電性層
を除去する工程と、上記素子形成領域のうち上記外部に臨む領域上
に残された導電性層に対する熱酸化処理によつ
て、当該導電性層の外表面に、絶縁層を形成する
とともに、上記素子形成領域の当該導電性層下の
領域に、当該導電性層からのそれに含まれている
不純物の導入によつて第１の半導体領域を形成す
る工程と、上記耐酸化性マスクの除去によつて、上記素子
形成領域のうち、上記エツチング用マスクの窓及
び上記耐酸化性マスクの窓を通じて外部に臨む領
域以外の領域において、上記薄い絶縁膜を外部に
露呈させる工程と、上記外部に露呈された薄い絶縁膜上に、電極を
形成する工程とを有することを特徴とする半導体
装置の製法。