JPH02134775A - ディスク装置の目標速度発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ シーク動作時にヘッド移動の目標速度信号を発生するデ
ィスク装置の目標速度発生回路に関し、減速開始から目
標トラックまでのトラック数が増加しても減速特性に従
った速度データを発生するメモリ容量を最小限に抑える
ことを目的とし、減速特性がトラック残数のＮ乗根に比
例した特性であることから、トラッククロッシングパル
スによるダウンカウントで順次得られるトラック残数を
複数単位で共通のメモリアドレスに変換してメモリアク
セスにより速度データを読出すように構成してメモリ容
量を節減する。

［産業上の利用分野］ 本発明は、シーク動作時にヘッド移動の目標速度信号を
発生するディスク装置の目標速度信号発生回路に関する
。

近年、ディスク装置のトラック高密度化及び高速化に伴
い、ヘッドのシーク動作に用いる目標速度信号を発生す
るための速度データ量が増加しており、必然的に速度デ
ータを記憶するメモリ容量の増大を招いており、メモリ
容量を可能な限り抑制した目標速度発生回路が望まれる
。

［従来技術］ 第４図は従来回路の一例を示した回路構成図である。

第４図において、１０はカウンタであり、シーク開始時
に目標トラックまでのトラック数を示すディファレンス
データがセットされ、ヘッドがトラックを横切る毎に得
られるトラッククロッシングパルスによりディファレン
スデータをダウンカウントし、目標トラックに対するト
ラック残数（残りトラック数）を計数する。

カウンタ１０の計数出力はコンパレータ１８及びメモリ
２０に与えられる。

コンパレータ１８はカウンタ１０の計数出力で与えられ
るトラック残数が所定値に達するまでは出力「１」を生
じ、ゲート回路２２に３１ｃノでいる複数のＯＲゲート
の出力を全て「１」とし、ＤＡ変換器１６に対する速度
データをオール「１」としてＤＡ変換することで固定的
に定めた一定の目標速度信号（最大目標速度）を発生さ
せている。

カウンタ１０によるトラック残数が所定値に達すると、
コンパレータ１８の出力はｒＯＪに反転し、この場合に
はカウンタ出力によるメモリ２０のアドレス指定でメモ
リ２０からの速度データの読出されてＡＤ変換器１６に
より目標速度信号に変換される。

ここで、目標トラックに対するトラック残数が所定値に
達した後のヘッド減速のための目標速度の減速特性は、
目標トラックに対する残り距離をＬとすると、 Ｖ＝Ｋ・（Ｌ）１／Ｎ 但し、Ｋは比例定数 として設定される。

例えばＮ＝２とした場合には、第５図に示すように、残
り距＠Ｌの平方根に比例して減少する目標速度が発生さ
れる。実際には残り距離りはトラック残数で与えられる
。

第５図の場合は、トラック残数８で目標速度の減速を開
始しており、トラック残数８〜０毎に前記減速特性に従
った速度データをメモリ２０に格納し、カウンタ１０の
計数出力として与えられるトラック残数によるアドレス
指定で速度データを読出すようになる。

［発明が解決しようとする課題］ しかしながら、このような従来の目標速度発生回路にあ
っては、減速開始から目標トラックに到達するまでのト
ラック残数毎にメモリに速度データを記憶しておかなけ
ればならず、特にディスク装置のトラック高密度化、高
速アクセス化により最大速度からヘッドを停止させるま
でにヘッドが横切るトラック数が多くなると、減速デー
タを発生するメモリの容量が大幅に増加する問題があっ
た。

本発明は、このような従来の問題点に鑑みてなされたも
ので、減速開始から目標トラックまでのトラック数が増
加しても減速特性に従った目標速度データを発生するメ
モリの容量を最小限に抑えることのできるディスク装置
の目標速度発生回路を提供することを目的とする。

［課題を解決するための手段］ 第１図は本発明の原理説明図である。

まず本発明は、シーク動作によるヘッド移動で目標トラ
ックに対するトラック残数が所定値に達した時に目標速
度の減速を開始し、該減速特性を第１図（ｂ　）に示す
ように、目標トラックに対するトラック残数（残り距離
Ｌ）のＮ乗根に比例した特性としたディスク装置の目標
速度発生回路を対象とする。

このような目標速度発生回路について本発明にあっては
、シーク開始時に設定された現在のヘッド位置から目標
トラックまでの１−ラック数を示すディファレンス値を
、ヘッドがトラックを横切る毎に得られるトラッククロ
ッシングパルスによりダウンカウントして目標トラック
までのトラック残数を計数するカウンタ１０と：カンウ
ラ１０によるトラック残数が所定値に達するまではカウ
ンタ出力を固定的に定めた単一のメモリアドレスに変換
し、所定値に達した後は、第１図（ｂ　）の減速特性で
決まるグループ化された複数のトラック残数毎に共通の
メモリアドレスに変換するデコーダ１２とを備える。

デコーダ１２は、例えば第１図（Ｃ）に示すように、ト
ラック残数８と７、及びトラック残数６と５のそれぞれ
をグループ化して共通のメモリアドレスＡＤ５．ＡＤ６
への変換機能をもつ。即ち、トラック残数８と７につい
ては同じメモリアドレスＡＤ６に変換し、またトラック
残数６と５についても同じメモリアドレスＡＤ５に変換
する。

尚、トラック残数４〜Ｏについては１対１に対応したメ
モリアトリレスＡＤ４〜ＡＤＯに変換する。

デコーダ１２で変換されたメモリアドレスはメモリ１４
に与えられ、メモリ１４には第１図（ｂ　）の減速特性
に従って同図（Ｃ）に示す速度データが格納されており
、デコーダ１４のアドレス指定により対応する速度デー
タを読出してＤＡ変換器１６により目標速度信号に変換
する。

［作用］ このような溝成を陥えた本発明によるディスク装置の目
標速度発生回路にあっては、目標トラックに対するトラ
ック残数が所定値に達した後の残り距離（トラック残数
）のＮ乗根に比例した目標速度を発生するため、残り距
離が大きい領域では１〜ラツククロツシングパルスの複
数によるダウンカウントにつき同じメモリアドレスに変
換されされ、残り距離が小さい領域になると同じメモリ
アドレスに変換する１〜ラツククロツシングパルスの数
が減少して最終的には１対１に対応したメモリアドレス
に変換することとなり、この結果、減速開始からの１〜
ラツク残教の全てに１対１に対応した速度データをメモ
リに格納していた従来回路に比へメモリ容呈を大幅に節
減することができる。

［実施例１ 第２図は本発明の一実施例を示した実施例溝成図でおる
。

第２図において、１０ａは４ビツトダウンカウンタであ
り、端子Ｄ１〜Ｄ４にシーク開始時に現在のヘット位置
から目標トラックまでのトラック数を示すディファレン
スデータの入力を受けて初期値として設定し、ヘッドが
トラックを横切る毎に得られるトラッククロッシングパ
ルスによりディファレンスデータをダウンカウントして
目標トラックまでのトラック残数を示す計算値を出力端
４ビツトカウンタ１０ａに続いては、デコーダ１２が設
けられる。デコーダ１２はＡＮＤゲート２４．２８．３
０，３２，３６，４８，４２．４６、ＥＸ−ＯＲゲート
２６、ＯＲゲート３４，４０．４４．４８．５０を備え
、ダウンカウンタ１Ｑａからの４ビツト計数出力を３ビ
ツトのメモリアドレスＡＤｏ−ＡＤ２に変換する。

この実施例にあっては、４ビツトダウンカウンタ１０ａ
によるトラック残数が８に達したときに、所定の減速特
性に従った目標速度を発生するようにしている。

従って、４ビツトダウンカウンタ１０ａの計障出力で与
えられるトラック残数が２進でｒｌｏｏｌ」となるまで
デコーダ１２のデコーダ出力ＡＤ２〜ＡＤｏはｒｌｌｌ
Ｊとなっている。そして４ピツ１〜ダウンカウンタ１０
ａが目１票速度の減速を開始するトラック残数「８」、
即ち、２進で「１００００」に達すると、デコーダ１２
の出力がそれまでのオール「１」から残りシリンダ数の
減少に応じて変化するデコーダ出力となる。

このデコーダ１２のデコーダ出力ＡＤｏ、ＡＤ１及びＡ
Ｄ２の４ビツトダウンカウンタ１０ａのカウンタ出力に
対する論理式は、 ＡＤ　　＝ＯＤ　　十〇Ｄ　　・で「Ｄ−・（配耳十０
Ｄ　・０Ｄ２） Ａ　Ｄ　２−ＯＤ　２　＋　ＯＤ　３ で与えられる。

デコーダ１２の出力はメモリー４のアドレス端子ＡＤｏ
〜ＡＤ２に与えられ、３ビツトのデコーダ出力によりメ
モリ１．４のアドレスを指定する。

メモリー４のメモリアドレスには、この実施例にあって
は、例えば４ビツトの速度データが格納されている。即
ち、１０進に変換するとｒＯＪ〜「１５」の数値を持つ
速度データが格納されている。

デコーダ１２の出力によるアドレス指定でメモリ１４か
ら読出された４ビツトの速度データはＤＡ変換器１６に
与えられ、ＤＡ変換器１６でアナログ信号に変換され、
目標速度信号を出力する。

次に第３図の動作タイミングチャートを参照して第２図
の実施例の動作を説明する。

今、シーク動作の開始により４ビツトダウン力ウタ１０
ａにディファレンスデータとして現在のヘッド位置から
目標トラックまでのトラック数が設定され、ヘッドがト
ラックを横切る毎にトラッククロッシングパルスが第３
図に示すように得られる。尚、第３図のトラッククロッ
シングパルス数の上に示す数字は目標トラックに達する
１〜ラツク残数を示している。

このトラッククロッシングパルスによる４ヒツトダウン
カウンタ１０ａにセットされたディファレンスデータの
ダウンカウントによりトラック残数が９に達するまでの
カウンタ出力ＤＯｏ〜Ｄ。

３及び反転出力ＤＯｏ−ＤＯ３に対しデコーダ１２のデ
コーダ出力、即ちメモリ１４に対するメモリアドレスＡ
Ｄｏ−ＡＤ２はオール「１」を維持しており、メモリア
ドレスｒ１１１ｊには最大目標速度として速度データｒ
１１１１Ｊが格納されでおり、メモリー４の出力端子Ｄ
Ｔ３〜ＤＴＯからはｒｌｌｌｌｊとなる速度データが出
力されてＡＤ変換器１６に与えられ、ＡＤ変換器１６で
目標速度信号「１５」に変換される。

続いて時刻ｔ４で４ビットダウンカウンタ−０ａの計数
出力で与えられるトラック残数が８に到達すると、目標
トラックまでの残り距離のＮ乗根例えば平方根Ｎ＝２に
比例した減速特性に従った目標速度が発生が開始される
。

まず、減速を開始した時刻ｔｎ直後のトラック数８にあ
っては、４ビットダウンカウンタ−０ａの出力Ｄｏ　　
−ＤＯｏはｒｌｏｏｏＪにあり、このカウンタ出力を受
けてデコーダ１２はデコード出力、即ちメモリアドレス
ＡＤ　　−ＡＤＱとしてｒｌｌｏＪを発生し、メモリア
ドレスｒ１１０Ｊに格納されている速度データを読出し
てＡＤ変換器１６により例えば１０進で「１４」となる
目標速度に変換する。

次のトラック残数７において、４ビツトダウンカウンタ
１０ａのカウント出力Ｄ０３〜ＤＱｏはｒｏｌｌｌＪと
なり、この場合にもデコーダ１２は前回のトラック残数
８の場合と同じメモリアドレスＡＤ２〜ＡＤｏとしてｒ
ｌｌｏＪを発生し、メモリ１４からは同じ速度データが
読出され、ＤＡ変換器１６で１０進「１４」となる目標
速度信号に変換される。

更に次のトラック残数６のカウント出力「０１１０」と
、トラック残＠５のカウント出力ｒ０１０１Ｊについて
も、デコーダ１２は同じメモリアドレスｒ１０１Ｊを発
生し、トラック残数６及び５については同じ速度データ
がメモリ１４から読出され、ＤＡ変換器１６で例えば１
０進「１２Ｊとなる目標速度信号に変換される。

更にトラック残数４〜Ｏについては、４ビツトダウンカ
ウンタ１０ａの計数出力に１対１に対応したメモリアド
レスが指定され、トラック残数毎に異なる速度がデータ
メモリ１４から読出されてＤＡ変換器１６で目標信号に
変換される。

この結果、第２図の実施例にあっては、従来回路であっ
たならば目標速度の減速を開始するトラック残数８〜Ｏ
の２進データ、即ち４ビツトダウンカウンタ１０ａの計
数出力をメモリアドレスとして９つの速度データをメモ
リ１４に記憶する必要があるが、本発明にあっては、減
速開始直復のトラック残数８と７、及びトラック残数６
と５が同じ速度データでおることから、カウント出力が
異なってもデコーダ１２により同一メモリアドレスに変
換し、この結果、従来回路に比ベメモリ１４の記憶容量
を２アドレス分低減することができる。

勿論、上記の実施例は説明を簡単にするため口）票速度
の減速を開始するときのトラック残数を８とした場合を
例にとるものであったが、実際の回路にあっては１〜ラ
ック高密度化及び高速アクセス化に伴ない目標１へラッ
クの減速を開始する残りトラック数は数百というように
多くなり、このような場合に本発明の目標速度発生回路
を適用することによりメモリ容量を大幅に低減できる効
果が顕著に表われる。

［発明の効果］ 以上説明してきたように本発明によれば、トラック高密
度化、ヘッド移動速度の高速化によりヘッドを最高速か
ら停止するまでの減速制御で横切るトラック数が増加し
ても、減速パターンとなる目標速度信号の発生機能を損
なうことなく目標速度を発生するための速度データを記
憶しているメモリのメモリＭｍを最小限に抑えることが
できる。

【図面の簡単な説明】

第１図は本発明の原理説明図： 第２図は本発明の実施例構成図： 第３図は本発明の動作タイミングチャート；第４図は従
来回路の構成図： 第５図は目標速度の減速特性図である。 図中、 １０：カウンタ １０ａ：４ビツトダウンカウンタ １２：デコーダ １４：メモリ １６：ＤＡ変換器

Claims (1)

【特許請求の範囲】
1. （１）シーク動作によるヘッド移動で目標トラックに対
   するトラック残数が所定値に達した時に目標速度の減速
   を開始し、該減速特性を目標トラックに対するトラック
   残数のＮ乗根に比例した特性としたディスク装置の目標
   速度発生回路に於いて、シーク開始時に設定された現在
   のヘッド位置から目標トラックまでのトラック数を示す
   ディファレンス値を、ヘッドがトラックを横切る毎に得
   られるトラッククロッシングパルスによりダウンカウン
   トして目標トラックまでのトラック残数を計数するカウ
   ンタ（１０）と； 該カウンタ（１０）によるトラック残数が前記所定値に
   達するまではカウンタ出力値を固定的に定めた単一のメ
   モリアドレスに変換し、該所定値に達した後は、前記減
   速特性で決まるグループ化された複数のトラック残数毎
   に共通のメモリアドレスに変換するデコーダ（１２）と
   ； 該デコーダ（１２）の出力によりアドレス指定を受けて
   前記減速特性に従って予め格納した目標速度データを発
   生するメモリ（１４）と； 該メモリ（１４）からの目標速度データをＤＡ変換して
   目標速度信号を発生するＤＡ変換器（１６）と； を備えたことを特徴とするディスク装置の目標速度発生
   回路。