JPH02134882A - 高密度相互接続体の形成方法 - Google Patents
高密度相互接続体の形成方法Info
- Publication number
- JPH02134882A JPH02134882A JP1238339A JP23833989A JPH02134882A JP H02134882 A JPH02134882 A JP H02134882A JP 1238339 A JP1238339 A JP 1238339A JP 23833989 A JP23833989 A JP 23833989A JP H02134882 A JPH02134882 A JP H02134882A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superconducting
- layers
- insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0268—Manufacture or treatment of devices comprising copper oxide
- H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0884—Treatment of superconductor layers by irradiation, e.g. ion-beam, electron-beam, laser beam or X-rays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
- H10W70/668—Superconducting materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
- Credit Cards Or The Like (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はチップ間接続、あるいは相互接続に係り、例え
ばマルチチップキャリア基板上の金属トレースに関する
。この金属トレースは２個またはそれ以上の半導体素子
、またはチップを相互に接続する。本発明は特に高密度
相互接続を行うための方法に関する。
ばマルチチップキャリア基板上の金属トレースに関する
。この金属トレースは２個またはそれ以上の半導体素子
、またはチップを相互に接続する。本発明は特に高密度
相互接続を行うための方法に関する。
（従来波、術とその問題点）
コンピュータ産業では相互接続の密度をより高める必要
性がある。たとえばコンピュータが１６ビツトから３２
ビツト構成になった時のようにより多くの並行処理を組
み入れる場合に必要となってぐる。
性がある。たとえばコンピュータが１６ビツトから３２
ビツト構成になった時のようにより多くの並行処理を組
み入れる場合に必要となってぐる。
接続線の寸法を縮小することで密度を上げることが可能
である。例えば相互接続回路を構成する金属トレースの
幅と厚み、トレース間隔、そしてトレースと接地面間の
誘電体の厚みを縮小することで可能である。・相互接続
パッケージを多層にすることでさらに高密度にすること
ができる。縮小することによって密度を上げる場合は、
もし可能であれば、相互接続ライン間のクロストークを
最小に維持すること、少なくともクロストークを一定に
保つことが重要である。クロストークと同等、あるいは
それ以上に重要なのはライン上の信号の減衰と分散の影
響である。これらは信号が伝送線上を伝搬する時に信号
の波形を変形し、したがって信号品質を損ねる可能性が
ある。減衰は大１体縮小率の二乗で変化する。したがっ
て、縮小で密度が１０倍増加すると減衰は１００倍増加
する。
である。例えば相互接続回路を構成する金属トレースの
幅と厚み、トレース間隔、そしてトレースと接地面間の
誘電体の厚みを縮小することで可能である。・相互接続
パッケージを多層にすることでさらに高密度にすること
ができる。縮小することによって密度を上げる場合は、
もし可能であれば、相互接続ライン間のクロストークを
最小に維持すること、少なくともクロストークを一定に
保つことが重要である。クロストークと同等、あるいは
それ以上に重要なのはライン上の信号の減衰と分散の影
響である。これらは信号が伝送線上を伝搬する時に信号
の波形を変形し、したがって信号品質を損ねる可能性が
ある。減衰は大１体縮小率の二乗で変化する。したがっ
て、縮小で密度が１０倍増加すると減衰は１００倍増加
する。
現在最高密度の相互接続は３４層あるいはそれ以上の多
層セラミックと銅のトレース、そしてまた−層または二
層の銅・ポリイミドのチップキャリアを用いて作られて
いる。減衰と分散はライン抵抗に比例するので、相互接
続パッケージは液体窒素温度（７７度Ｋ）に冷却し、銅
トレースの抵抗を１０分の１に低下させ、それによって
密度を３倍に増やしている。しかしながら現在のパッケ
ージの減衰および分散は７７度Ｋにまで冷やした場合で
すらもう許容限度近くになっている。
層セラミックと銅のトレース、そしてまた−層または二
層の銅・ポリイミドのチップキャリアを用いて作られて
いる。減衰と分散はライン抵抗に比例するので、相互接
続パッケージは液体窒素温度（７７度Ｋ）に冷却し、銅
トレースの抵抗を１０分の１に低下させ、それによって
密度を３倍に増やしている。しかしながら現在のパッケ
ージの減衰および分散は７７度Ｋにまで冷やした場合で
すらもう許容限度近くになっている。
高温超伝導に対する様々な応用が最近論じられるように
なってきた。これらにはパワー伝送、超伝導磁石、モー
タおよび変圧器のような大スケールアプリケーションが
含まれる。またＪｏｓｅｐｈｓｏｎ素子、測定機器およ
びセンサ、電磁シールドおよびコンピュータチップ相互
接続のようなより小スケールのアプリケーションについ
ても論じられている。、伝統的な超伝導材料を心に留め
て多くの応用が非常に詳細に調査されたが、他の応用に
ついては７７度に以上の臨界温度を持つＹＢａ２ Ｃｕ
３０７のような臨界温度（Ｔｃ）の高い超伝導体が最近
になって発見されるまでは単なる推論に過ぎなかった。
なってきた。これらにはパワー伝送、超伝導磁石、モー
タおよび変圧器のような大スケールアプリケーションが
含まれる。またＪｏｓｅｐｈｓｏｎ素子、測定機器およ
びセンサ、電磁シールドおよびコンピュータチップ相互
接続のようなより小スケールのアプリケーションについ
ても論じられている。、伝統的な超伝導材料を心に留め
て多くの応用が非常に詳細に調査されたが、他の応用に
ついては７７度に以上の臨界温度を持つＹＢａ２ Ｃｕ
３０７のような臨界温度（Ｔｃ）の高い超伝導体が最近
になって発見されるまでは単なる推論に過ぎなかった。
既知の超伝導体の遷移温度が増加するに従って、半導体
素子の動作温。
素子の動作温。
度は減少してきた。もし、相互接続を超伝導性トレース
で作ることができれば、極めて薄い誘電体を絶縁体や非
常に微小なトレースとして用いることができる。通常の
銅を用いたのでは減衰のため実用にはならない。しかし
ながら臨界温度の高い超伝導体の７７度にでの減衰は同
温度での銅の減衰より数桁小さく、より高密度が可能に
なる。必要なのはこれらの高密度相互接続の方法である
。
で作ることができれば、極めて薄い誘電体を絶縁体や非
常に微小なトレースとして用いることができる。通常の
銅を用いたのでは減衰のため実用にはならない。しかし
ながら臨界温度の高い超伝導体の７７度にでの減衰は同
温度での銅の減衰より数桁小さく、より高密度が可能に
なる。必要なのはこれらの高密度相互接続の方法である
。
（発明の目的）
本発明の目的はマルチチップキャリア基板用の高密度相
互接続の方法を提供することである。
互接続の方法を提供することである。
（発明の概要）
前述の目的は臨界温度の高い超伝導材料層を写真製版的
にパターン化し、絶縁基板上に超伝導トレースを形成す
る方法により達成される。まず、高い臨界温度の超伝導
材料の層を電気的な絶縁性材料層に沈積する。その絶縁
層および超伝導材料層はかなり整合した結晶構造を有し
ている。次に伝統的な写真製版プロセス（ホトリソグラ
フィ技術）と（１）選択エツチングによる除去か、ある
いは（２）イオン衝撃により該超伝導層を絶縁体に変え
る、のどちらかの方法で超伝導層をパターン化する。超
伝導層の残りのエツチングされない部分、あるいは変換
されない部分が超伝導電気相互接続回路の部分を形成す
る。超伝導回路層上に他の絶縁物質の層が沈積され、そ
してその中にブアイアホール（ｖｉａ ｈｏｌｅ）が形
成される。次に完全な相互接続が形成されるまで、これ
らのステップを繰り返し、超伝導材料および絶縁材料の
層を追加して形成する。
にパターン化し、絶縁基板上に超伝導トレースを形成す
る方法により達成される。まず、高い臨界温度の超伝導
材料の層を電気的な絶縁性材料層に沈積する。その絶縁
層および超伝導材料層はかなり整合した結晶構造を有し
ている。次に伝統的な写真製版プロセス（ホトリソグラ
フィ技術）と（１）選択エツチングによる除去か、ある
いは（２）イオン衝撃により該超伝導層を絶縁体に変え
る、のどちらかの方法で超伝導層をパターン化する。超
伝導層の残りのエツチングされない部分、あるいは変換
されない部分が超伝導電気相互接続回路の部分を形成す
る。超伝導回路層上に他の絶縁物質の層が沈積され、そ
してその中にブアイアホール（ｖｉａ ｈｏｌｅ）が形
成される。次に完全な相互接続が形成されるまで、これ
らのステップを繰り返し、超伝導材料および絶縁材料の
層を追加して形成する。
超伝導材料層は比較的省く沈積出来るので、多くの層を
エツチングした後でも焦点深度に関係なく、光りソグラ
フィの限界まで拡張できる。さらに、イオン衝撃の場合
、超伝導回路を形成した後でも表面はプレーナ化されて
いるという事実は、写真製版をさらに押し進め、もっと
多くの層を用いることができることを意味する。低減衰
でかつ分散のない超伝導トレースを使えば、銅トレース
と比較して、信号を劣化させずにライン密度を非常に高
くできることがわかる。
エツチングした後でも焦点深度に関係なく、光りソグラ
フィの限界まで拡張できる。さらに、イオン衝撃の場合
、超伝導回路を形成した後でも表面はプレーナ化されて
いるという事実は、写真製版をさらに押し進め、もっと
多くの層を用いることができることを意味する。低減衰
でかつ分散のない超伝導トレースを使えば、銅トレース
と比較して、信号を劣化させずにライン密度を非常に高
くできることがわかる。
（実施例）
第１図を参照すると高密度相互接続を行うために高い臨
界温度（Ｔｃ）の超伝導材料が電気的絶縁性の基板層１
４上に薄い層１２として沈積される。ここでいう高い臨
界温度材料とは、臨界温度が７７度に以上で、したがっ
て液体窒素温度で超伝導性を示す材料を意味する。これ
はＹＢａｓ Ｃｕ：＋ Ｏｉのようなペロブスカイト（
ｐｅｒｏｖｓｋｉｔｅ）結晶構造の最近発見されたクラ
スの超伝導体を含む。好適には臨界温度は少なくとも１
００度にである。フィルム１２は３０００オングストロ
ームから４０００オングストロームたらずである。
界温度（Ｔｃ）の超伝導材料が電気的絶縁性の基板層１
４上に薄い層１２として沈積される。ここでいう高い臨
界温度材料とは、臨界温度が７７度に以上で、したがっ
て液体窒素温度で超伝導性を示す材料を意味する。これ
はＹＢａｓ Ｃｕ：＋ Ｏｉのようなペロブスカイト（
ｐｅｒｏｖｓｋｉｔｅ）結晶構造の最近発見されたクラ
スの超伝導体を含む。好適には臨界温度は少なくとも１
００度にである。フィルム１２は３０００オングストロ
ームから４０００オングストロームたらずである。
薄い超伝導層１２および絶縁層１４はよく整合した結晶
構造を持ち、その結果層１２を重ねたときの傷と転位は
最小である。最近発見された高い臨界温度の超伝導体の
ペロブスカイト結晶構造は、立方体の中央に大きい金属
イオン、該立方体の角に小さい金属イオン−典型的には
銅−１そして立方体のエツジに非金属陰イオン−典型的
には酸素−が組になった単位セルから成る。たとえばＹ
Ｂ ａ２ Ｃｕ：＋ ０７は互いに積み重なった３個の
立方体の繰り返し構造になっており、イツトリウムが中
心の立方体の中央を占め、バリウムが外部の立方体の中
央を占めている。イツトリウム立方体の垂直エツジ上で
は酸素が不足している。使用可能な絶縁材料の一つは５
ｒＴ１０３であり、これもペロブスカイト結晶構造であ
る。使用可能な他の材料はＭｇＯであり、これは単純な
立方体結晶構造である。
構造を持ち、その結果層１２を重ねたときの傷と転位は
最小である。最近発見された高い臨界温度の超伝導体の
ペロブスカイト結晶構造は、立方体の中央に大きい金属
イオン、該立方体の角に小さい金属イオン−典型的には
銅−１そして立方体のエツジに非金属陰イオン−典型的
には酸素−が組になった単位セルから成る。たとえばＹ
Ｂ ａ２ Ｃｕ：＋ ０７は互いに積み重なった３個の
立方体の繰り返し構造になっており、イツトリウムが中
心の立方体の中央を占め、バリウムが外部の立方体の中
央を占めている。イツトリウム立方体の垂直エツジ上で
は酸素が不足している。使用可能な絶縁材料の一つは５
ｒＴ１０３であり、これもペロブスカイト結晶構造であ
る。使用可能な他の材料はＭｇＯであり、これは単純な
立方体結晶構造である。
薄い超伝導フィルム１２は蒸着、スパッタ、あるいは厚
膜形成法により沈積後に研磨される。超伝導層１２は所
望の超伝導特性を発生させるため、あるいは電流容量を
改良するために沈積後に熱処理してもよい。熱処理が必
要か否かはその特定の高臨界温度材料に依存する。ある
種の基板、例えば５ｒＴｉ０３は、熱処理期間中に相互
拡散する傾向があるので、熱処理は絶縁層基板の選択に
影響を及ぼす。これは個々の原子の調和に極めて敏感な
いくつかの高い臨界温度の超伝導体において問題を引き
起こす。
膜形成法により沈積後に研磨される。超伝導層１２は所
望の超伝導特性を発生させるため、あるいは電流容量を
改良するために沈積後に熱処理してもよい。熱処理が必
要か否かはその特定の高臨界温度材料に依存する。ある
種の基板、例えば５ｒＴｉ０３は、熱処理期間中に相互
拡散する傾向があるので、熱処理は絶縁層基板の選択に
影響を及ぼす。これは個々の原子の調和に極めて敏感な
いくつかの高い臨界温度の超伝導体において問題を引き
起こす。
したがって熱処理が必要な場合にはＭｇＯは好適な基板
である。
である。
第２図において次のステップは個々のラインとブアイア
パッドを超伝導層にパターン化することである。以上の
ことを行う一つの方法はフォトレジスト層１６を沈積し
、伝統的な技術を用いて該レジストを写真製版的にパタ
ーン化することである。パターンは現像および洗浄後に
レジストがライン位置の頂部に残るように形成されねば
ならない。次に超伝導層１２は第３図に示したように、
アルゴンスパッタエツチングを用いて選択エツチングで
取り去り、超伝導電気回路部分を形成する。フォトレジ
ストで保護されなかった領域は除去され、一方フオドレ
ジスト１６によって保護された領域は残って基板１４上
に超伝導ラインおよびブアイアパッド１８を形成する。
パッドを超伝導層にパターン化することである。以上の
ことを行う一つの方法はフォトレジスト層１６を沈積し
、伝統的な技術を用いて該レジストを写真製版的にパタ
ーン化することである。パターンは現像および洗浄後に
レジストがライン位置の頂部に残るように形成されねば
ならない。次に超伝導層１２は第３図に示したように、
アルゴンスパッタエツチングを用いて選択エツチングで
取り去り、超伝導電気回路部分を形成する。フォトレジ
ストで保護されなかった領域は除去され、一方フオドレ
ジスト１６によって保護された領域は残って基板１４上
に超伝導ラインおよびブアイアパッド１８を形成する。
フォトレジストはエツチング後除去される。
第４図を参照すると次のステップは超伝導ラインおよび
ブアイアパッド１８の頂上に電気絶縁物質のもう一つの
層２０を沈積することである。標準写真製版法を用いて
絶縁層２０にブフイアホール２２を開け、その下のブア
イアパッド１８まで開ける。好適には絶縁層２０は絶縁
基板層１４と同じ物質で作られる。超伝導物質２２を沈
積し、パターン化し、エツチングして電気回路ラインお
よびブアイアパッドを形成し、そしてブアイアホール２
６を伴った絶縁材料２４を沈積するステップが繰り返さ
れる。完全な相互接続パッケージが形成されるまで、超
伝導ラインおよび絶縁ラインが交互に追加される。
ブアイアパッド１８の頂上に電気絶縁物質のもう一つの
層２０を沈積することである。標準写真製版法を用いて
絶縁層２０にブフイアホール２２を開け、その下のブア
イアパッド１８まで開ける。好適には絶縁層２０は絶縁
基板層１４と同じ物質で作られる。超伝導物質２２を沈
積し、パターン化し、エツチングして電気回路ラインお
よびブアイアパッドを形成し、そしてブアイアホール２
６を伴った絶縁材料２４を沈積するステップが繰り返さ
れる。完全な相互接続パッケージが形成されるまで、超
伝導ラインおよび絶縁ラインが交互に追加される。
上述のエツチングプロセスの欠点は表面のトポロジーが
プレーナ化されないことである。したがって数層を沈積
した後では、写真製版パターン化プロセス中に線幅を制
御することは難しく、使用可能な層数が制限される。し
かしながら、超伝導ラインは同じ目的に対して減衰を増
加せずに銅線より薄くできるので許容できる最大の層数
は銅を用いた場合よりなお多い。
プレーナ化されないことである。したがって数層を沈積
した後では、写真製版パターン化プロセス中に線幅を制
御することは難しく、使用可能な層数が制限される。し
かしながら、超伝導ラインは同じ目的に対して減衰を増
加せずに銅線より薄くできるので許容できる最大の層数
は銅を用いた場合よりなお多い。
相互接続するための他の好適なプロセスは第５図におい
て高い臨界温度の超伝導材料の層３０を電気絶縁材料基
板層３２の上に沈積することから始まる。再び二つの層
の材料は結晶構造がよく整合していなければならない。
て高い臨界温度の超伝導材料の層３０を電気絶縁材料基
板層３２の上に沈積することから始まる。再び二つの層
の材料は結晶構造がよく整合していなければならない。
次に超伝導層３０はその上に電気回路パターンを定める
ために、写真製版的にパターン化される。第６図かられ
かるように金の層３４を超伝導層３０にまず沈積するこ
とによってパターン化がなされる。フォトレジスト３６
が金の層３４に印加され、露光、現像、そして洗浄され
てパターンを定める。次に第７図かられかるように、金
３４はパターンに対応せず、かつフォトレジスト３６に
よって保護されていない領域３８から選択的に取り除か
れる。次にフォトレジスト層３６が除去される第８図を
参照すると超伝導ラインは矢印４０で示したように酸素
のイオン注入により形成される。酸素の衝撃は金パター
ン３４で保護されていない超伝導層３０の領域を酸化し
、損傷を与え、該領域の超伝導性を全て破壊する。フォ
トレジスト上に金の保護パターンを付け、る長所は酸素
注入によく耐える能力があることである。好適には注入
器からの酸素濃度が十分に高く、その結果金属から絶縁
体への遷移が注入された高い臨界温度材料内で起こる。
ために、写真製版的にパターン化される。第６図かられ
かるように金の層３４を超伝導層３０にまず沈積するこ
とによってパターン化がなされる。フォトレジスト３６
が金の層３４に印加され、露光、現像、そして洗浄され
てパターンを定める。次に第７図かられかるように、金
３４はパターンに対応せず、かつフォトレジスト３６に
よって保護されていない領域３８から選択的に取り除か
れる。次にフォトレジスト層３６が除去される第８図を
参照すると超伝導ラインは矢印４０で示したように酸素
のイオン注入により形成される。酸素の衝撃は金パター
ン３４で保護されていない超伝導層３０の領域を酸化し
、損傷を与え、該領域の超伝導性を全て破壊する。フォ
トレジスト上に金の保護パターンを付け、る長所は酸素
注入によく耐える能力があることである。好適には注入
器からの酸素濃度が十分に高く、その結果金属から絶縁
体への遷移が注入された高い臨界温度材料内で起こる。
すなわち注入された領域３８の特性は正常であるばかり
でなく７７度にで絶縁的になる。これはたとえ相互接続
部を冷却するシステムが壊れ、超伝導ラインが常態にな
っても、ある層上でライン相互が隔離（絶縁）している
ことを保証する。イオン注入の結果を第９図に示す。こ
こで層３０は超伝導ライン４２から作られ、イオン変換
された絶縁層３８によって分離された電気的相互接続回
路部分を形成している。注入後金の層３４は除去される
。
でなく７７度にで絶縁的になる。これはたとえ相互接続
部を冷却するシステムが壊れ、超伝導ラインが常態にな
っても、ある層上でライン相互が隔離（絶縁）している
ことを保証する。イオン注入の結果を第９図に示す。こ
こで層３０は超伝導ライン４２から作られ、イオン変換
された絶縁層３８によって分離された電気的相互接続回
路部分を形成している。注入後金の層３４は除去される
。
第１０図を参照すると、超伝導ライン４２および変換さ
れた絶縁体３８上の層３０の上にもう一つの電気絶縁材
料層４４が沈積されている。好適には絶縁層４４は絶縁
基板層３２と同じ材料から成る。ブアイアホール４５は
ライン４２の一部を形成するファイアパッド上の絶縁層
４４中に開口される。次に完全な相互接続回路が形成さ
れるまで、付加的な超伝導層および絶縁層４６．４８．
５０等のためにプロセスが繰り返される。
れた絶縁体３８上の層３０の上にもう一つの電気絶縁材
料層４４が沈積されている。好適には絶縁層４４は絶縁
基板層３２と同じ材料から成る。ブアイアホール４５は
ライン４２の一部を形成するファイアパッド上の絶縁層
４４中に開口される。次に完全な相互接続回路が形成さ
れるまで、付加的な超伝導層および絶縁層４６．４８．
５０等のためにプロセスが繰り返される。
最初に第１図から第４図にかけて述べたプロセスに比較
すると、表面がプレーナ化され、そして超伝導層３０．
４６．５０等が比較的薄いという事実は、焦点深度に関
係なく光リトグラフィーの限界まで押し進めることがで
きることを意味している。ラインの寸法が１０μｍまた
はそれ以下で、ピッチ（ライン間隔とラインとの和）が
２５μｍまたはそれ以下のとき、同温度において、臨界
温度の高い超伝導材料は相互接続の銅トレースよりすぐ
れた性能をもたらす。これらの値はもちろんライン上の
負荷の数およびラインの最大長さに応じて変化する。
すると、表面がプレーナ化され、そして超伝導層３０．
４６．５０等が比較的薄いという事実は、焦点深度に関
係なく光リトグラフィーの限界まで押し進めることがで
きることを意味している。ラインの寸法が１０μｍまた
はそれ以下で、ピッチ（ライン間隔とラインとの和）が
２５μｍまたはそれ以下のとき、同温度において、臨界
温度の高い超伝導材料は相互接続の銅トレースよりすぐ
れた性能をもたらす。これらの値はもちろんライン上の
負荷の数およびラインの最大長さに応じて変化する。
高密度相互接続の長所を最大限生かすために「フリップ
・チップＪ （ｆｌｉｐ ｃｈｉｐ）として知られるプ
ロセスが行われる。これはＩＣチップのパッド上に直接
はんだバンブを置き、そして相互接続パッケージの表面
にチップを逆さまにフリップする。臨界温度の高い超伝
導ラインを使い、パッケージは低温（典型的には７７度
Ｋ）で動作する本発明の場合、はんだはインジウムある
いは水銀のどちらかである。はんだバンブは高密度パッ
ケージ上の相互接続にチップパッドを接続するが、これ
に超伝導性がないことは致命的ではない。これは伝送信
号の最も小さい波長に比べてバンブが小さいという事実
のためである。これに反して、相互接続ライン長は数波
長の長さであり、したがってもしラインに超伝導材料を
使用しなければ信号が劣化する。
・チップＪ （ｆｌｉｐ ｃｈｉｐ）として知られるプ
ロセスが行われる。これはＩＣチップのパッド上に直接
はんだバンブを置き、そして相互接続パッケージの表面
にチップを逆さまにフリップする。臨界温度の高い超伝
導ラインを使い、パッケージは低温（典型的には７７度
Ｋ）で動作する本発明の場合、はんだはインジウムある
いは水銀のどちらかである。はんだバンブは高密度パッ
ケージ上の相互接続にチップパッドを接続するが、これ
に超伝導性がないことは致命的ではない。これは伝送信
号の最も小さい波長に比べてバンブが小さいという事実
のためである。これに反して、相互接続ライン長は数波
長の長さであり、したがってもしラインに超伝導材料を
使用しなければ信号が劣化する。
（発明の効果）
以上の説明のように本発明は超伝導ラインを用いて相互
接続パッケージを作る方法を提供することができ、また
従来技術よりも多層にすることができ、平面を平坦にす
ることができ、そして信号を劣化させずに高密度にする
ことができる。
接続パッケージを作る方法を提供することができ、また
従来技術よりも多層にすることができ、平面を平坦にす
ることができ、そして信号を劣化させずに高密度にする
ことができる。
第１図乃至第４図は本発明の一実施例による高密度相互
接続体の形成方法の形成工程を示した図。 第５図乃至第１０図は本発明の他の実施例による高密度
相互接続体の形成方法の形成工程を示した図である。 １４．２０．２４．３２．４４．４８：絶縁基板１２．
２２．２６．３０．４６：超伝導材料層３４：金層 １６．３６： ホトレジスト
接続体の形成方法の形成工程を示した図。 第５図乃至第１０図は本発明の他の実施例による高密度
相互接続体の形成方法の形成工程を示した図である。 １４．２０．２４．３２．４４．４８：絶縁基板１２．
２２．２６．３０．４６：超伝導材料層３４：金層 １６．３６： ホトレジスト
Claims (3)
- （１）．以下の（ａ）から（ｆ）の工程を有する高密度
相互接続体の形成方法。 （ａ）臨界温度の高い超伝導材料層を絶縁層上に形成す
ること、 （ｂ）電気的回路パターンを形成するために、ホトリソ
グラフィ技術を用いて前記超伝導材料層をパターン化す
ること、 （ｃ）前記パターン化された超伝導材料層にイオン注入
を行つて、前記超伝導材料層の内保護されていない領域
を絶縁領域に変換し、保護されている領域に超伝導電気
回路部分を形成すること、 （ｄ）前記二つの領域上に絶縁層を形成すること、（ｅ
）前記絶縁層の中に開口を形成すること、（ｆ）前記（
ａ）乃至（ｅ）の工程を繰り返すこと。 - （２）．以下の（ａ）から（ｆ）の工程を有する高密度
相互接続体の形成方法。 （ａ）臨界温度の高い超伝導材料層を絶縁層上に形成す
ること、 （ｂ）電気的回路パターンを形成するために、ホトリソ
グラフィ技術を用いて前記超伝導材料層をパターン化す
ること、 （ｃ）前記超伝導材料層の内保護されていない領域をエ
ッチング除去して、残余の領域に超伝導電気回路部分を
形成すること、 （ｄ）前記エッチング除去された部分および超伝導電気
回路部分に絶縁層を形成すること、 （ｅ）前記絶縁層の中に開口を形成すること、（ｆ）前
記（ａ）乃至（ｅ）の工程を繰り返すこと。 - （３）絶縁基板と、前記基板上に形成され超伝導電気回
路部分を形成する高温超伝導物質と、前記超伝導物質上
に形成されその中に開口を有する絶縁物質と、前記絶縁
物質上に交互に形成された付加的な超伝導物質と絶縁物
質とより成り、前記超伝導物質は前記絶縁物質中に形成
された開口によつて他の層の超伝導物質と電気的に接続
されるようになつていることを特徴とするマルチチップ
用高密度相互接続体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24394888A | 1988-09-13 | 1988-09-13 | |
| US243,948 | 1988-09-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02134882A true JPH02134882A (ja) | 1990-05-23 |
Family
ID=22920761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1238339A Pending JPH02134882A (ja) | 1988-09-13 | 1989-09-13 | 高密度相互接続体の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0358879A3 (ja) |
| JP (1) | JPH02134882A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355889A (ja) * | 1989-07-25 | 1991-03-11 | Furukawa Electric Co Ltd:The | 超電導多層回路の製造方法 |
| CA2054597C (en) * | 1990-10-31 | 1997-08-19 | Hiroshi Inada | Superconducting circuit and a process for fabricating the same |
| US5856275A (en) * | 1990-11-01 | 1999-01-05 | Sumitomo Electric Industries, Ltd. | Superconducting wiring lines and process for fabricating the same |
| WO1993000708A1 (de) * | 1991-06-24 | 1993-01-07 | Forschungszentrum Jülich GmbH | Strukturierte leiterbahnen und verfahren zur herstellung derselben |
| EP0973208B1 (en) * | 1992-07-28 | 2005-04-27 | Nippon Telegraph And Telephone Corporation | Lattice matching device and method for fabricating the same |
| KR950704819A (ko) * | 1992-12-15 | 1995-11-20 | 미리암 디. 메코나헤이 | 전기적 상호 접속 구조체(electrical interconnect structures) |
| US6576544B1 (en) * | 2001-09-28 | 2003-06-10 | Lsi Logic Corporation | Local interconnect |
| US9947441B2 (en) | 2013-11-12 | 2018-04-17 | Varian Semiconductor Equipment Associates, Inc. | Integrated superconductor device and method of fabrication |
| US10158061B2 (en) | 2013-11-12 | 2018-12-18 | Varian Semiconductor Equipment Associates, Inc | Integrated superconductor device and method of fabrication |
| US10157842B1 (en) * | 2017-05-31 | 2018-12-18 | International Business Machines Corporation | Semiconductor device including superconducting metal through-silicon-vias and method of manufacturing the same |
| US10390423B1 (en) * | 2018-05-08 | 2019-08-20 | International Business Machines Corporation | Crosstalk mitigation for PCB to die transition in superconducting devices |
| CN114496915B (zh) * | 2022-01-28 | 2025-03-25 | 中国科学院上海微系统与信息技术研究所 | 应用于超导集成电路的堆栈式电连接结构及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU599223B2 (en) * | 1987-04-15 | 1990-07-12 | Semiconductor Energy Laboratory Co. Ltd. | Superconducting ceramic pattern and its manufacturing method |
-
1989
- 1989-07-12 EP EP19890112791 patent/EP0358879A3/en not_active Withdrawn
- 1989-09-13 JP JP1238339A patent/JPH02134882A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0358879A2 (en) | 1990-03-21 |
| EP0358879A3 (en) | 1991-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11955465B2 (en) | Reducing loss in stacked quantum devices | |
| KR102217205B1 (ko) | 적층된 양자 컴퓨팅 디바이스 내의 집적 회로 소자 | |
| US7541198B2 (en) | Method of forming quantum-mechanical memory and computational devices | |
| JPH02134882A (ja) | 高密度相互接続体の形成方法 | |
| WO2024102504A2 (en) | Systems and methods for fabrication of superconducting integrated circuits having flip-chip arrangements with high coherence devices | |
| US5672569A (en) | Process for fabricating a superconducting circuit | |
| JPS6215869A (ja) | ジヨセフソン素子の作製方法 | |
| US6479139B1 (en) | Superconducting substrate structure and a method of producing such structure | |
| JPH07235700A (ja) | 超伝導超格子結晶デバイス | |
| US5856275A (en) | Superconducting wiring lines and process for fabricating the same | |
| US20250118890A1 (en) | Transmission device and preparation method therefor, and quantum device integration component and quantum computer | |
| JP2757639B2 (ja) | 超電導多層配線 | |
| EP0163795A2 (en) | A method and means for reducing signal propagation losses in very large scale integrated circuits | |
| JPH01289141A (ja) | 超伝導配線 | |
| JP2768276B2 (ja) | 酸化物超電導接合素子 | |
| JPS63248187A (ja) | 超伝導デバイス | |
| Cooksey et al. | Fabrication and characterization of vias for contacting YBa2Cu3O7− x multilayers | |
| EP0586558A1 (en) | Multichip interconnect module including superconductive materials | |
| JPS58125880A (ja) | ジヨセフソン接合素子 | |
| JPH01215042A (ja) | 超伝導配線を具備する半導体装置 | |
| JPH01143369A (ja) | 超伝導接続体装置およびその製造方法 | |
| JPH01130421A (ja) | 超伝導配線 | |
| JPH0374514B2 (ja) | ||
| JPH05152617A (ja) | 超電導シールド層 |