JPH0374514B2 - - Google Patents
Info
- Publication number
- JPH0374514B2 JPH0374514B2 JP60103664A JP10366485A JPH0374514B2 JP H0374514 B2 JPH0374514 B2 JP H0374514B2 JP 60103664 A JP60103664 A JP 60103664A JP 10366485 A JP10366485 A JP 10366485A JP H0374514 B2 JPH0374514 B2 JP H0374514B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- insulator
- contact hole
- etching
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は超電導線路の形成方法、よりくわしく
はコンタクトホール部分の形成方法に関するもの
である。ジヨセフソン接合を含む超電導集積回路
は、ジヨセフソン接合の高速スイツチング特性、
低消費電力特性及び超電導線路の無損失性によ
り、高速信号伝送が可能であり、また、消費電力
が非常に小さいという特徴をもつ。該超電導集積
回路は、ジヨセフソン接合と、多層超電導線路か
らなる多層構造である。この回路を実現する製造
方法としては、信頼性、微細加工性の点ですぐれ
た、Nb等の高融点金属を材料とし、反応性イオ
ンエツチング技術等を用いたドライエツチングプ
ロセスが多用される。
はコンタクトホール部分の形成方法に関するもの
である。ジヨセフソン接合を含む超電導集積回路
は、ジヨセフソン接合の高速スイツチング特性、
低消費電力特性及び超電導線路の無損失性によ
り、高速信号伝送が可能であり、また、消費電力
が非常に小さいという特徴をもつ。該超電導集積
回路は、ジヨセフソン接合と、多層超電導線路か
らなる多層構造である。この回路を実現する製造
方法としては、信頼性、微細加工性の点ですぐれ
た、Nb等の高融点金属を材料とし、反応性イオ
ンエツチング技術等を用いたドライエツチングプ
ロセスが多用される。
該製造方法によれば、超電導集積回路の多層配
線間の電気的接続をとるために層間絶縁層にコン
タクトホールをあける必要がある。回路が高集積
化されればされるほどコンタクトホールの数は多
くなり、コンタクト部分の回路中に占める面積は
大きくなる。従つてコンタクト部分を小さくする
事は回路全体の小型化に非常に有効である。
線間の電気的接続をとるために層間絶縁層にコン
タクトホールをあける必要がある。回路が高集積
化されればされるほどコンタクトホールの数は多
くなり、コンタクト部分の回路中に占める面積は
大きくなる。従つてコンタクト部分を小さくする
事は回路全体の小型化に非常に有効である。
（従来技術とその問題点）
第３図ａ，ｂはコンタクトホール形成法の従来
例を説明するための図である。第３図ａは、超電
導線路の一例を示す平面図であり、ｂはａの
cc′部分の断面図である。第１及び第２の超電導
線路３１，３２は第１のSiO絶縁体層３５の上部
に例えば反応性イオンエツチング法によりパター
ン形成される。この時の線幅はt3３７であり、線
間の幅はt3′３８、またはt4′３９である。続いて
第１、及び第２の超電導線路３１，３２をおおう
ように第２のSiO絶縁体層３４を形成し、次に第
２の超電導線路３２上の第２のSiO絶縁体層３４
にコンタクトホール３６を例えば反応性イオンエ
ツチング法により形成する。コンタクトホール３
６の幅はｗ４１である。該コンタクトホール３６
の上部に第３の超電導線路３３を例えば反応性イ
オンエツチング法によりパターン形成する。前記
第１、第２、第３の超電導線路３１，３２，３３
には例えばNbを選ぶことができる。前記コンタ
クトホール３６形成時のエツチング条件は、SiO
のエツチング速度が、Nbのエツチング速度より
も大なるように設定する。
例を説明するための図である。第３図ａは、超電
導線路の一例を示す平面図であり、ｂはａの
cc′部分の断面図である。第１及び第２の超電導
線路３１，３２は第１のSiO絶縁体層３５の上部
に例えば反応性イオンエツチング法によりパター
ン形成される。この時の線幅はt3３７であり、線
間の幅はt3′３８、またはt4′３９である。続いて
第１、及び第２の超電導線路３１，３２をおおう
ように第２のSiO絶縁体層３４を形成し、次に第
２の超電導線路３２上の第２のSiO絶縁体層３４
にコンタクトホール３６を例えば反応性イオンエ
ツチング法により形成する。コンタクトホール３
６の幅はｗ４１である。該コンタクトホール３６
の上部に第３の超電導線路３３を例えば反応性イ
オンエツチング法によりパターン形成する。前記
第１、第２、第３の超電導線路３１，３２，３３
には例えばNbを選ぶことができる。前記コンタ
クトホール３６形成時のエツチング条件は、SiO
のエツチング速度が、Nbのエツチング速度より
も大なるように設定する。
本従来例の形成方法によれば、コンタクトホー
ル３６下部の第２の超電導線路３２の大きさをコ
ンタクトホール３６よりも目合わせ寸法ｎだけ大
きくする必要がある。なぜなら、コンタクトホー
ルエツチングの時コンタクトホール３６が第２の
超電導線路３２をはみ出したならば、第１のSiO
絶縁体層３５までもがエツチングされてしまい、
もし第１のSiO絶縁体層３５下部に超電導配線層
が存在した場合には、コンタクトホール部で層間
シヨートする可能性があるからである。今、最小
寸法をt0とし、また第１の超電導線路３１と第２
の超電導線路３２との線間幅をコンタクト部で
t4′、それ以外でt3′とした場合、回路の寸法を最
小にするためにt3＝t4′＝ｗ＝t0、とする事が望ま
しい。しかしながら線間幅t3′は目合わせ寸法ｎ
だけ最小寸法t0より大きくなる事になる。集積回
路ではこのようなコンタクト部分が多数使われな
ければならず、線間を最小寸法まで近づける事は
困難である。これらの事から、従来の超電導線路
の形成方法では回路小型化に限界があつた。
ル３６下部の第２の超電導線路３２の大きさをコ
ンタクトホール３６よりも目合わせ寸法ｎだけ大
きくする必要がある。なぜなら、コンタクトホー
ルエツチングの時コンタクトホール３６が第２の
超電導線路３２をはみ出したならば、第１のSiO
絶縁体層３５までもがエツチングされてしまい、
もし第１のSiO絶縁体層３５下部に超電導配線層
が存在した場合には、コンタクトホール部で層間
シヨートする可能性があるからである。今、最小
寸法をt0とし、また第１の超電導線路３１と第２
の超電導線路３２との線間幅をコンタクト部で
t4′、それ以外でt3′とした場合、回路の寸法を最
小にするためにt3＝t4′＝ｗ＝t0、とする事が望ま
しい。しかしながら線間幅t3′は目合わせ寸法ｎ
だけ最小寸法t0より大きくなる事になる。集積回
路ではこのようなコンタクト部分が多数使われな
ければならず、線間を最小寸法まで近づける事は
困難である。これらの事から、従来の超電導線路
の形成方法では回路小型化に限界があつた。
（発明の目的）
本発明の目的は前記従来例の問題点を解決し、
回路の小型化を可能とする超電導線路の形成方法
を提案する事にある。
回路の小型化を可能とする超電導線路の形成方法
を提案する事にある。
（発明の構成）
本発明によれば、少なくとも第１の絶縁体の上
部に第１の超電導配線を形成する第１の工程と、
前記第１の絶縁体の上部かつ前記第１の超電導配
線以外の部分に第２の絶縁体を堆積する第２の工
程と、前記第１の超電導配線と前記第２の絶縁体
の上部に第３の絶縁体を形成する第３の工程と、
該第３の絶縁体のエツチングレートが、前記第１
の超電導配線及び第２の絶縁体のエツチングレー
トより大なる条件のもとで、少なくともその一部
が前記第１の超電導配線にかかるような適当な大
きさのコンタクトホールをエツチングする第４の
工程とを含む事を特徴とする超電導線路の形成方
法が得られる。
部に第１の超電導配線を形成する第１の工程と、
前記第１の絶縁体の上部かつ前記第１の超電導配
線以外の部分に第２の絶縁体を堆積する第２の工
程と、前記第１の超電導配線と前記第２の絶縁体
の上部に第３の絶縁体を形成する第３の工程と、
該第３の絶縁体のエツチングレートが、前記第１
の超電導配線及び第２の絶縁体のエツチングレー
トより大なる条件のもとで、少なくともその一部
が前記第１の超電導配線にかかるような適当な大
きさのコンタクトホールをエツチングする第４の
工程とを含む事を特徴とする超電導線路の形成方
法が得られる。
（発明の作用）
反応性イオンエツチング等のドライエツチング
プロセスにおいてはウエハー上のエツチングの不
均一性や成膜時の膜厚のバラツキ等によりある程
度のオーバーエツチングが必要となる。そのた
め、被エツチング物とその下地材料とのエツチン
グ速度比が大なる事が重要となる。本発明におい
て第２の絶縁体及び超電導配線のエツチング速度
が第３の絶縁体のエツチング速度よりも小さくな
るような条件のもとで、第３の絶縁体にコンタク
トホールをエツチングすれば、もしコンタクトホ
ールが超電導配線より大きな場合でも、第２の絶
縁体でエツチングをとめる事ができる。従つてコ
ンタクト部分での層間シヨートを防ぐ事ができ
る。そのため配線の幅をコンタクトの有無にかか
わらず決める事が可能となる。
プロセスにおいてはウエハー上のエツチングの不
均一性や成膜時の膜厚のバラツキ等によりある程
度のオーバーエツチングが必要となる。そのた
め、被エツチング物とその下地材料とのエツチン
グ速度比が大なる事が重要となる。本発明におい
て第２の絶縁体及び超電導配線のエツチング速度
が第３の絶縁体のエツチング速度よりも小さくな
るような条件のもとで、第３の絶縁体にコンタク
トホールをエツチングすれば、もしコンタクトホ
ールが超電導配線より大きな場合でも、第２の絶
縁体でエツチングをとめる事ができる。従つてコ
ンタクト部分での層間シヨートを防ぐ事ができ
る。そのため配線の幅をコンタクトの有無にかか
わらず決める事が可能となる。
以下本発明の実施例について図面を用いて説明
する。
する。
実施例 １
第１図ａ，ｂは本発明の第１の実施例を説明す
るための図である。第１図ａは第１の実施例の平
面図を示したもので、第１図ｂは第１図ａの
AA′における断面図である。第１の絶縁体層５、
例えば抵抗加熱蒸着により形成されるSiO膜、あ
るいはスピン塗布及びベーキングにより形成され
るシリカフイルム、あるいはバイアススパツタ法
により形成されるSiO膜等の上部に超電導層、例
えばNb膜をスパツタ蒸着法により堆積する。続
いてホトレジストを所望のパターンにパターニン
グして、該レジストマスクをエツチングマスクと
して、例えば反応性イオンエツチング法により第
１、第２の超電導線路１，２を形成する。次に、
第２の絶縁体層１０例えば電子ビーム蒸着法によ
り形成されるAl2O3膜等を堆積した後、ホトレジ
ストマスクを除去し、第１、第２の超電導線路
１，２の平坦化を行う。前記第１、第２の超電導
線路１，２及び第２の絶縁体層１０の上部に第３
の絶縁体層４、例えば抵抗加熱蒸着法により形成
されるSiO膜、あるいはスピン塗布及びベーキン
グにより形成されるシリカフイルム、あるいはバ
イアススパツタ法により形成されるSiO膜などを
堆積する。該第２の絶縁体層４上に、少なくとも
その一部が前記第２の超電導線路２にかかるよう
な開口部をもつエツチングマスクをホトレジスト
により形成し、このエツチングマスクを通し、第
３の絶縁体層を例えば反応性イオンエツチング法
によりエツチングしてコンタクトホール６を形成
する。この時のエツチング条件は、第３の絶縁体
のエツチング速度が超電導線路及び第２の絶縁体
のエツチング速度より大なるように設定する。続
いてエツチングマスクを除去した後、該第３の絶
縁体層４及びコンタクトホール６の上部に超電導
層、例えばNb膜をスパツタ蒸着法によりコンタ
クトホール６の深さ以上の膜厚で堆積し、例えば
反応性イオンエツチング法により第３の超電導線
路３を形成する。該第３の超電導線路３と前記第
２の超電導線路２とは前記コンタクトホール６を
介して電気的に接続される。
るための図である。第１図ａは第１の実施例の平
面図を示したもので、第１図ｂは第１図ａの
AA′における断面図である。第１の絶縁体層５、
例えば抵抗加熱蒸着により形成されるSiO膜、あ
るいはスピン塗布及びベーキングにより形成され
るシリカフイルム、あるいはバイアススパツタ法
により形成されるSiO膜等の上部に超電導層、例
えばNb膜をスパツタ蒸着法により堆積する。続
いてホトレジストを所望のパターンにパターニン
グして、該レジストマスクをエツチングマスクと
して、例えば反応性イオンエツチング法により第
１、第２の超電導線路１，２を形成する。次に、
第２の絶縁体層１０例えば電子ビーム蒸着法によ
り形成されるAl2O3膜等を堆積した後、ホトレジ
ストマスクを除去し、第１、第２の超電導線路
１，２の平坦化を行う。前記第１、第２の超電導
線路１，２及び第２の絶縁体層１０の上部に第３
の絶縁体層４、例えば抵抗加熱蒸着法により形成
されるSiO膜、あるいはスピン塗布及びベーキン
グにより形成されるシリカフイルム、あるいはバ
イアススパツタ法により形成されるSiO膜などを
堆積する。該第２の絶縁体層４上に、少なくとも
その一部が前記第２の超電導線路２にかかるよう
な開口部をもつエツチングマスクをホトレジスト
により形成し、このエツチングマスクを通し、第
３の絶縁体層を例えば反応性イオンエツチング法
によりエツチングしてコンタクトホール６を形成
する。この時のエツチング条件は、第３の絶縁体
のエツチング速度が超電導線路及び第２の絶縁体
のエツチング速度より大なるように設定する。続
いてエツチングマスクを除去した後、該第３の絶
縁体層４及びコンタクトホール６の上部に超電導
層、例えばNb膜をスパツタ蒸着法によりコンタ
クトホール６の深さ以上の膜厚で堆積し、例えば
反応性イオンエツチング法により第３の超電導線
路３を形成する。該第３の超電導線路３と前記第
２の超電導線路２とは前記コンタクトホール６を
介して電気的に接続される。
本発明の形成方法によれば、コンタクトホール
６の形成時に、エツチングの不均一や膜厚のバラ
ツキなどの理由で、コンタクトホール部分をオー
バーエツチングしたとしても、エツチングは第２
の絶縁体層１０でストツプされる。従つてもし、
第１の絶縁体層５の下部に超電導層が存在した場
合にも、コンタクトホール６部分での層間シヨー
トなどのエラーが生じる可能性はない。そのため
第１及び第２の超電導線路１，２の線路t1７及び
線間幅t1′８を、コンタクトホールの有無にかか
わりなく最小寸法t0と選ぶことができ、回路の小
型化がはかれる。この時コンタクトホールの幅
は、第２の超電導線路の線幅に目合わせ寸法2n
を加えたものとする事が適当である。コンタクト
ホール６の深さは、第３の絶縁体層４の膜厚で決
まり、第３の超電導線路３の膜厚を設定する事が
容易である。また第１、第２の超電導線路は、第
２の絶縁体層の膜厚を適当に選ぶ事で平坦下でき
る。さらに、第１の絶縁体層５の膜厚は薄く選ぶ
事が可能であり、第１、第２の超電導線路１，２
のインダクタンスを低くする事ができる。この事
は回路を高速化にもつながる。
６の形成時に、エツチングの不均一や膜厚のバラ
ツキなどの理由で、コンタクトホール部分をオー
バーエツチングしたとしても、エツチングは第２
の絶縁体層１０でストツプされる。従つてもし、
第１の絶縁体層５の下部に超電導層が存在した場
合にも、コンタクトホール６部分での層間シヨー
トなどのエラーが生じる可能性はない。そのため
第１及び第２の超電導線路１，２の線路t1７及び
線間幅t1′８を、コンタクトホールの有無にかか
わりなく最小寸法t0と選ぶことができ、回路の小
型化がはかれる。この時コンタクトホールの幅
は、第２の超電導線路の線幅に目合わせ寸法2n
を加えたものとする事が適当である。コンタクト
ホール６の深さは、第３の絶縁体層４の膜厚で決
まり、第３の超電導線路３の膜厚を設定する事が
容易である。また第１、第２の超電導線路は、第
２の絶縁体層の膜厚を適当に選ぶ事で平坦下でき
る。さらに、第１の絶縁体層５の膜厚は薄く選ぶ
事が可能であり、第１、第２の超電導線路１，２
のインダクタンスを低くする事ができる。この事
は回路を高速化にもつながる。
実施例 ２
第２図ａ，ｂは、本発明の第２の実施例を説明
するための図である。第２図ａは第２の実施例の
平面図を示したもので、第２図ｂは第２図ａの
BB′における断面図である。第１の絶縁体層１
５、例えば抵抗加熱蒸着により形成されるSiO
膜、あるいはスピン塗布及びベーキングにより形
成されるシリカフイルム、あるいはバイアススパ
ツタ法により形成されるSiO2膜等の上部に超電
導層、例えばNb膜をスパツタ蒸着法により堆積
する。続いてホトレジストを所望のパターンにパ
ターニングし、該レジストマスクをエツチングマ
スクとして、例えば反応性イオンエツチング法に
より第１、第２の超電導線路１１，１２を形成す
る。次に、第４の絶縁体層２１例えば抵抗加熱蒸
着により形成されるSiO膜等を堆積し、続いて第
２の絶縁体層１６、例えば電子ビーム蒸着法によ
り形成されるAl2O3膜等を堆積した後、ホトレジ
ストマスクを除去し、第１、第２の超電導線路１
１，１２の平坦化を行う。前記第１、第２の超電
導線路１１，１２及び第２の絶縁体層１６の上部
に第３の絶縁体層４例えば抵抗加熱蒸着法により
形成されるSiO膜あるいはスピン塗布及びベーキ
ングにより形成されるシリカフイルム、あるいは
バイアススパツタ法により形成されるSiO膜など
を堆積する。該第２の絶縁体層１４上に、少なく
ともその一部が前記第２の超電導線路１２にかか
るような開口部をもつエツチングマスクをホトレ
ジストにより形成し、このエツチングマスクを通
し、第３の絶縁体層１４を例えば反応性イオンエ
ツチング法によりエツチングしてコンタクトホー
ル１７を形成する。この時のエツチング条件は、
第３の絶縁体のエツチング速度が、超電導線路及
び第２の絶縁体のエツチング速度より大なるよう
に設定する。続いてエツチングマスクを除去した
後、該第３の絶縁体層１４及びコンタクトホール
１７の上部に超電導層、例えばNb膜をスパツタ
蒸着法によりコンタクトホール１７を深さ以上の
膜厚で堆積し、例えば反応性イオンエツチング法
により第３の超電導線路１３を形成する。該第３
の超電導線路１３と前記第２の超電導線路１２と
は前記コンタクトホール１７を介して電気的に接
続される。
するための図である。第２図ａは第２の実施例の
平面図を示したもので、第２図ｂは第２図ａの
BB′における断面図である。第１の絶縁体層１
５、例えば抵抗加熱蒸着により形成されるSiO
膜、あるいはスピン塗布及びベーキングにより形
成されるシリカフイルム、あるいはバイアススパ
ツタ法により形成されるSiO2膜等の上部に超電
導層、例えばNb膜をスパツタ蒸着法により堆積
する。続いてホトレジストを所望のパターンにパ
ターニングし、該レジストマスクをエツチングマ
スクとして、例えば反応性イオンエツチング法に
より第１、第２の超電導線路１１，１２を形成す
る。次に、第４の絶縁体層２１例えば抵抗加熱蒸
着により形成されるSiO膜等を堆積し、続いて第
２の絶縁体層１６、例えば電子ビーム蒸着法によ
り形成されるAl2O3膜等を堆積した後、ホトレジ
ストマスクを除去し、第１、第２の超電導線路１
１，１２の平坦化を行う。前記第１、第２の超電
導線路１１，１２及び第２の絶縁体層１６の上部
に第３の絶縁体層４例えば抵抗加熱蒸着法により
形成されるSiO膜あるいはスピン塗布及びベーキ
ングにより形成されるシリカフイルム、あるいは
バイアススパツタ法により形成されるSiO膜など
を堆積する。該第２の絶縁体層１４上に、少なく
ともその一部が前記第２の超電導線路１２にかか
るような開口部をもつエツチングマスクをホトレ
ジストにより形成し、このエツチングマスクを通
し、第３の絶縁体層１４を例えば反応性イオンエ
ツチング法によりエツチングしてコンタクトホー
ル１７を形成する。この時のエツチング条件は、
第３の絶縁体のエツチング速度が、超電導線路及
び第２の絶縁体のエツチング速度より大なるよう
に設定する。続いてエツチングマスクを除去した
後、該第３の絶縁体層１４及びコンタクトホール
１７の上部に超電導層、例えばNb膜をスパツタ
蒸着法によりコンタクトホール１７を深さ以上の
膜厚で堆積し、例えば反応性イオンエツチング法
により第３の超電導線路１３を形成する。該第３
の超電導線路１３と前記第２の超電導線路１２と
は前記コンタクトホール１７を介して電気的に接
続される。
本発明の形成方法によれば、コンタクトホール
１７の形成時に、エツチングの不均一や膜厚のバ
ラツキなどの理由で、コンタクトホール部分をオ
ーバエツチング行なつたとしても、エツチングは
第２の絶縁体層１６でストツプされる。従つても
し、第１の絶縁体層１５の下部に超電導層が存在
した場合にも、コンタクトホール１７部分での層
間シヨートなどのエラーが生じる可能性はない。
そのため第１及び第２の超電導線路１１，１２の
線幅t1１８、及び線間幅t1′１９を、コンタクトホ
ールの有無にかかわりなく最小寸法t0と選ぶこと
ができ、回路の小型化がはかれる。この時コンタ
クトホールの幅は、第２の超電導線路の線幅に目
合わせ寸法2nを加えたものとする事が適当であ
る。コンタクトホール１７の深さは、第３の絶縁
体層１４の膜厚で決まり、第３の超電導線路１３
の膜厚を設定する事が容易である。また第１、第
２の超電導線路は、第２及び第４の絶縁体層の膜
厚を適当に選ぶことで平坦下できる。さらに、第
１の絶縁体層１５の膜厚は薄く選ぶ事が可能であ
り、第１、第２の超電導線路１１，１２のインダ
クタンスを低くする事ができる。この事は回路の
高速化にもつながる。
１７の形成時に、エツチングの不均一や膜厚のバ
ラツキなどの理由で、コンタクトホール部分をオ
ーバエツチング行なつたとしても、エツチングは
第２の絶縁体層１６でストツプされる。従つても
し、第１の絶縁体層１５の下部に超電導層が存在
した場合にも、コンタクトホール１７部分での層
間シヨートなどのエラーが生じる可能性はない。
そのため第１及び第２の超電導線路１１，１２の
線幅t1１８、及び線間幅t1′１９を、コンタクトホ
ールの有無にかかわりなく最小寸法t0と選ぶこと
ができ、回路の小型化がはかれる。この時コンタ
クトホールの幅は、第２の超電導線路の線幅に目
合わせ寸法2nを加えたものとする事が適当であ
る。コンタクトホール１７の深さは、第３の絶縁
体層１４の膜厚で決まり、第３の超電導線路１３
の膜厚を設定する事が容易である。また第１、第
２の超電導線路は、第２及び第４の絶縁体層の膜
厚を適当に選ぶことで平坦下できる。さらに、第
１の絶縁体層１５の膜厚は薄く選ぶ事が可能であ
り、第１、第２の超電導線路１１，１２のインダ
クタンスを低くする事ができる。この事は回路の
高速化にもつながる。
（発明の効果）
本発明の超電導線路の形成方法によれば、超電
導線路の線幅及び線間を、コンタクトホールの有
無にかかわらず、最小寸法とすることができ、回
路を大幅に小型化することが可能でる。またコン
タクトホールの最大深さが確定され、上部線路の
膜厚を設定する事が容易である。さらに第２の、
及び第４の絶縁体の膜厚を選ぶことにより超電導
配線の平坦化がはかれる。
導線路の線幅及び線間を、コンタクトホールの有
無にかかわらず、最小寸法とすることができ、回
路を大幅に小型化することが可能でる。またコン
タクトホールの最大深さが確定され、上部線路の
膜厚を設定する事が容易である。さらに第２の、
及び第４の絶縁体の膜厚を選ぶことにより超電導
配線の平坦化がはかれる。
第１図、第２図は本発明の実施例を説明するた
めの図で、第１図ａは第１の実施例の平面図、第
１図ｂは第１の実施例の断面図である。第２図ａ
は第２の実施例の平面図、第２図ｂは第２の実施
例の断面図である。第３図は本発明の従来例を説
明するための図で、第３図ａは従来例の平面図、
第３図ｂは従来例の断面図である。 それぞれの図において、１，１１，３１……第
１の超電導線路、２，１２，３２……第２の超電
導線路、３，１３，３３……第３の超電導線路、
５，１５，３５……第１の絶縁体層、１０，１
６，３４……第２の絶縁体層、４，１４……第３
の絶縁体層、２１……第４の絶縁体層、６，１
７，３６……コンタクトホール、７，１８，３８
……超電導線路の線幅、８，１９，３８，３９…
…超電導線路間の幅、９，２０，４０……目合わ
せ寸法、４１……コンタクトホールの幅を示す。
めの図で、第１図ａは第１の実施例の平面図、第
１図ｂは第１の実施例の断面図である。第２図ａ
は第２の実施例の平面図、第２図ｂは第２の実施
例の断面図である。第３図は本発明の従来例を説
明するための図で、第３図ａは従来例の平面図、
第３図ｂは従来例の断面図である。 それぞれの図において、１，１１，３１……第
１の超電導線路、２，１２，３２……第２の超電
導線路、３，１３，３３……第３の超電導線路、
５，１５，３５……第１の絶縁体層、１０，１
６，３４……第２の絶縁体層、４，１４……第３
の絶縁体層、２１……第４の絶縁体層、６，１
７，３６……コンタクトホール、７，１８，３８
……超電導線路の線幅、８，１９，３８，３９…
…超電導線路間の幅、９，２０，４０……目合わ
せ寸法、４１……コンタクトホールの幅を示す。
Claims (1)
- １ 少なくとも第１の絶縁体の上部に第１の超電
導配線を形成する第１の工程と、前記第１の絶縁
体の上部かつ前記第１の超電導配線以外の部分に
第２の絶縁体を堆積する第２の工程と、前記第１
の超電導配線と前記第２の絶縁体の上部に第３の
絶縁体を形成する第３の工程と、該第３の絶縁体
のエツチング速度が、前記第１の超電導配線及び
第２の絶縁体のエツチング速度より大なる条件の
もとで、少なくともその一部が前記第１の超電導
配線にかかるような適当な大きさのコンタクトホ
ールをエツチングする第４の工程とを含む事を特
徴とする超電導線路の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60103664A JPS61263181A (ja) | 1985-05-17 | 1985-05-17 | 超電導線路の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60103664A JPS61263181A (ja) | 1985-05-17 | 1985-05-17 | 超電導線路の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263181A JPS61263181A (ja) | 1986-11-21 |
| JPH0374514B2 true JPH0374514B2 (ja) | 1991-11-27 |
Family
ID=14360051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60103664A Granted JPS61263181A (ja) | 1985-05-17 | 1985-05-17 | 超電導線路の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263181A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817689A (ja) * | 1981-07-24 | 1983-02-01 | Fujitsu Ltd | ジヨセフソン回路の製造方法 |
| JPS605235A (ja) * | 1983-06-23 | 1985-01-11 | 井関農機株式会社 | 穀粒供給装置 |
-
1985
- 1985-05-17 JP JP60103664A patent/JPS61263181A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61263181A (ja) | 1986-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172004A (en) | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias | |
| US4554567A (en) | Superconductive integrated circuit incorporating a magnetically controlled interferometer | |
| US5897367A (en) | Low inductance superconductive integrated circuit | |
| US4289834A (en) | Dense dry etched multi-level metallurgy with non-overlapped vias | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| KR100435137B1 (ko) | 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법 | |
| JPH0444438B2 (ja) | ||
| US4176029A (en) | Subminiature bore and conductor formation | |
| US4263603A (en) | Subminiature bore and conductor formation | |
| JPH05102547A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0766462A (ja) | 超伝導回路 | |
| JP2938341B2 (ja) | 同軸構造の配線の形成方法 | |
| KR950006343B1 (ko) | 반도체 장치의 제조방법 | |
| US4797375A (en) | Fabrication of metal interconnect for semiconductor device | |
| JP2563180B2 (ja) | 半導体装置の製造方法 | |
| JPS61263181A (ja) | 超電導線路の形成方法 | |
| JPH0376791B2 (ja) | ||
| JPS6260241A (ja) | 多層配線構造の製造方法 | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| US4979012A (en) | Semiconductor device with bonding pad contacts | |
| KR100361210B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP2000012683A (ja) | 集積回路とその製造方法 | |
| JPS61244078A (ja) | 超伝導線路の作製方法 | |
| JPH01289142A (ja) | 垂直配線構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |