JPH02134909A - フィードバックくし形フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気記録再生装置の再生搬送色信号のノイズ除
去のためのフィードバックくし形フィルタに係り、特に
これをディジタル処理にて実現する手段に関する。

〔従来の技術〕

従来、アナログ処理による再生搬送色信号のフィードバ
ックくし形フィルタに関しては、アイ・イー・イー・イ
ー、トランザクション　オン　コンシューマ　エレクト
ロニクス、シー　イー２９ナンバー　３　１９８３年８
月、第１７９頁から第１９３頁（Ｉ　Ｅ　Ｅ　Ｅ　、　
Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎＣｏｎｓｕｍｅｒ　Ｅ
　１ｅｃｔｒｏｎｉｃｓ、　Ｖｏｌ　、　ＣＥ　−２９
Ｎα３Ａｕｇｕｓｔ　　１９８３　　ｐ１７９−ｐ１９
３）において論しられている。

次にこれに関し、第２図を用いて簡単に説明する。第２
図は、従来のアナログ処理によるフィードバックくし形
フィルタのブロック図の一例を示しており、１は搬送色
信号入力端子、１４は搬送色信号出力端子、１５．１９
は減算器、１８は加算器、１６は遅延線、］７は乗算器
である。遅延線１６は、ガラス遅延線等が用いられ、１
水１１ル走査期間分の信号が遅延される。ここで搬送色
信号入力端子１より入力された搬送色信号は、フィルタ
リンク処理をされて、搬送色信号出力端子１４から出力
され、その伝達関数Ｈ（Ｓ）をブロック図から求めると
次式のようになる。

（Ｄ式より周波数応答を求めると、周波数１／ｌｌ）ご
とに通過帯域が存在するくし形フィルタになっていて、
通過帯域幅はフィードバック係数Ｋによって決まってい
ることがわかる。搬送色信号のスペクトラムは、周波数
１７で。ごとに立っているため、このフィルタを通すこ
とにより、搬送色信号に乗っているクロス１−一りやノ
イズを除去することが可能になる。

〔発明が解決しようとする課題〕

上記従来技術は、アナロク遅延線を用いており所望のフ
ィルタ特性を得るためには、遅延の時間と大きさとを調
整する必要があった。Ｓ／Ｎ比を良くするためには、フ
ィードバック係数にの値を大きくしてフィルタの通過帯
域を狭くする必要があるが、このためには、遅延時間を
正確に合わせなくてはならず、調整が非常に微妙になっ
てしまうという問題があった。

これを解決するためには、信号をディジタル処理すると
いう方法があるが、上記従来技術は、そのままディジタ
ル化することができない。というのは、ディジタル演算
処理は、アナログと比較して時間がかかるため、第２図
における、３つの加減算器の２つの入力信号の時間差を
、正確に１水平走査時間にすることはできないのである
。

本発明の目的は、ディジタル演算処理に適したフィード
バックくし形フィルタを実現し、無調整化と性能の安定
化を計ることにある。

〔課題を解決するための手段〕

基準クロック発生器、Ａ／Ｄ変換器、Ｄ／Ａ変換器、２
つの減算器、２つの乗算器、１水平走査期間分データを
遅延するメモリ、基本クロックに同期してデータを遅延
する遅延器を設け、Ａ　／　ｌ’）変換器の出力を第１
の減算器へ入力し、その出力をメモリにて遅延した後、
第１の乗算器で乗算処理を行なって第１の減算器のもう
一方の入力端子へフィードバックする。さらに、第１の
減算器の出力とメモリの出力とを第２の減算器に入力し
、その出力を第２の乗算器に入力し、第２の乗算器の出
力をＤ／Ａ変換して、アナログの搬送色信号出力を得る
。またフィードバックループ内およびメモリの出力から
第２の減算器の入力までの経路に遅延器を挿入し、遅延
器の段数を、減算器における２つの入力データの時間差
が１−水平走査期量分になるように設定する。また基準
クロック発生器は、搬送波に同期した基準クロックを発
生し、Ａ／Ｄ変換のサンプリングクロック及び遅延器の
タイミング等に使われる。以上により本発明の目的は達
成される。

〔作用〕

上記の構成をとることにより、ディジタル演算によって
データの遅延が生じた場合でも、遅延器の遅延の段数を
選択することにより、２カ所の減算器の、それぞれ２つ
の入力信号の時間差を、１−水平走査ｊｔｌＪ　ｌ’ｊ
υ分に合わせることが可能になる。また、伝達関数も従
来のアナログ方式と同じものが得られ、くし形フィルタ
となる。

さらに、基準タロツクに同期したテイジタル演算により
処理が行なわれるので、無調整で正確な特性のフィルタ
を得ることが可能しこなる。。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図において、１は搬送色信号入力端子。

１４は搬送色信号出力端子、２はＡ／Ｄ変換器、１：３
はＤ／Ａ変換器、二３，５は減算器、７，１１は乗算器
、４，１０は単位遅延器、６，９，１．２は遅延器、８
はメモリである。

次にこの実施例の動作について説明する。磁気記録ｒｌ
生装置から両生された信号のうち色信号は搬送色信号に
復調され搬送色信号入力端子１に入力される。この信号
はＡ／Ｄ変換器２にて基準タロツクでサンプリングされ
てテイジタルデータしこなる。ここで基準タロツクは搬
送波に同期しているタロツクでＰ　Ｌ　Ｔ、等により作
られる。（図示はしていない）。通常、搬送波周波数を
Ｉ’ｓｃとした場合、基準クロックとしては４　ｆｓｃ
が使用される。

Ａ　／　Ｌ’）変換器２の出力データは、減算器；うに
入力され、減算処理が行なわれる。減算されたデータは
、単位遅延器４に入力され、基準タロツク１つ分の遅延
が行なわれる。この単位遅延器４はデータの時間ばらつ
きを揃えるために挿入されている。つまりディジタル演
算処理は、演算回路を構成している論理素子の遅延時間
のために時間がかかる。データのピッＩ〜数が増えると
、桁上がりが増え、ピッ１〜ごとのデータのばらつきが
大きくなってくる。ディジタルデータは基準タロツクこ
とに、次々と送られてくるので、データのばらつきが累
積すると、サンプリングタイミングの違ったデータが混
じってしまう。よって、ところどころでデータを揃える
必要がある。このために減算処理した後に、基準タロツ
クにてデータを揃えるという操作をする。これが結果的
に１−タロツク分の遅延となっている。

次に単位遅延４から出力されたデータは、メモリ８に入
力され、ｒｎクロック分たけデータが遅延される。ｍク
ロックは、］水平走査期間よりわずかに短い時間に設定
される。（これに関しては、後述する。） メモリ８から出力されたデータは、乗算器７、及び遅延
器６を通して減算器３の入力に戻されて、負帰還ループ
が形成される。乗算器７では、あらかじめ設定されたに
、という定数が掛けられ、この操作で生じたばらつきを
揃えるためにＰクロツタ分のデータの遅延か生じる。乗
算処理は、データのビットの左右へのシフト及び加算処
理の組み合わせで行なわれるため処理が複雑であり、デ
ータの遅延量が大きい。よって処理の途中でデータのタ
イミングを揃える必要が生じる。本発明においては、Ｐ
回タイミング゛を揃える操作が行なわれ、Ｐクロックの
遅延器が入っているのと等価になる。

つまり、第１図においては、乗算器７と遅延器６は、分
けて描いであるが、実際は、両者は一体となっている。

単位遅延４から出力されたデータは、減算器５にも入力
される。減算器５のもう一方の入力は、メモリ８の出力
を遅延器９にてｒ）タロツク分遅延した信号である。減
算器５の出力は、前述の理由により、単位遅延］０に入
力され、その後、乗算器１１、遅延器１２を通って、１
−）／△変換器１コうに入力され、アナログ搬送色信号
となって搬送色信号出力端子１−４から出力される。こ
こでデータが乗算器１１ではに２倍の値になり、前述の
理由によりＰクロックの遅延が発生する。

以上が第１図における各ブロックの動作である。

次に、このブロック図における人出力特性について述べ
る。ロジック部における伝達関数Ｈ（７，）はブロック
図より次のように書ける。

ここで、基本クロックとして、前述のように４ｆｓｃな
る周波数のタロツクを使用すると、ＮＴＳＣ規格のＵ’
　Ｖ信号では〕水平走査期間は９」０りロックとなる。

そしてメモリ８の遅絨量ｒｎと遅延器９の遅延量ｎを次
式を満たすように設定する。

ｍ　＋　ｐ　＋　１　＝　９１０−（３）ｍ　＋　ｎ　
＝　９１０・・・・・・・・・・・・（４）このように
することによって、減算器３及び減算器５の２つの入力
信号の時間差が、それぞれ９１０クロツクとなり、正確
に１水平走査期間の時間差のデータの減算が行なえるこ
とになる。

次に（３）、（４）を（２）に代入すると次式を得る。

１−Ｚ−’”：、。・・・・・・（５）Ｈ（Ｚ）＝Ｋ・
・Ｚ−”　１＋に、Ｚ−またここで に＋１．”””　　１　・・・・・・・・・・・・（６
）ｘ、＝　　Ｋ Ｋ　＋、１ とおくと（５）式は １　　ｚ−９１０ Ｈ（Ｚ）＝Ｚす２・１．＋Ｋ（１＋Ｚ−”□。）・・・
（７）となり、従来例で示したアナログフィードバック
くし形フィルタと同じ周波数特性をもつディジタルフィ
ルタとなっていることがわかる。

以上、本発明の詳細な説明したが１本実施例の構成をと
ることにより、ディジタル演算の遅延の影響を遅延量ｍ
とＴ】の設定によりなくすことができ、フィードバック
係数にの値を、定数Ｋ　１１１に２により与えることが
できる。

〔発明の効果〕

本発明によれば、ディジタル処理にて、フィードバック
くし形フィルタを実現でき、それは基本クロック単位の
演算により動作するので、アナログ方式において必要だ
った微妙な遅延時間の調整が不要となり、正確で安定な
フィルタ特性を得ることができるという効果がある。

【図面の簡単な説明】

第１図は、本発明の実施例を示すブロック図。 第２図は、従来のブロック図である。 ２・・・Ａ／Ｄ変換器、３，５・・・減算器、４．１０
・・・単位遅延器、６，９，１．２・・・遅延器、７．
１１・・・乗算器、８・・・メモリ、１３・・・Ｄ／Ａ
変換器、１６・・・遅延線。

Claims (1)

1. 【特許請求の範囲】 １、ビデオ信号における搬送色信号の搬送波に同期した
   基準クロックを発生する手段と、搬送色信号をＡ／Ｄ変
   換する手段と、ディジタルデータをＤ／Ａ変換する手段
   と、１水平走査期間分のデータを遅延するメモリと、デ
   ータの減算処理を行なう２つの減算器と、データに対し
   て所定の定数を乗算する乗算器とを備え、搬送色信号を
   基準クロックにてサンプリングしてＡ／Ｄ変換したデー
   タを、第１の減算器に入力し、第１の減算器の出力をメ
   モリにて遅延した後、乗算器に入力してデータの乗算処
   理を行ない、そのデータを第１の減算器のもう一方の入
   力端に入力して、前記Ａ／Ｄ変換後のデータから減ずる
   ことにより負帰還ループを構成し、さらに、第１の減算
   器の出力とメモリの出力を第２の減算器に入力し、第１
   の減算器の出力からメモリの出力を減じたデータを、第
   ２の減算器の出力として得て、これをＤ／Ａ変換するこ
   とにより、ノイズ成分を減じた搬送色信号を得ることを
   特徴とするフィードバックくし形フィルタ。 ２、請求項１において、第２の乗算器を設け、これを第
   １の減算器の前または第２の減算器の後に入れて、適当
   な定数の乗算処理を行なうことにより、第１の乗算器の
   乗算する定数を変えてフィードバックの係数を変化させ
   ても、一定の大きさのＤ／Ａ変換出力を得ることが可能
   なフィードバックくし形フィルタ。 ３、請求項１又は２において、基準クロックに同期して
   データを遅延する遅延手段を設け、フィードバックルー
   プ内、およびメモリの出力から第２の減算器の入力まで
   の経路に遅延手段を挿入し、減算器における２つの入力
   データの時間差が１水平走査期間分になるように、それ
   ぞれの遅延手段の遅延の段数が設定されていることを特
   徴とするフィードバックくし形フィルタ。