JPH06268477A - 標本化周波数変換器 - Google Patents
標本化周波数変換器Info
- Publication number
- JPH06268477A JPH06268477A JP5252012A JP25201293A JPH06268477A JP H06268477 A JPH06268477 A JP H06268477A JP 5252012 A JP5252012 A JP 5252012A JP 25201293 A JP25201293 A JP 25201293A JP H06268477 A JPH06268477 A JP H06268477A
- Authority
- JP
- Japan
- Prior art keywords
- sampling frequency
- signal
- sampled data
- filter
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 構成が簡単であり、かつ複数の標本化周波数
間の補間を伴う変換を高精度に行うことができる標本化
周波数変換器を提供する。 【構成】 標本化周波数変換器は、近似する比の１つに
よって規定された１組のフィルタ１１６の中から補間フ
ィルタ１１６を選択する回路１２２、その近似比によっ
て表されるエラーの大きさをモニターするマイクロコン
ピュータ１１８を含む。このモニターされたエラーが閾
値よりも大きくなるとき、変換器は、他の近似比に基づ
いて、フィルタ１１６が選択される規定を変更する。
間の補間を伴う変換を高精度に行うことができる標本化
周波数変換器を提供する。 【構成】 標本化周波数変換器は、近似する比の１つに
よって規定された１組のフィルタ１１６の中から補間フ
ィルタ１１６を選択する回路１２２、その近似比によっ
て表されるエラーの大きさをモニターするマイクロコン
ピュータ１１８を含む。このモニターされたエラーが閾
値よりも大きくなるとき、変換器は、他の近似比に基づ
いて、フィルタ１１６が選択される規定を変更する。
Description
【０００１】
【産業上の利用分野】本発明は、標本化されたデータ信
号を再標本化して他の標本化されたデータ信号を生成
し、その２つの標本化されたデータ信号が異なる標本化
周波数を有するような標本周波数変換器に関する。本発
明は、特に、２つの比較的大きな素数の比として表され
得るそれぞれの標本化周波数を有する信号を再標本化す
る変換器に関する。
号を再標本化して他の標本化されたデータ信号を生成
し、その２つの標本化されたデータ信号が異なる標本化
周波数を有するような標本周波数変換器に関する。本発
明は、特に、２つの比較的大きな素数の比として表され
得るそれぞれの標本化周波数を有する信号を再標本化す
る変換器に関する。
【０００２】
【従来の技術】標本化周波数変換器は、信号を有する情
報を１つのフォーマットから他のコードへ変換するため
の変換器としてよく知られている。そのような変換器は
一般に、データ遠隔測定法、音響信号処理および映像信
号標準変換に用いられる。
報を１つのフォーマットから他のコードへ変換するため
の変換器としてよく知られている。そのような変換器は
一般に、データ遠隔測定法、音響信号処理および映像信
号標準変換に用いられる。
【０００３】具体例としての映像信号標準変換器は、
「ディジタル映像信号を変換するためのシステムおよび
その方法」と題された米国特許第５，０５７，９１１号
に記載されており、ディジタル再標本化技術に関する教
示のため引用することによって導入される。
「ディジタル映像信号を変換するためのシステムおよび
その方法」と題された米国特許第５，０５７，９１１号
に記載されており、ディジタル再標本化技術に関する教
示のため引用することによって導入される。
【０００４】上記引用された特許において記載された標
準変換器は、１３．５ＭＨｚの名目上の標本化周波数を
有する映像信号を、国立テレビジョン規格委員会（ＮＴ
ＳＣ）基準と適合する１４．３１８１８ＭＨｚ（以下、
１４．３ＭＨｚ）の標本化周波数を有するディジタル信
号に変換する。これらの２つの標本化周波数の比は、３
３対３５の比にぴったりと一致している。
準変換器は、１３．５ＭＨｚの名目上の標本化周波数を
有する映像信号を、国立テレビジョン規格委員会（ＮＴ
ＳＣ）基準と適合する１４．３１８１８ＭＨｚ（以下、
１４．３ＭＨｚ）の標本化周波数を有するディジタル信
号に変換する。これらの２つの標本化周波数の比は、３
３対３５の比にぴったりと一致している。
【０００５】従って、引用された特許に記載された標準
変換器は、３３個の入力サンプルにつき３５個の出力サ
ンプルを生成し、それを受け取る。これは、その入力サ
ンプルのいずれかの２つの間の３５個のそれぞれの位置
に、補間されたサンプルを生成する３５個の補間フィル
タを用いることで達成される。ｉ＋１番目の出力サンプ
ルを生成するために選択されるフィルタＸi+1は以下の
数１で定義される。
変換器は、３３個の入力サンプルにつき３５個の出力サ
ンプルを生成し、それを受け取る。これは、その入力サ
ンプルのいずれかの２つの間の３５個のそれぞれの位置
に、補間されたサンプルを生成する３５個の補間フィル
タを用いることで達成される。ｉ＋１番目の出力サンプ
ルを生成するために選択されるフィルタＸi+1は以下の
数１で定義される。
【０００６】
【数１】Ｘi+1＝（Ｘi＋３３） ＭＯＤ ３５
【０００７】
【発明が解決しようとする課題】標本化周波数変換のこ
の技術は、入力および出力標本化周波数が、２つの比較
的小さな数の比として表される得るとき良好に作用す
る。しかし、これらの周波数の比が操作可能な比によっ
て高精度に表現し得ない場合、この変換プロセスは不正
確であるか、または実行するには非常に高くつであろ
う。
の技術は、入力および出力標本化周波数が、２つの比較
的小さな数の比として表される得るとき良好に作用す
る。しかし、これらの周波数の比が操作可能な比によっ
て高精度に表現し得ない場合、この変換プロセスは不正
確であるか、または実行するには非常に高くつであろ
う。
【０００８】例えば、１３．５ＭＨｚの名目上の標本化
周波数を有するＣＣＩＲ（６０１）基準から、１７．７
３４４７５（以下１７．７）ＭＨｚの標本化周波数を有
する位相交互ライン（ＰＡＬ）基準へ変換する再標本化
回路構成を考える。これら２つの標本化周波数の間の最
も小さくて正確な比は５４０，０００対７０９，３７９
である。よって、上記の手段が、ＣＣＩＲ（６０１）信
号を再標本化してＰＡＬディジタル信号に変換するため
に用いられるなら、７０９，３７９個のディジタルフィ
ルタが必用とされる。現在の技術段階では、７０９，３
７９個のフィルタを有する映像標準変換器を実施するの
は困難である。
周波数を有するＣＣＩＲ（６０１）基準から、１７．７
３４４７５（以下１７．７）ＭＨｚの標本化周波数を有
する位相交互ライン（ＰＡＬ）基準へ変換する再標本化
回路構成を考える。これら２つの標本化周波数の間の最
も小さくて正確な比は５４０，０００対７０９，３７９
である。よって、上記の手段が、ＣＣＩＲ（６０１）信
号を再標本化してＰＡＬディジタル信号に変換するため
に用いられるなら、７０９，３７９個のディジタルフィ
ルタが必用とされる。現在の技術段階では、７０９，３
７９個のフィルタを有する映像標準変換器を実施するの
は困難である。
【０００９】他方の再標本化手段は所望の比に近い比を
用い、エラーが伝播するのを防ぐために、例えば水平ラ
インにつき１回、再標本化回路を周期的にリセットする
ことになるであろう。しかしこの手段は、初期サンプル
補間フィルタがラインごとに変化するために比較的複雑
である。更にこの手段によって、像の個々のラインを、
補間フィルタの正確な配列を用いる場合よりも短い、ま
たは長くしてしまう過度に歪められた像が生じる。
用い、エラーが伝播するのを防ぐために、例えば水平ラ
インにつき１回、再標本化回路を周期的にリセットする
ことになるであろう。しかしこの手段は、初期サンプル
補間フィルタがラインごとに変化するために比較的複雑
である。更にこの手段によって、像の個々のラインを、
補間フィルタの正確な配列を用いる場合よりも短い、ま
たは長くしてしまう過度に歪められた像が生じる。
【００１０】本発明の目的は、構成が簡単であり、かつ
複数の標本か周波数間の補間を伴う変換を高精度に行う
ことができる標本化周波数変換器を提供することであ
る。
複数の標本か周波数間の補間を伴う変換を高精度に行う
ことができる標本化周波数変換器を提供することであ
る。
【００１１】
【課題を解決するため手段】本発明の標本化周波数変換
器は、第１の予め決定された標本化周波数を有する第１
の標本化されたデータ信号を再標本化し、第２の予め決
定された標本化周波数を有する第２の標本化されたデー
タ信号を生成する標本化周波数変換器であって、制御信
号に応答して、該第１の標本化されたデータ信号を、第
１および第２近似サンプル比に従って交互に再標本化
し、方向が反対のサンプル位置エラーをそれぞれ有する
該第２の標本化されたデータ信号のサンプルを形成する
再標本化手段、および該再標本化手段によって形成され
た該サンプルのサンプル位置エラーを蓄積し、該蓄積さ
れたサンプル位置エラーが、予め決定された閾値よりも
大きいとき、該再標本化手段が該第１と該第２の近似サ
ンプル比の間で切り換わる該制御信号を生成するモニタ
ー手段を備えており、そのことによって上記目的が達成
される。
器は、第１の予め決定された標本化周波数を有する第１
の標本化されたデータ信号を再標本化し、第２の予め決
定された標本化周波数を有する第２の標本化されたデー
タ信号を生成する標本化周波数変換器であって、制御信
号に応答して、該第１の標本化されたデータ信号を、第
１および第２近似サンプル比に従って交互に再標本化
し、方向が反対のサンプル位置エラーをそれぞれ有する
該第２の標本化されたデータ信号のサンプルを形成する
再標本化手段、および該再標本化手段によって形成され
た該サンプルのサンプル位置エラーを蓄積し、該蓄積さ
れたサンプル位置エラーが、予め決定された閾値よりも
大きいとき、該再標本化手段が該第１と該第２の近似サ
ンプル比の間で切り換わる該制御信号を生成するモニタ
ー手段を備えており、そのことによって上記目的が達成
される。
【００１２】本発明において、前記再標本化手段が、Ｂ
個の異なった補間フィルタ特性を有する補間フィルタを
含み、かつ前記再標本化手段が、前記制御信号に応答す
る第１および第２それぞれの配列において、該フィルタ
特性のうちのいくつかを呼び出すことによって機能する
場合がある。
個の異なった補間フィルタ特性を有する補間フィルタを
含み、かつ前記再標本化手段が、前記制御信号に応答す
る第１および第２それぞれの配列において、該フィルタ
特性のうちのいくつかを呼び出すことによって機能する
場合がある。
【００１３】本発明において、前記補間フィルタが、少
なくともＢ組の予めプログラムされた係数値を記憶する
プログラマブル有限インパルス応答（ＦＩＲ）フィルタ
であり、該係数値の組がそれぞれ異なる補間特性を規定
する場合がある。
なくともＢ組の予めプログラムされた係数値を記憶する
プログラマブル有限インパルス応答（ＦＩＲ）フィルタ
であり、該係数値の組がそれぞれ異なる補間特性を規定
する場合がある。
【００１４】本発明において、前記第１の標本化された
データ信号が１３．５ＭＨｚの標本化周波数を有し、前
記第２の標本化されたデータ信号が１７．７３４４７５
ＭＨｚの標本化周波数を有し、かつ前記補間フィルタが
１０６組の異なる係数組によってプログラムされる場合
がある。
データ信号が１３．５ＭＨｚの標本化周波数を有し、前
記第２の標本化されたデータ信号が１７．７３４４７５
ＭＨｚの標本化周波数を有し、かつ前記補間フィルタが
１０６組の異なる係数組によってプログラムされる場合
がある。
【００１５】本発明において、前記第１および第２の近
似サンプル比がそれぞれ、８０対１０６および８１対１
０６である場合がある。
似サンプル比がそれぞれ、８０対１０６および８１対１
０６である場合がある。
【００１６】本発明において、前記第１の標本化された
データ信号が１８ＭＨｚの標本化周波数を有し、前記第
２の標本化されたデータ信号が１７．７３４４７５ＭＨ
ｚの標本化周波数を有し、かつ前記補間フィルタが１０
６組の異なる係数組によってプログラムされる場合があ
る。
データ信号が１８ＭＨｚの標本化周波数を有し、前記第
２の標本化されたデータ信号が１７．７３４４７５ＭＨ
ｚの標本化周波数を有し、かつ前記補間フィルタが１０
６組の異なる係数組によってプログラムされる場合があ
る。
【００１７】本発明において、前記第１および第２の近
似サンプル比がそれぞれ、１０７対１０６および１０８
対１０６である場合がある。
似サンプル比がそれぞれ、１０７対１０６および１０８
対１０６である場合がある。
【００１８】本発明の標本化周波数変換器は、第１の予
め決定された標本化周波数を有する第１の標本化された
データ映像信号を再標本化し、第２の予め決定された標
本化周波数を有する第２の標本化されたデータ映像信号
を生成する映像信号標本化周波数標本化周波数変換器で
あって、制御信号に応答して、該第１の標本化されたデ
ータ信号を、方向が反対の第１および第２サンプル位置
エラーをそれぞれ有する第１および第２の補間操作に交
互に従わせる再標本化手段、および該再標本化手段によ
って形成された該サンプルのサンプル位置エラーを蓄積
し、該蓄積されたサンプル位置エラーが予め決定された
閾値よりも大きいとき、該再標本化手段が、該第１と該
第２の補間機能の間で切り換わる該制御信号を生成する
モニター手段を備えており、そのことにより上記目的が
達成される。
め決定された標本化周波数を有する第１の標本化された
データ映像信号を再標本化し、第２の予め決定された標
本化周波数を有する第２の標本化されたデータ映像信号
を生成する映像信号標本化周波数標本化周波数変換器で
あって、制御信号に応答して、該第１の標本化されたデ
ータ信号を、方向が反対の第１および第２サンプル位置
エラーをそれぞれ有する第１および第２の補間操作に交
互に従わせる再標本化手段、および該再標本化手段によ
って形成された該サンプルのサンプル位置エラーを蓄積
し、該蓄積されたサンプル位置エラーが予め決定された
閾値よりも大きいとき、該再標本化手段が、該第１と該
第２の補間機能の間で切り換わる該制御信号を生成する
モニター手段を備えており、そのことにより上記目的が
達成される。
【００１９】本発明において、前記第１および第２の予
め決定された標本化周波数を受け取る手段、前記第１の
標本化されたデータ映像信号を処理して前記第２の標本
化されたデータ信号を作成し、少なくともＢ組のフィル
タ係数を記憶する有限インパルス応答（ＦＩＲ）補間フ
ィルタを含む補間手段、該受け取られた第１および第２
の予め決定された標本化周波数に応答し、該補間フィル
タに用いられるフィルタ係数のＢ組のグループを決定す
る手段、および、前記第１および第２の補間操作を規定
する該Ｂ組のフィルタ係数から、フィルタ係数の組の第
１および第２の配列を規定する配列手段を更に包含して
いる場合がある。
め決定された標本化周波数を受け取る手段、前記第１の
標本化されたデータ映像信号を処理して前記第２の標本
化されたデータ信号を作成し、少なくともＢ組のフィル
タ係数を記憶する有限インパルス応答（ＦＩＲ）補間フ
ィルタを含む補間手段、該受け取られた第１および第２
の予め決定された標本化周波数に応答し、該補間フィル
タに用いられるフィルタ係数のＢ組のグループを決定す
る手段、および、前記第１および第２の補間操作を規定
する該Ｂ組のフィルタ係数から、フィルタ係数の組の第
１および第２の配列を規定する配列手段を更に包含して
いる場合がある。
【００２０】本発明において、前記Ｂ組のフィルタ係数
が０からＢ−１に番号付けられ、Ｂによって割られた分
数Ａが、前記第１の標本化周波数の前記第２標本化周波
数に対する比に近似し、かつ該比よりも小さく、Ａは数
値であり、前記配列手段は、フィルタ係数組の前記第１
配列を、前記Ｂ組のフィルタ係数から、式Ｘi＝（Ｘi -1
＋Ａ）ＭＯＤ Ｂに基づいて規定し、かつフィルタ係数
の前記第２配列を、前記Ｂ組のフィルタ係数から、式Ｘ
i＝（Ｘi-1＋Ａ＋１）ＭＯＤ Ｂに基づいて規定し、Ｘ
iは前記補間フィルタで用いられる係数の次の組の数
で、Ｘi-1は前記補間フィルタによって用いられる係数
の現在の組の数であり、かつ操作ＭＯＤはＢを法とする
除算を表す場合がある。
が０からＢ−１に番号付けられ、Ｂによって割られた分
数Ａが、前記第１の標本化周波数の前記第２標本化周波
数に対する比に近似し、かつ該比よりも小さく、Ａは数
値であり、前記配列手段は、フィルタ係数組の前記第１
配列を、前記Ｂ組のフィルタ係数から、式Ｘi＝（Ｘi -1
＋Ａ）ＭＯＤ Ｂに基づいて規定し、かつフィルタ係数
の前記第２配列を、前記Ｂ組のフィルタ係数から、式Ｘ
i＝（Ｘi-1＋Ａ＋１）ＭＯＤ Ｂに基づいて規定し、Ｘ
iは前記補間フィルタで用いられる係数の次の組の数
で、Ｘi-1は前記補間フィルタによって用いられる係数
の現在の組の数であり、かつ操作ＭＯＤはＢを法とする
除算を表す場合がある。
【００２１】本発明において、前記第１および第２の標
本化されたデータ映像信号がそれぞれ、輝度成分の標本
化されたデータ信号および色成分の標本化されたデータ
信号を含み、前記補間手段が、前記第１の標本化された
データ映像信号の該輝度成分を処理して前記第２の標本
化されたデータ映像信号の輝度成分を作成し、前記第１
の予め決定された標本化周波数における前記第１の標本
化されたデータ映像信号の前記サンプルを記憶し、かつ
前記配列手段によって与えられた制御信号に応答して、
該記憶されたサンプルを提供するするメモリー手段、少
なくともＢ／２組のフィルタ係数を有するＦＩＲ補間フ
ィルタを含み、更に他の補間操作に基づいて、前記第１
の標本化されたデータ映像信号の色成分を処理し、前記
第２の標本化されたデータ映像信号の色成分を作成す
る、更に他の補間手段、および該記憶されたサンプル値
うちの連続するサンプル値が供給されることを示すメモ
リー手段への前記制御信号に応答して、ゼロおよび１の
間で変化する信号ＣＦを生成する前記配列手段に連結さ
れた手段を含み、前記配列手段が、該更に他の補間操作
を、式ＸＣi+1＝ＩＮＴ｛［(１−ＣＦ）Ｘi+1＋ＣＦ
（Ｂ＋Ｘi+1）］／４｝に基づいて規定する、更に他の
補間フィルタに対するフィルタ係数の組の配列、ＸＣを
規定する手段を更に包含する場合がある。
本化されたデータ映像信号がそれぞれ、輝度成分の標本
化されたデータ信号および色成分の標本化されたデータ
信号を含み、前記補間手段が、前記第１の標本化された
データ映像信号の該輝度成分を処理して前記第２の標本
化されたデータ映像信号の輝度成分を作成し、前記第１
の予め決定された標本化周波数における前記第１の標本
化されたデータ映像信号の前記サンプルを記憶し、かつ
前記配列手段によって与えられた制御信号に応答して、
該記憶されたサンプルを提供するするメモリー手段、少
なくともＢ／２組のフィルタ係数を有するＦＩＲ補間フ
ィルタを含み、更に他の補間操作に基づいて、前記第１
の標本化されたデータ映像信号の色成分を処理し、前記
第２の標本化されたデータ映像信号の色成分を作成す
る、更に他の補間手段、および該記憶されたサンプル値
うちの連続するサンプル値が供給されることを示すメモ
リー手段への前記制御信号に応答して、ゼロおよび１の
間で変化する信号ＣＦを生成する前記配列手段に連結さ
れた手段を含み、前記配列手段が、該更に他の補間操作
を、式ＸＣi+1＝ＩＮＴ｛［(１−ＣＦ）Ｘi+1＋ＣＦ
（Ｂ＋Ｘi+1）］／４｝に基づいて規定する、更に他の
補間フィルタに対するフィルタ係数の組の配列、ＸＣを
規定する手段を更に包含する場合がある。
【００２２】本発明において、前記第１の標本化された
データ映像信号が１３．５ＭＨｚの標本化周波数を有
し、前記第２の標本化されたデータ映像信号が１７．７
３４４７５ＭＨｚの標本化周波数を有し、かつ補間フィ
ルタが１０６の異なる係数の組によってプログラムされ
る場合がある。
データ映像信号が１３．５ＭＨｚの標本化周波数を有
し、前記第２の標本化されたデータ映像信号が１７．７
３４４７５ＭＨｚの標本化周波数を有し、かつ補間フィ
ルタが１０６の異なる係数の組によってプログラムされ
る場合がある。
【００２３】本発明において、前記１０６の組のフィル
タ係数の各々がゼロから１０５まで番号付けされ、フィ
ルタ係数の組の前記第１の配列が式Ｘi+1＝（Ｘi＋８
０）ＭＯＤ １０６で定義され、かつフィルタ係数の組
の前記第２の配列が式Ｘi+1＝（Ｘi＋８１）ＭＯＤ １
０６で定義される場合がある。
タ係数の各々がゼロから１０５まで番号付けされ、フィ
ルタ係数の組の前記第１の配列が式Ｘi+1＝（Ｘi＋８
０）ＭＯＤ １０６で定義され、かつフィルタ係数の組
の前記第２の配列が式Ｘi+1＝（Ｘi＋８１）ＭＯＤ １
０６で定義される場合がある。
【００２４】本発明において、前記第１の標本化された
データ信号が１８ＭＨｚの標本化周波数を有し、前記第
２の標本化されたデータ信号が１７．７３４４７５ＭＨ
ｚの標本化周波数を有し、かつ前記補間フィルタが１０
６個の異なる組の係数によってプログラムされる場合が
ある。
データ信号が１８ＭＨｚの標本化周波数を有し、前記第
２の標本化されたデータ信号が１７．７３４４７５ＭＨ
ｚの標本化周波数を有し、かつ前記補間フィルタが１０
６個の異なる組の係数によってプログラムされる場合が
ある。
【００２５】本発明において、前記１０６の組のフィル
タ係数の各々がゼロから１０５まで番号付けされて、フ
ィルタ係数の組の前記第１の配列が式Ｘi+1＝（Ｘi＋
１）ＭＯＤ １０６で定義され、かつフィルタ係数の組
の前記第２の配列が式Ｘi+1＝（Ｘi＋２）ＭＯＤ １０
６で定義される場合がある。
タ係数の各々がゼロから１０５まで番号付けされて、フ
ィルタ係数の組の前記第１の配列が式Ｘi+1＝（Ｘi＋
１）ＭＯＤ １０６で定義され、かつフィルタ係数の組
の前記第２の配列が式Ｘi+1＝（Ｘi＋２）ＭＯＤ １０
６で定義される場合がある。
【００２６】
【作用】一般的には、主題となっている再標本化器は、
再標本化された信号に相反するエラーを生じる２つの比
を用いることによって機能する。再標本化された信号が
改善されたので、現在使用されている比によって引き起
こされるエラーは絶え間なくモニターされる。本発明の
具体例となる実施例において、このエラーが予め決定さ
れた閾値を超えるとき、その変換器は切り換わってもう
一方の比を使用し、そのエラーを、例えば、ポジティブ
エラーからネガティブエラーへと減じる。この技術を用
いると、出力信号のエラーは閾値よりも大きくならな
い。補間フィルタ列は、所望のエラー特性を得るために
自動的に変化する。更に、小さなエラー閾値を用いるこ
とによって、最も大きな信号エラーが小さく保たれ得
る。しかし、用いられる限り最小の閾値は、好適に選択
された標本化周波数比によって決定される。
再標本化された信号に相反するエラーを生じる２つの比
を用いることによって機能する。再標本化された信号が
改善されたので、現在使用されている比によって引き起
こされるエラーは絶え間なくモニターされる。本発明の
具体例となる実施例において、このエラーが予め決定さ
れた閾値を超えるとき、その変換器は切り換わってもう
一方の比を使用し、そのエラーを、例えば、ポジティブ
エラーからネガティブエラーへと減じる。この技術を用
いると、出力信号のエラーは閾値よりも大きくならな
い。補間フィルタ列は、所望のエラー特性を得るために
自動的に変化する。更に、小さなエラー閾値を用いるこ
とによって、最も大きな信号エラーが小さく保たれ得
る。しかし、用いられる限り最小の閾値は、好適に選択
された標本化周波数比によって決定される。
【００２７】
【実施例】本発明の再標本化手段を実行するための具体
例としての一実施例の標本化周波数変換器が、図１に示
される。この変換器において、標本化されたデータ信号
ＩＮがデコーダ１１０に送られる。信号ＩＮは標本化さ
れたデータおよびコード化されたクロック信号を含む。
デコーダ１１０はそのデータからクロック信号を取り除
き、そのクロック信号を入力制御回路１１２に送る。次
に回路１１２は、クロック信号および書き込み制御信号
をファーストインファーストアウト（ＦＩＦＯ）バッフ
ァ１１４に送る。バッファ１１４へのデータ入力ポート
は連結され、デコーダ１１０からデータ値を受信する。
書き込み制御信号に応答して、これらのデータ値は順次
ＦＩＦＯバッファ１１４に書き込まれる。
例としての一実施例の標本化周波数変換器が、図１に示
される。この変換器において、標本化されたデータ信号
ＩＮがデコーダ１１０に送られる。信号ＩＮは標本化さ
れたデータおよびコード化されたクロック信号を含む。
デコーダ１１０はそのデータからクロック信号を取り除
き、そのクロック信号を入力制御回路１１２に送る。次
に回路１１２は、クロック信号および書き込み制御信号
をファーストインファーストアウト（ＦＩＦＯ）バッフ
ァ１１４に送る。バッファ１１４へのデータ入力ポート
は連結され、デコーダ１１０からデータ値を受信する。
書き込み制御信号に応答して、これらのデータ値は順次
ＦＩＦＯバッファ１１４に書き込まれる。
【００２８】ＦＩＦＯバッファ１１４から、出力制御回
路１２２の制御の下にデータ値が読み出される。その回
路１２２はクロック発生器１２４によって与えられた出
力クロック信号に応答し、かつマイクロコンピュータ１
１８によって与えられた制御パラメータに応答する。ク
ロック信号に応答し、かつこれらのパラメータを用い
て、出力制御回路１２２は、補間フィルタ１１６がデー
タ値を必要とするとき、ＦＩＦＯバッファ１１４からそ
れを再び得る。補間フィルタ１１６は、例えば、図６お
よび７を参照にして以下で述べられるフィルタと同一で
あり、ＦＩＦＯバッファ１１４からの多数の標本化され
たデータ値を結合し、出力信号ＯＵＴの各標本化された
データ値を生成する。このフィルタは、上記引用の米国
特許に記載された回路のような専用の補間回路を用い
る。実際には、これらの補間回路はプログラマブルフィ
ルタで、時分多重送信された（ＴＤＭ）複数のフィルタ
としてプログラムされ得る。これらのＴＤＭフィルタは
予め決定された配列で用いられ、入力サンプルのレート
とは異なる信号ＩＮのレートで生じる出力サンプルを生
成する。
路１２２の制御の下にデータ値が読み出される。その回
路１２２はクロック発生器１２４によって与えられた出
力クロック信号に応答し、かつマイクロコンピュータ１
１８によって与えられた制御パラメータに応答する。ク
ロック信号に応答し、かつこれらのパラメータを用い
て、出力制御回路１２２は、補間フィルタ１１６がデー
タ値を必要とするとき、ＦＩＦＯバッファ１１４からそ
れを再び得る。補間フィルタ１１６は、例えば、図６お
よび７を参照にして以下で述べられるフィルタと同一で
あり、ＦＩＦＯバッファ１１４からの多数の標本化され
たデータ値を結合し、出力信号ＯＵＴの各標本化された
データ値を生成する。このフィルタは、上記引用の米国
特許に記載された回路のような専用の補間回路を用い
る。実際には、これらの補間回路はプログラマブルフィ
ルタで、時分多重送信された（ＴＤＭ）複数のフィルタ
としてプログラムされ得る。これらのＴＤＭフィルタは
予め決定された配列で用いられ、入力サンプルのレート
とは異なる信号ＩＮのレートで生じる出力サンプルを生
成する。
【００２９】本発明の第１の実施例では、出力制御回路
１２２は、複数のフィルタのどれが、クロック発生器１
２４によって与えられたクロック信号、およびマイクロ
コンピュータ１１８によって与えられたパラメータに応
答して何時でも用いられるかを決定する。マイクロコン
ピュータ１１８は、例えば入力キーパッド１２０を介し
てユーザによって提供されるデータから、これらのパラ
メータを生成する。
１２２は、複数のフィルタのどれが、クロック発生器１
２４によって与えられたクロック信号、およびマイクロ
コンピュータ１１８によって与えられたパラメータに応
答して何時でも用いられるかを決定する。マイクロコン
ピュータ１１８は、例えば入力キーパッド１２０を介し
てユーザによって提供されるデータから、これらのパラ
メータを生成する。
【００３０】図１に示される回路の機能は、図２および
３に示されるフローチャートを参照して図解される。こ
のフローチャートは、パラメータの形成、およびこれら
のパラメータを用いて入力サンプルから出力サンプルへ
変更するときの、標本化周波数変換器の機能を示す。
３に示されるフローチャートを参照して図解される。こ
のフローチャートは、パラメータの形成、およびこれら
のパラメータを用いて入力サンプルから出力サンプルへ
変更するときの、標本化周波数変換器の機能を示す。
【００３１】このフローチャートによって示されるプロ
セスの第１ステップ、即ちステップ２１０では、入力回
路１２０から入力変数を得、プログラムに使用される初
期値を計算する。その入力変数は、入力標本化周波数で
あるＩＮ-ＲＡＴＥ、出力標本化周波数であるＯＵＴ-Ｒ
ＡＴＥ、補間フィルタ１１６によって用いられるフィル
タの最小の数であるＭＩＮ-ＦＩＬＴ、、補間フィルタ
１１６によって用いられるフィルタの最大の数であるＭ
ＡＸ-ＦＩＬＴである。
セスの第１ステップ、即ちステップ２１０では、入力回
路１２０から入力変数を得、プログラムに使用される初
期値を計算する。その入力変数は、入力標本化周波数で
あるＩＮ-ＲＡＴＥ、出力標本化周波数であるＯＵＴ-Ｒ
ＡＴＥ、補間フィルタ１１６によって用いられるフィル
タの最小の数であるＭＩＮ-ＦＩＬＴ、、補間フィルタ
１１６によって用いられるフィルタの最大の数であるＭ
ＡＸ-ＦＩＬＴである。
【００３２】以下に述べられるように、輝度信号および
色信号は別々に補間され、かつ、色信号は輝度信号の標
本化周波数の２分の１の標本化周波数を有しているの
で、補間された色信号を生成するために、補間された輝
度信号を生成するために用いるよりも２倍の補間フィル
タを用いるのが理想である。しかし本願で述べられてい
る２つの実施例は、同数のフィルタを用いて輝度信号お
よび色信号を補間している。輝度フィルタは、２つの予
め決定された配列のうちの１つに用いられている。所定
のサンプルのいずれにも用いられる色フィルタは、輝度
フィルタと同じか、中間サンプル期間における補足的位
置にあるかのいずれかである。
色信号は別々に補間され、かつ、色信号は輝度信号の標
本化周波数の２分の１の標本化周波数を有しているの
で、補間された色信号を生成するために、補間された輝
度信号を生成するために用いるよりも２倍の補間フィル
タを用いるのが理想である。しかし本願で述べられてい
る２つの実施例は、同数のフィルタを用いて輝度信号お
よび色信号を補間している。輝度フィルタは、２つの予
め決定された配列のうちの１つに用いられている。所定
のサンプルのいずれにも用いられる色フィルタは、輝度
フィルタと同じか、中間サンプル期間における補足的位
置にあるかのいずれかである。
【００３３】以下で述べられる算出によって、いくつの
フィルタ係数の組が、輝度信号および色信号を再標本化
するために用いられるかが決定される。値ＭＡＸ-ＦＩ
ＬＴは、補間フィルタ１１６で実行され得る係数組（即
ち、ＴＤＭフィルタ）の最大数に設定される。値ＭＩＮ
-ＦＩＬＴは、値２または、補間されたサンプル位置に
おける最小の許容可能な粗度を表すより高い数値に設定
されるであろう。
フィルタ係数の組が、輝度信号および色信号を再標本化
するために用いられるかが決定される。値ＭＡＸ-ＦＩ
ＬＴは、補間フィルタ１１６で実行され得る係数組（即
ち、ＴＤＭフィルタ）の最大数に設定される。値ＭＩＮ
-ＦＩＬＴは、値２または、補間されたサンプル位置に
おける最小の許容可能な粗度を表すより高い数値に設定
されるであろう。
【００３４】ステップ２１０では、プロセスによって次
に、入力および出力レートに対して最大共通ファクタ
（ＧＣＦ）が算出される。これは、広く用いられている
アルゴリズムのいずれか１つを用いてなされ得る。ＧＣ
Ｆが算出された後、与えられたＩＮ-ＲＡＴＥおよびＯ
ＵＴ-ＲＡＴＥ値が、この最も大きな共通ファクタによ
って分割され、その結果はそれぞれＩＮ-ＲＡＴＥおよ
びＯＵＴ-ＲＡＴＥに記憶される。定義によれば、変数
ＩＮ-ＲＡＴＥおよびＯＵＴ-ＲＡＴＥに記憶される値
は、互いに素である。ステップ２１０で最後に行われる
機能は、ＭＡＸ-ＦＩＬＴの値を、新たに算出されたＯ
ＵＴ-ＲＡＴＥおよびＭＡＸ-ＦＩＬＴの最小値に設定
し、ＭＩＮ-ＦＩＬＴの値をＭＩＮ-ＦＩＬＴおよびＯＵ
Ｔ-ＲＡＴＥの新たに算出された値の最小値に設定する
ことである。
に、入力および出力レートに対して最大共通ファクタ
（ＧＣＦ）が算出される。これは、広く用いられている
アルゴリズムのいずれか１つを用いてなされ得る。ＧＣ
Ｆが算出された後、与えられたＩＮ-ＲＡＴＥおよびＯ
ＵＴ-ＲＡＴＥ値が、この最も大きな共通ファクタによ
って分割され、その結果はそれぞれＩＮ-ＲＡＴＥおよ
びＯＵＴ-ＲＡＴＥに記憶される。定義によれば、変数
ＩＮ-ＲＡＴＥおよびＯＵＴ-ＲＡＴＥに記憶される値
は、互いに素である。ステップ２１０で最後に行われる
機能は、ＭＡＸ-ＦＩＬＴの値を、新たに算出されたＯ
ＵＴ-ＲＡＴＥおよびＭＡＸ-ＦＩＬＴの最小値に設定
し、ＭＩＮ-ＦＩＬＴの値をＭＩＮ-ＦＩＬＴおよびＯＵ
Ｔ-ＲＡＴＥの新たに算出された値の最小値に設定する
ことである。
【００３５】ステップ２１０の後、ステップ２１２が実
行される。このステップにおいて、プロセスによってＯ
ＵＴ-ＲＡＴＥに分割されたＩＮ-ＲＡＴＥの値が変数Ｒ
ＡＴＩＯに割当られる。ステップ２１４では、変数Ｂが
ＭＡＸ-ＦＩＬＴに設定され、変数ＥＲＲＭＩＮが１に
設定される。変数Ｂは、補間フィルタ１１６にプログラ
ムされるフィルタの数を最終的に保持するであろう。こ
れらのフィルタは、入力信号ＩＮの輝度および色要素を
再標本化するために用いられる。
行される。このステップにおいて、プロセスによってＯ
ＵＴ-ＲＡＴＥに分割されたＩＮ-ＲＡＴＥの値が変数Ｒ
ＡＴＩＯに割当られる。ステップ２１４では、変数Ｂが
ＭＡＸ-ＦＩＬＴに設定され、変数ＥＲＲＭＩＮが１に
設定される。変数Ｂは、補間フィルタ１１６にプログラ
ムされるフィルタの数を最終的に保持するであろう。こ
れらのフィルタは、入力信号ＩＮの輝度および色要素を
再標本化するために用いられる。
【００３６】ステップ２１６では、値ＢがＭＩＮ-ＦＩ
ＬＴと比較される。ＢがＭＩＮ-ＦＩＬＴよりも大きい
ならば、ステップ２１８が実行される。このステップで
は、変数ＩがＲＮＤ（ＯＵＴ-ＲＡＴＥ／Ｂ）、即ちＢ
によって分割されたＯＵＴ-ＲＡＴＥの端数を切り捨て
た整数部に設定され、変数ＲＢはＯＵＴ-ＲＡＴＥ Ｍ
ＯＤ Ｂの値、即ちＯＵＴ-ＲＡＴＥからＩ倍のＢをマ
イナスしたものに設定する。Ａ対Ｂの近似比に対する最
大点の移動エラー、即ちＥＲＲは以下の数２で表され
る。
ＬＴと比較される。ＢがＭＩＮ-ＦＩＬＴよりも大きい
ならば、ステップ２１８が実行される。このステップで
は、変数ＩがＲＮＤ（ＯＵＴ-ＲＡＴＥ／Ｂ）、即ちＢ
によって分割されたＯＵＴ-ＲＡＴＥの端数を切り捨て
た整数部に設定され、変数ＲＢはＯＵＴ-ＲＡＴＥ Ｍ
ＯＤ Ｂの値、即ちＯＵＴ-ＲＡＴＥからＩ倍のＢをマ
イナスしたものに設定する。Ａ対Ｂの近似比に対する最
大点の移動エラー、即ちＥＲＲは以下の数２で表され
る。
【００３７】
【数２】 ＥＲＲ＝（Ｉ＋ＡＢＳ（ＲＢ））／（２＊ＯＵＴ-ＲＡＴＥ） 但し、ＡＢＳ（Ｘ）はＸの絶対値を表す。
【００３８】ステップ２２０で、ＥＲＲの新たに算出さ
れた値が、記憶されていた値ＥＲＲＭＩＮよりも小さい
ならば、ステップ２２２において、ＥＲＲＭＩＮはＥＲ
Ｒに保持された値を与えられ、値Ｂ、ＩおよびＲＢは、
それぞれの変数ＳＢ、ＳＩ、およびＳＲＢに記憶され
る。ステップ２２２の後、またはステップ２２０の後、
ＥＲＲがＥＲＲＭＩＮよりも小さくないなら、ステップ
２２４が実行される。このステップはＢの値を減少し、
分岐してステップ２１６に戻り、Ｂの次により小さい値
を試し、入力および出力レートの比に近似するためのよ
りふさわしい比を供給するか否かを決定する。
れた値が、記憶されていた値ＥＲＲＭＩＮよりも小さい
ならば、ステップ２２２において、ＥＲＲＭＩＮはＥＲ
Ｒに保持された値を与えられ、値Ｂ、ＩおよびＲＢは、
それぞれの変数ＳＢ、ＳＩ、およびＳＲＢに記憶され
る。ステップ２２２の後、またはステップ２２０の後、
ＥＲＲがＥＲＲＭＩＮよりも小さくないなら、ステップ
２２４が実行される。このステップはＢの値を減少し、
分岐してステップ２１６に戻り、Ｂの次により小さい値
を試し、入力および出力レートの比に近似するためのよ
りふさわしい比を供給するか否かを決定する。
【００３９】ステップ２１６で、Ｂの値がＭＩＮ-ＦＩ
ＬＴよりも小さいなら、制御はステップ２２５に進む。
ステップ２２５では、最適値Ｂ、ＩおよびＲＢがそれぞ
れの変数ＳＢ、ＳＩおよびＳＲＢから呼び戻され、制御
がステップ２２６に移動する。ステップ２２６で、記憶
された値ＥＲＲＭＩＮがゼロに等しいならば、正確な比
が見いだされ、その比は補間フィルタ１１６のフィルタ
要求に適合する。正確な比が存在するなら、近似比より
もその正確な比が用いられるべきである。ステップ２２
８は、変数Ａの値をＲＡＴＩＯ＊Ｂの値の整数部分とし
て算出する。このステップはまたブール変数ＣＯＲＥＲ
Ｒを設定し、下記数３に従って変数ＲＡを設定する。
ＬＴよりも小さいなら、制御はステップ２２５に進む。
ステップ２２５では、最適値Ｂ、ＩおよびＲＢがそれぞ
れの変数ＳＢ、ＳＩおよびＳＲＢから呼び戻され、制御
がステップ２２６に移動する。ステップ２２６で、記憶
された値ＥＲＲＭＩＮがゼロに等しいならば、正確な比
が見いだされ、その比は補間フィルタ１１６のフィルタ
要求に適合する。正確な比が存在するなら、近似比より
もその正確な比が用いられるべきである。ステップ２２
８は、変数Ａの値をＲＡＴＩＯ＊Ｂの値の整数部分とし
て算出する。このステップはまたブール変数ＣＯＲＥＲ
Ｒを設定し、下記数３に従って変数ＲＡを設定する。
【００４０】
【数３】ＲＡ＝ＩＮ-ＲＡＴＥ−Ａ＊Ｉ ステップ２２８の後、またはステップ２２６の後、ＥＲ
ＲＭＩＮがゼロより大きいならば、ステップ２３０が実
行される。このステップによって、入力信号ＩＮのいず
れかの２つの輝度標本の間に、Ｂ個の補間されたサンプ
ル位置を表すＢ組のフィルタ係数が算出される。ステッ
プ２３０でもまた、これらのＢ組のフィルタ係数が、補
間フィルタ１１６の中に読み込まれる。次に、ステップ
２３０から図３のステップ２３２へと制御が移る。
ＲＭＩＮがゼロより大きいならば、ステップ２３０が実
行される。このステップによって、入力信号ＩＮのいず
れかの２つの輝度標本の間に、Ｂ個の補間されたサンプ
ル位置を表すＢ組のフィルタ係数が算出される。ステッ
プ２３０でもまた、これらのＢ組のフィルタ係数が、補
間フィルタ１１６の中に読み込まれる。次に、ステップ
２３０から図３のステップ２３２へと制御が移る。
【００４１】本発明の具体例となる実施例では、信号Ｉ
ＮがＣＣＩＲ（６０１）映像信号で出力信号がＰＡＬ複
合映像信号であり、ＭＡＸ-ＦＩＬＴＥＲが１０７に等
しいとき、ＡおよびＢのそれぞれに対する値８０および
１０６が許容できる補間回路を形成すると決定された。
ＮがＣＣＩＲ（６０１）映像信号で出力信号がＰＡＬ複
合映像信号であり、ＭＡＸ-ＦＩＬＴＥＲが１０７に等
しいとき、ＡおよびＢのそれぞれに対する値８０および
１０６が許容できる補間回路を形成すると決定された。
【００４２】図３の最初のステップでは、一時的な値の
変数ＸＹ、ＸＣ、ＹおよびＣＦが初期値ゼロに設定さ
れ、変数Ａ１をＡの現在の値に設定する。ステップ２３
２の後、ステップ２３４が実行される。このステップで
は、数４に従って変数ＳＨＩＦＴが算出される。
変数ＸＹ、ＸＣ、ＹおよびＣＦが初期値ゼロに設定さ
れ、変数Ａ１をＡの現在の値に設定する。ステップ２３
２の後、ステップ２３４が実行される。このステップで
は、数４に従って変数ＳＨＩＦＴが算出される。
【００４３】
【数４】ＳＨＩＦＴ＝ＩＮＴ（（ＸＹi＋Ａ１）／Ｂ） ＳＨＩＦＴの値が１であるなら、ＣＦの値は交互に変換
される。即ち、ＣＨの値が１ならばＣＦの値はゼロに変
換され、ＣＨの値がゼロならばＣＦの値は１に変換され
る。次に、新しい値ＸＹおよびＸＣは数５および数６に
よって計算される。
される。即ち、ＣＨの値が１ならばＣＦの値はゼロに変
換され、ＣＨの値がゼロならばＣＦの値は１に変換され
る。次に、新しい値ＸＹおよびＸＣは数５および数６に
よって計算される。
【００４４】
【数５】ＸＹi+1＝（ＸＹi＋Ａ１）ＭＯＤ Ｂ
【００４５】
【数６】 ＸＣi+1＝ＩＮＴ｛［（１−ＣＦ）ＸＹi+1＋ＣＦ（Ｂ＋ＸＹi+1）］／４｝ 値ＸＹi+1およびＸＣi+1によって、Ｂ個の輝度フィルタ
および２分のＢ個の色フィルタのどれが、（ｉ＋１）番
目の輝度補間および色補間にそれぞれ用いられるかが特
定される。変数ＳＨＩＦＴの内容は、ＦＩＦＯバッファ
１１４に与えられる信号になり、ＦＩＦＯバッファ１１
４が補間フィルタ１１６に次のサンプルを与えるように
する。
および２分のＢ個の色フィルタのどれが、（ｉ＋１）番
目の輝度補間および色補間にそれぞれ用いられるかが特
定される。変数ＳＨＩＦＴの内容は、ＦＩＦＯバッファ
１１４に与えられる信号になり、ＦＩＦＯバッファ１１
４が補間フィルタ１１６に次のサンプルを与えるように
する。
【００４６】ステップ２３６では、図３に示されるプロ
セスによって、変数ＣＯＲＥＲＲが設定されるかどうか
が決定される。この変数が設定されないなら、正確な比
Ａ／ＢがＩＮ-ＲＡＴＥ／０ＵＴ-ＲＡＴＥの比に等しい
ので、ステップ２３４で行われた計算は正しい。ＣＯＲ
ＥＲＲが設定されないなら、制御は分岐してステップ２
３４に戻り、変数ＳＨＩＦＴ、ＣＦ、ＸＹおよびＸＣの
次の値を算出する。
セスによって、変数ＣＯＲＥＲＲが設定されるかどうか
が決定される。この変数が設定されないなら、正確な比
Ａ／ＢがＩＮ-ＲＡＴＥ／０ＵＴ-ＲＡＴＥの比に等しい
ので、ステップ２３４で行われた計算は正しい。ＣＯＲ
ＥＲＲが設定されないなら、制御は分岐してステップ２
３４に戻り、変数ＳＨＩＦＴ、ＣＦ、ＸＹおよびＸＣの
次の値を算出する。
【００４７】ステップ２３６で、ＣＯＲＥＲＲが設定さ
れるなら、制御はステップ２３８に移される。このステ
ップおよびその後のステップによって、エラーがレート
比ＩＮ-ＲＡＴＥ／０ＵＴ-ＲＡＴＥを表す比Ａ／Ｂの近
似を用いることで生じる場合、そのエラー値を算出す
る。ステップ２３８によって、ステップ２３４で算出さ
れた値ＳＨＩＦＴが１かどうかを決定する。もし１であ
るなら、ステップ２４２において変数ＲＡ１がＲＡ−Ｒ
Ｂに設定される。そうでなければ、ステップ２４０にお
いて、変数ＲＡ１がＲＡに設定される。ステップ２４２
および２４０の後、ステップ２４４が実行される。この
ステップによって、新たなエラー値Ｙi+1、およびエラ
ーオーバーフロー値ＯＶＦが、数７および数８に従って
計算される。
れるなら、制御はステップ２３８に移される。このステ
ップおよびその後のステップによって、エラーがレート
比ＩＮ-ＲＡＴＥ／０ＵＴ-ＲＡＴＥを表す比Ａ／Ｂの近
似を用いることで生じる場合、そのエラー値を算出す
る。ステップ２３８によって、ステップ２３４で算出さ
れた値ＳＨＩＦＴが１かどうかを決定する。もし１であ
るなら、ステップ２４２において変数ＲＡ１がＲＡ−Ｒ
Ｂに設定される。そうでなければ、ステップ２４０にお
いて、変数ＲＡ１がＲＡに設定される。ステップ２４２
および２４０の後、ステップ２４４が実行される。この
ステップによって、新たなエラー値Ｙi+1、およびエラ
ーオーバーフロー値ＯＶＦが、数７および数８に従って
計算される。
【００４８】
【数７】ＯＶＦi+1＝ＩＮＴ（（Ｙi＋ＲＡ１）／Ｉ）
【００４９】
【数８】Ｙi+1＝（Ｙi＋ＲＡ１）ＭＯＤ Ｉ 値（Ｙi＋ＲＡ１）／Ｉは補間のエラーの大きさであ
り、ｉ個のサンプル期間以上に蓄積され、実際の標本化
周波数比、ＩＮ-ＲＡＴＥ／ＯＵＴ-ＲＡＴＥの代わりに
近似Ａ／Ｂを用いることから生じている。値ＯＶＦがゼ
ロより大きくなるとき、即ちステップ２２４で算出され
たようなエラーの整数成分が１より大きい、または１に
等しいとき、近似比がエラーを減じるために変化する。
これは、変数Ａ１が値Ａ＋１に割り当てられるとき、ス
テップ２５０において行われる。このステップでは、１
つの中間サンプル期間によってエラーが減じられる。
り、ｉ個のサンプル期間以上に蓄積され、実際の標本化
周波数比、ＩＮ-ＲＡＴＥ／ＯＵＴ-ＲＡＴＥの代わりに
近似Ａ／Ｂを用いることから生じている。値ＯＶＦがゼ
ロより大きくなるとき、即ちステップ２２４で算出され
たようなエラーの整数成分が１より大きい、または１に
等しいとき、近似比がエラーを減じるために変化する。
これは、変数Ａ１が値Ａ＋１に割り当てられるとき、ス
テップ２５０において行われる。このステップでは、１
つの中間サンプル期間によってエラーが減じられる。
【００５０】ステップ２４６において、値ＯＶＦがゼロ
に等しいとき、変数Ａ１はステップ２４８でＡに設定さ
れる。ステップ２４８またはステップ２５０の後、制御
はステップ２３４に戻り、補間プロセスで用いられる次
のフィルタを算出する。
に等しいとき、変数Ａ１はステップ２４８でＡに設定さ
れる。ステップ２４８またはステップ２５０の後、制御
はステップ２３４に戻り、補間プロセスで用いられる次
のフィルタを算出する。
【００５１】図４を参照すると、図２および３によって
図示されたプロセスは、マイクロコンピュータ３１６に
おいて実行され、その場合、出力制御回路３２４は、単
に信号ＳＨＩＦＴ、ＸＹおよびＸＣの経路を補間フィル
タ３２０に定め、クロック発生器によって与えらたクロ
ック信号とそれらの信号を同期させる。一方、図２に示
されたプロセスの一部のみが、マイクロコンピュータ３
１６において実行され得る。この場合、出力制御回路３
２４は、以下で述べられ、図３で示される機能を実行す
る図８に示されるような回路構成を含み得る。図４に示
される回路、および図２、図３に示されるプロセスによ
って、一般化された再標本化変換器が実行され、その再
標本化変換器では、所望の入力および出力標本化周波数
が、再標本化された出力信号を生成するための入力標本
をともなった変換器に与えられる。
図示されたプロセスは、マイクロコンピュータ３１６に
おいて実行され、その場合、出力制御回路３２４は、単
に信号ＳＨＩＦＴ、ＸＹおよびＸＣの経路を補間フィル
タ３２０に定め、クロック発生器によって与えらたクロ
ック信号とそれらの信号を同期させる。一方、図２に示
されたプロセスの一部のみが、マイクロコンピュータ３
１６において実行され得る。この場合、出力制御回路３
２４は、以下で述べられ、図３で示される機能を実行す
る図８に示されるような回路構成を含み得る。図４に示
される回路、および図２、図３に示されるプロセスによ
って、一般化された再標本化変換器が実行され、その再
標本化変換器では、所望の入力および出力標本化周波数
が、再標本化された出力信号を生成するための入力標本
をともなった変換器に与えられる。
【００５２】この標本化技術の特定の実施例が、図４か
ら図８を参照して以下に述べられる。この変換器によっ
て、２５ＨｚのＣＣＩＲ（６０１）ディジタル映像基準
に従う映像信号が、４倍のカラー副搬送波周波数（４Ｆ
sc）で標本化されたＰＡＬ基準に適合したディジタル映
像信号に変換される。
ら図８を参照して以下に述べられる。この変換器によっ
て、２５ＨｚのＣＣＩＲ（６０１）ディジタル映像基準
に従う映像信号が、４倍のカラー副搬送波周波数（４Ｆ
sc）で標本化されたＰＡＬ基準に適合したディジタル映
像信号に変換される。
【００５３】図４に示される変換器では、２７ＭＨｚの
標本化周波数を有する１０ビットのＣＣＩＲ（６０１）
映像信号が、付随する２７ＭＨｚのクロック信号ＣＬＫ
-２７とともに、ＣＣＩＲ（６０１）デコーダ３１０に
与えられる。ＣＣＩＲ基準のもとでは、この１０ビット
信号は、輝度信号および色信号の交互の１０ビット信号
を含み、その１０ビット信号では、色信号が２つの色差
信号ＣＡおよびＣＢ（即ち、それぞれがＵおよびＶ）を
含んでいる。ＣＣＩＲ（６０１）デコーダ３１０は、水
平ラインブランキング信号Ｈ、および垂直領域ブランク
ング信号Ｆを１０ビットサンプルから抽出し、これら２
つの信号および２７ＭＨｚのクロック信号を入力制御ロ
ジック回路３１２に送信する。
標本化周波数を有する１０ビットのＣＣＩＲ（６０１）
映像信号が、付随する２７ＭＨｚのクロック信号ＣＬＫ
-２７とともに、ＣＣＩＲ（６０１）デコーダ３１０に
与えられる。ＣＣＩＲ基準のもとでは、この１０ビット
信号は、輝度信号および色信号の交互の１０ビット信号
を含み、その１０ビット信号では、色信号が２つの色差
信号ＣＡおよびＣＢ（即ち、それぞれがＵおよびＶ）を
含んでいる。ＣＣＩＲ（６０１）デコーダ３１０は、水
平ラインブランキング信号Ｈ、および垂直領域ブランク
ング信号Ｆを１０ビットサンプルから抽出し、これら２
つの信号および２７ＭＨｚのクロック信号を入力制御ロ
ジック回路３１２に送信する。
【００５４】入力制御ロジック回路３１２は一対のカウ
ンタ（不図示）および２つの回路による分周器（不図
示）を含んでいる。その入力制御ロジック回路３１２に
よって周波数のクロック信号ＣＬＫ-２７が２で割ら
れ、１３．５ＭＨｚのクロック信号Ｙ-Ｃを形成する。
更に、入力制御ロジック回路３１２は、ＣＣＩＲ（６０
１）画素値の現在の水平画素位置を表す１０ビットの信
号ＨＣＯＵＮＴを提供する。入力制御ロジック回路３１
２はまた、２つの信号ＶＰＬＳおよびＶＩＮＴを提供
し、それら２つの信号は、垂直同期パルスが生じると
き、垂直ブランキング期間が生じるときをそれぞれ示
す。入力制御ロジック回路３１２によって、同期サンプ
ルが、いつＣＣＩＲ（６０１）サンプルの流れに挿入さ
れるかを決定する信号ＳＩも生成され得る。
ンタ（不図示）および２つの回路による分周器（不図
示）を含んでいる。その入力制御ロジック回路３１２に
よって周波数のクロック信号ＣＬＫ-２７が２で割ら
れ、１３．５ＭＨｚのクロック信号Ｙ-Ｃを形成する。
更に、入力制御ロジック回路３１２は、ＣＣＩＲ（６０
１）画素値の現在の水平画素位置を表す１０ビットの信
号ＨＣＯＵＮＴを提供する。入力制御ロジック回路３１
２はまた、２つの信号ＶＰＬＳおよびＶＩＮＴを提供
し、それら２つの信号は、垂直同期パルスが生じると
き、垂直ブランキング期間が生じるときをそれぞれ示
す。入力制御ロジック回路３１２によって、同期サンプ
ルが、いつＣＣＩＲ（６０１）サンプルの流れに挿入さ
れるかを決定する信号ＳＩも生成され得る。
【００５５】デコーダ３１０に送信されることに加え
て、１０ビットのＴＤＭ映像信号は輝度信号および色信
号の構成要素を表し、同期挿入回路３１４に送られる。
入力制御ロジック回路３１２は同期挿入回路３１４に、
信号ＳＩ、Ｙ-Ｃ、ＨＣＯＵＮＴ、ＶＰＬＳおよびＶＩ
ＮＴを与える。
て、１０ビットのＴＤＭ映像信号は輝度信号および色信
号の構成要素を表し、同期挿入回路３１４に送られる。
入力制御ロジック回路３１２は同期挿入回路３１４に、
信号ＳＩ、Ｙ-Ｃ、ＨＣＯＵＮＴ、ＶＰＬＳおよびＶＩ
ＮＴを与える。
【００５６】具体例としての同期挿入回路３１４が図５
に示される。この回路では、１０ビットのＣＣＩＲ（６
０１）信号が、連結されて信号Ｙ-Ｃを制御信号として
受信するデマルチプレクサ３２６のデータ入力ポートに
送られる。デマルチプレクサ３２６は、輝度信号Ｙのサ
ンプルを２つの出力ポートの１つに与え、他方の出力ポ
ートに色信号Ｃのサンプルを与える。
に示される。この回路では、１０ビットのＣＣＩＲ（６
０１）信号が、連結されて信号Ｙ-Ｃを制御信号として
受信するデマルチプレクサ３２６のデータ入力ポートに
送られる。デマルチプレクサ３２６は、輝度信号Ｙのサ
ンプルを２つの出力ポートの１つに与え、他方の出力ポ
ートに色信号Ｃのサンプルを与える。
【００５７】輝度サンプルは、マルチプレクサ３２８の
１つの入力ポートに送られる。マルチプレクサ３２８の
他方の入力ポートは連結されて、ＲＯＭ３３２から同期
信号ＳＹＮＣを受信する。
１つの入力ポートに送られる。マルチプレクサ３２８の
他方の入力ポートは連結されて、ＲＯＭ３３２から同期
信号ＳＹＮＣを受信する。
【００５８】ＲＯＭ３３２は、入力制御ブロック３１２
に与えられた値によってアドレス指定される。これらの
アドレス値は、１ビット信号ＶＰＬＳおよびＶＩＮＴに
連結された１０ビット信号ＨＣＯＵＮＴからなる。この
アドレス信号によって、像の水平ラインおよび垂直領域
の上に、現在のＣＣＩＲ（６０１）画素の位置が一意的
に描かれる。これらの値はＲＯＭ３３２のアドレス入力
ポートに与えられ、ＲＯＭ３２２、それに応答して、水
平および垂直同期信号を表すサンプルを形成する。これ
らのサンプルは、マルチプレクサ３２８の第２の入力ポ
ートに与えられる。マルチプレクサ３２８は、記号ＳＩ
によって制御される。
に与えられた値によってアドレス指定される。これらの
アドレス値は、１ビット信号ＶＰＬＳおよびＶＩＮＴに
連結された１０ビット信号ＨＣＯＵＮＴからなる。この
アドレス信号によって、像の水平ラインおよび垂直領域
の上に、現在のＣＣＩＲ（６０１）画素の位置が一意的
に描かれる。これらの値はＲＯＭ３３２のアドレス入力
ポートに与えられ、ＲＯＭ３２２、それに応答して、水
平および垂直同期信号を表すサンプルを形成する。これ
らのサンプルは、マルチプレクサ３２８の第２の入力ポ
ートに与えられる。マルチプレクサ３２８は、記号ＳＩ
によって制御される。
【００５９】信号ＳＩは、論理ハイ状態にあるとき、Ｒ
ＯＭ３３２からのサンプルが輝度信号Ｙとして与えら
れ、信号ＳＩが論理ロー状態にあるとき、デマルチプレ
クサ３２６からのサンプルが輝度信号Ｙとして与えられ
る。その回路はまた、マルチプレクサ３２８を介して遅
延を処理するための色信号を補償する遅延要素３３４を
含む。
ＯＭ３３２からのサンプルが輝度信号Ｙとして与えら
れ、信号ＳＩが論理ロー状態にあるとき、デマルチプレ
クサ３２６からのサンプルが輝度信号Ｙとして与えられ
る。その回路はまた、マルチプレクサ３２８を介して遅
延を処理するための色信号を補償する遅延要素３３４を
含む。
【００６０】図４に戻る。同期挿入回路３１４によって
発達した信号ＹおよびＣが、フレームバッファ３１８に
送られる。フレームバッファ３１８はまた、１３．５Ｍ
Ｈｚの書き込みクロック信号Ｗ-ＣＬＫ、および書き込
みリセット信号ＷＲを入力制御ロジック制御回路３１２
から受信する。フレームバッファ３１８はまた、１７．
７ＭＨｚの読みだしクロック信号Ｒ-ＣＬＫおよび読み
だしリセット信号ＲＲを、以下に記載の出力制御ロジッ
ク回路３２４から受信する。この構成においては、フレ
ームバッファ３１８は、大きなファーストインおよびフ
ァーストアウト（ＦＩＦＯ）メモリとして機能する。
発達した信号ＹおよびＣが、フレームバッファ３１８に
送られる。フレームバッファ３１８はまた、１３．５Ｍ
Ｈｚの書き込みクロック信号Ｗ-ＣＬＫ、および書き込
みリセット信号ＷＲを入力制御ロジック制御回路３１２
から受信する。フレームバッファ３１８はまた、１７．
７ＭＨｚの読みだしクロック信号Ｒ-ＣＬＫおよび読み
だしリセット信号ＲＲを、以下に記載の出力制御ロジッ
ク回路３２４から受信する。この構成においては、フレ
ームバッファ３１８は、大きなファーストインおよびフ
ァーストアウト（ＦＩＦＯ）メモリとして機能する。
【００６１】輝度信号Ｙおよび色信号Ｃを表すデータ値
は、信号Ｗ-ＣＬＫと同期してフレームバッファ３１８
に書き込まれ、フレームバッファ３１８は信号ＷＲに応
答する初期書き込みアドレス値にリセットされる。サン
プルは信号Ｒ-ＣＬＫと同期してフレームバッファ３１
８から読みだされ、バッファ３１８からサンプルを読み
だすための初期アドレス値は信号ＲＲによってリセット
される。信号ＷＲおよびＲＲによって、書き込みおよび
読みだしアドレス値がそれぞれいつリセットされるかを
制御することによって、変換器は１フレーム期間までの
遅延を実行することができる。これは、実際の応用にお
いて好ましい。この応用において、本変換器によって形
成されたＰＡＬ信号が、他の信号源からの映像信号と同
期するために、１フレーム期間と同数のフレーム期間に
よって遅延されることが必要である。
は、信号Ｗ-ＣＬＫと同期してフレームバッファ３１８
に書き込まれ、フレームバッファ３１８は信号ＷＲに応
答する初期書き込みアドレス値にリセットされる。サン
プルは信号Ｒ-ＣＬＫと同期してフレームバッファ３１
８から読みだされ、バッファ３１８からサンプルを読み
だすための初期アドレス値は信号ＲＲによってリセット
される。信号ＷＲおよびＲＲによって、書き込みおよび
読みだしアドレス値がそれぞれいつリセットされるかを
制御することによって、変換器は１フレーム期間までの
遅延を実行することができる。これは、実際の応用にお
いて好ましい。この応用において、本変換器によって形
成されたＰＡＬ信号が、他の信号源からの映像信号と同
期するために、１フレーム期間と同数のフレーム期間に
よって遅延されることが必要である。
【００６２】フレームバッファ３１８に与えられた輝度
信号および色信号は、それぞれ信号ＹＩＮおよびＣＩＮ
として補間フィルタ３２０に送られる。補間フィルタ３
２０はまた、出力制御回路３２４から信号ＳＨＩＦＴお
よび他の制御信号（即ち、ＸＹおよびＸＣ）を受け取
る。更に、補間フィルタ３２０は、バーストＲＯＭ３２
２からバースト信号を受け取る。
信号および色信号は、それぞれ信号ＹＩＮおよびＣＩＮ
として補間フィルタ３２０に送られる。補間フィルタ３
２０はまた、出力制御回路３２４から信号ＳＨＩＦＴお
よび他の制御信号（即ち、ＸＹおよびＸＣ）を受け取
る。更に、補間フィルタ３２０は、バーストＲＯＭ３２
２からバースト信号を受け取る。
【００６３】上記引用の特許に記載されているように、
補間フィルタ３２０は、フレームバッファ３１８に記憶
されている輝度サンプルおよび色サンプルを再標本化
し、色サンプルを変調色成分信号に変換し、その変調色
成分信号を輝度信号に加えてＰＡＬ出力信号を生成す
る。
補間フィルタ３２０は、フレームバッファ３１８に記憶
されている輝度サンプルおよび色サンプルを再標本化
し、色サンプルを変調色成分信号に変換し、その変調色
成分信号を輝度信号に加えてＰＡＬ出力信号を生成す
る。
【００６４】図６は、補間フィルタ３２０として用いる
のに適した回路のブロック図である。このフィルタは、
３５．４６８９４４ＭＨｚ（以下３５．５ＭＨｚ）のク
ロック信号ＣＫ-３５を用いて機能する。図６に示され
るように、信号ＹＩＮはレジスタ４１０に送られ、信号
ＣＩＮはデマルチプレクサ４１２に送られる。そのデマ
ルチプレクサ４１２はＣＡサンプルおよびＣＢサンプル
を分離し、１／４分周回路４１８によって、信号ＣＫ-
３５から導かれた８．９ＭＨｚ（２Ｆsc）のクロック信
号に応答して、２つの分離したサンプルの流れを形成す
る。デマルチプレクサ４１２の２つの出力信号は、レジ
スタ４１４および４１６にそれぞれ送られる。
のに適した回路のブロック図である。このフィルタは、
３５．４６８９４４ＭＨｚ（以下３５．５ＭＨｚ）のク
ロック信号ＣＫ-３５を用いて機能する。図６に示され
るように、信号ＹＩＮはレジスタ４１０に送られ、信号
ＣＩＮはデマルチプレクサ４１２に送られる。そのデマ
ルチプレクサ４１２はＣＡサンプルおよびＣＢサンプル
を分離し、１／４分周回路４１８によって、信号ＣＫ-
３５から導かれた８．９ＭＨｚ（２Ｆsc）のクロック信
号に応答して、２つの分離したサンプルの流れを形成す
る。デマルチプレクサ４１２の２つの出力信号は、レジ
スタ４１４および４１６にそれぞれ送られる。
【００６５】レジスタ４１０、４１４および４１６は、
信号ＳＨＩＦＴおよび１３．５ＭＨｚのクロック信号の
論理積に応答し、信号ＳＨＩＦＴが、図４に示されたフ
レームバッファ３１８によって新しいサンプルが与えら
れたことを示すとき、信号ＹＩＮ、ＣＡおよびＣＢのそ
れぞれの新しい値を取り組む。
信号ＳＨＩＦＴおよび１３．５ＭＨｚのクロック信号の
論理積に応答し、信号ＳＨＩＦＴが、図４に示されたフ
レームバッファ３１８によって新しいサンプルが与えら
れたことを示すとき、信号ＹＩＮ、ＣＡおよびＣＢのそ
れぞれの新しい値を取り組む。
【００６６】レジスタ４１０に保持された出力値は輝度
補間回路４２０によって読み出され、その輝度補間回路
４２０は、図４の出力制御回路３２４によって与えられ
た信号ＸＹに示された輝度係数アドレスに一致する信号
ＹＩＮを再標本化する。この補間回路によって形成され
たサンプルは、標本化されたＰＡＬ映像信号の輝度成分
データに適合する。補間回路４２０としての使用に適合
する回路は、図７を参照して以下で述べられる。
補間回路４２０によって読み出され、その輝度補間回路
４２０は、図４の出力制御回路３２４によって与えられ
た信号ＸＹに示された輝度係数アドレスに一致する信号
ＹＩＮを再標本化する。この補間回路によって形成され
たサンプルは、標本化されたＰＡＬ映像信号の輝度成分
データに適合する。補間回路４２０としての使用に適合
する回路は、図７を参照して以下で述べられる。
【００６７】補間回路４２０に保持された再標本化され
た輝度信号は、加算器４２９の１入力ポートに送られ、
その加算器の他の入力ポートは連結され、図４のバース
トＲＯＭ３２２からサンプルを受け取る。この信号に応
答して、ブラックレベル修正およびカラー参照バースト
信号（バースト期間の間のみ）を表すディジタルサンプ
ルが輝度サンプルに加えられる。
た輝度信号は、加算器４２９の１入力ポートに送られ、
その加算器の他の入力ポートは連結され、図４のバース
トＲＯＭ３２２からサンプルを受け取る。この信号に応
答して、ブラックレベル修正およびカラー参照バースト
信号（バースト期間の間のみ）を表すディジタルサンプ
ルが輝度サンプルに加えられる。
【００６８】レジスタ４１４および４１６に保持されて
いるサンプルは、出力ポートで信号（ＣＡ＋ＣＢ）およ
び（ＣＡ−ＣＢ）をそれぞれ生成する加算器４２２およ
び減算器４２４によって連結される。これらの信号は、
補間回路４２０を介して輝度信号の処理遅延を補償する
補償遅延要素４２６および４２８のそれぞれに送られ
る。遅延要素４２６および４２８によって与えられ、遅
延された（ＣＡ＋ＣＢ）および（ＣＡ−ＣＢ）信号は、
色補間回路４３０のそれぞれの入力ポートＡＩＮおよび
ＢＩＮに送られる。カラー参照バースト信号をともなっ
たＰＡＬ輝度信号は、補間回路４３０の入力端子ＥＸＴ
に送られる。色補間回路４３０に用いられるフィルタの
配列は、補償遅延要素４３２を通してその補間回路に送
られる信号ＸＣによって決定される。遅延要素４３２
は、係数値を遅延要素４２６および４２８によって与え
られたサンプルに適合させる。
いるサンプルは、出力ポートで信号（ＣＡ＋ＣＢ）およ
び（ＣＡ−ＣＢ）をそれぞれ生成する加算器４２２およ
び減算器４２４によって連結される。これらの信号は、
補間回路４２０を介して輝度信号の処理遅延を補償する
補償遅延要素４２６および４２８のそれぞれに送られ
る。遅延要素４２６および４２８によって与えられ、遅
延された（ＣＡ＋ＣＢ）および（ＣＡ−ＣＢ）信号は、
色補間回路４３０のそれぞれの入力ポートＡＩＮおよび
ＢＩＮに送られる。カラー参照バースト信号をともなっ
たＰＡＬ輝度信号は、補間回路４３０の入力端子ＥＸＴ
に送られる。色補間回路４３０に用いられるフィルタの
配列は、補償遅延要素４３２を通してその補間回路に送
られる信号ＸＣによって決定される。遅延要素４３２
は、係数値を遅延要素４２６および４２８によって与え
られたサンプルに適合させる。
【００６９】補間回路４３０は（ＣＡ−ＣＢ）および
（ＣＡ＋ＣＢ）信号を処理し、１７．７ＭＨｚのＰＡＬ
標本化レートにおいて、（ＣＡプラスマイナスＣＢ）、
（ＣＡマイナスプラスＣＢ）、−（ＣＡプラスマイナス
ＣＢ）、−（ＣＡマイナスプラスＣＢ）、（ＣＡプラス
マイナスＣＢ）、．．．．のフォーマットを有するサン
プルの配列を形成する。前記プラスマイナスおよびマイ
ナスプラス機能は、映像信号の連続するライン上の対応
するサンプル値（即ち、１つのライン上の＋、−および
隣のライン上の−，＋）を表す。これらのサンプルは、
補間された輝度サンプルＹに結合され、フォーマットＹ
＋（ＣＡプラスマイナスＣＢ）、Ｙ＋（ＣＡマイナスプ
ラスＣＢ）、Ｙ−（ＣＡプラスマイナスＣＢ）、Ｙ−
（ＣＡマイナスプラスＣＢ）、Ｙ＋（ＣＡプラスマイナ
スＣＢ）、．．．．を有する信号を形成する。ＣＡおよ
びＣＢが、それぞれＵおよびＶ色差信号であるなら、こ
の配列がサンプルされたデータＰＡＬカラー映像信号を
表していると見なされる。
（ＣＡ＋ＣＢ）信号を処理し、１７．７ＭＨｚのＰＡＬ
標本化レートにおいて、（ＣＡプラスマイナスＣＢ）、
（ＣＡマイナスプラスＣＢ）、−（ＣＡプラスマイナス
ＣＢ）、−（ＣＡマイナスプラスＣＢ）、（ＣＡプラス
マイナスＣＢ）、．．．．のフォーマットを有するサン
プルの配列を形成する。前記プラスマイナスおよびマイ
ナスプラス機能は、映像信号の連続するライン上の対応
するサンプル値（即ち、１つのライン上の＋、−および
隣のライン上の−，＋）を表す。これらのサンプルは、
補間された輝度サンプルＹに結合され、フォーマットＹ
＋（ＣＡプラスマイナスＣＢ）、Ｙ＋（ＣＡマイナスプ
ラスＣＢ）、Ｙ−（ＣＡプラスマイナスＣＢ）、Ｙ−
（ＣＡマイナスプラスＣＢ）、Ｙ＋（ＣＡプラスマイナ
スＣＢ）、．．．．を有する信号を形成する。ＣＡおよ
びＣＢが、それぞれＵおよびＶ色差信号であるなら、こ
の配列がサンプルされたデータＰＡＬカラー映像信号を
表していると見なされる。
【００７０】図７はブロック図であり、補間回路４２０
または補間回路４３０のどちらかとして用いられ得る具
体例としての補間回路の一部ロジック図形式のブロック
図である。図７に示されるように、信号ＡＩＮおよびＢ
ＩＮは２方向の１２タップ遅延ライン４４０に送られ
る。具体例としての回路では、遅延ラインの各タップが
１０７個程度の異なった係数値によってプログラムされ
る。出力制御回路３２４によって与えられた係数アドレ
ス信号（即ち、ＸＹまたはＸＣ）に応答して、遅延ライ
ン４４０のタップセルの各々が、選択された係数値によ
ってそのＡＩＮまたはＢＩＮデータ値を増大する。係数
アドレス信号の各値によって、遅延ライン４４０が係数
値の異なった組を使用するようになり、それゆえ、異な
ったフィルタを実行するようになる。本発明のこの実施
例で使用されるＢ個の補間フィルタは、信号ＸＹおよび
ＸＣによってアドレスされた係数の異なるＢ個の組を通
して実行される。
または補間回路４３０のどちらかとして用いられ得る具
体例としての補間回路の一部ロジック図形式のブロック
図である。図７に示されるように、信号ＡＩＮおよびＢ
ＩＮは２方向の１２タップ遅延ライン４４０に送られ
る。具体例としての回路では、遅延ラインの各タップが
１０７個程度の異なった係数値によってプログラムされ
る。出力制御回路３２４によって与えられた係数アドレ
ス信号（即ち、ＸＹまたはＸＣ）に応答して、遅延ライ
ン４４０のタップセルの各々が、選択された係数値によ
ってそのＡＩＮまたはＢＩＮデータ値を増大する。係数
アドレス信号の各値によって、遅延ライン４４０が係数
値の異なった組を使用するようになり、それゆえ、異な
ったフィルタを実行するようになる。本発明のこの実施
例で使用されるＢ個の補間フィルタは、信号ＸＹおよび
ＸＣによってアドレスされた係数の異なるＢ個の組を通
して実行される。
【００７１】輝度補間回路４２０に関しては、ＡＩＮ入
力ポートのみが使用され、ＢＩＮ入力ポートはＥＮ Ｂ
信号論理ローで保持することにより効力がなくなる。色
補間回路４３０に関しては、（ＣＡ＋ＣＢ）信号がＡＩ
Ｎ入力ポートに送られ、一方（ＣＡ−ＣＢ）信号はＢＩ
Ｎ入力ポートに送られる。簡単にするために、色補間回
路４３０の機能のみが以下に述べられる。この記載およ
び上記引用の米国特許により、当業者が輝度補間回路４
２０を作動する制御信号を決定するのは容易であろう。
力ポートのみが使用され、ＢＩＮ入力ポートはＥＮ Ｂ
信号論理ローで保持することにより効力がなくなる。色
補間回路４３０に関しては、（ＣＡ＋ＣＢ）信号がＡＩ
Ｎ入力ポートに送られ、一方（ＣＡ−ＣＢ）信号はＢＩ
Ｎ入力ポートに送られる。簡単にするために、色補間回
路４３０の機能のみが以下に述べられる。この記載およ
び上記引用の米国特許により、当業者が輝度補間回路４
２０を作動する制御信号を決定するのは容易であろう。
【００７２】色補間回路４３０において、ＡＩＮおよび
ＢＩＮ入力ポートの各々が、各有限インパルス応答（Ｆ
ＩＲ）フィルタを実行するために、多数のタップを設け
るシフトレジスタに連結されている。全てのタップセル
からのＡＩＮサンプルはそれぞれの係数値によって増大
し、その後、加算回路４４６によって加算される。次の
サンプル期間では、それぞれのタップセルに保持されて
いるＢＩＮ値が同じ係数値によって増大され、加算回路
４４６において加算される。したがって、加算回路４４
６は、２つのフィルタされた色信号（ＣＡ＋ＣＢ）およ
び（ＣＡ−ＣＢ）のサンプルを、交互にプログラマブル
遅延要素４４８に与える。本発明のこの実施例において
は、遅延要素４４８が最小遅延値に設定される。
ＢＩＮ入力ポートの各々が、各有限インパルス応答（Ｆ
ＩＲ）フィルタを実行するために、多数のタップを設け
るシフトレジスタに連結されている。全てのタップセル
からのＡＩＮサンプルはそれぞれの係数値によって増大
し、その後、加算回路４４６によって加算される。次の
サンプル期間では、それぞれのタップセルに保持されて
いるＢＩＮ値が同じ係数値によって増大され、加算回路
４４６において加算される。したがって、加算回路４４
６は、２つのフィルタされた色信号（ＣＡ＋ＣＢ）およ
び（ＣＡ−ＣＢ）のサンプルを、交互にプログラマブル
遅延要素４４８に与える。本発明のこの実施例において
は、遅延要素４４８が最小遅延値に設定される。
【００７３】遅延要素４４８によって与えられたサンプ
ルは、配列（ＣＡ＋ＣＢ）、（ＣＡ−ＣＢ）、（ＣＡ＋
ＣＢ）、（ＣＡ−ＣＢ）、（ＣＡ＋ＣＢ）、（ＣＡ−Ｃ
Ｂ）、．．．．によって表され得る。これらのサンプル
は、選択反転回路４５０に送られる。その回路４５０
は、出力制御回路３２４によって与えられた信号ＮＥＧ
ＡＴＥに制御される。本発明の具体例となる実施例にお
いては、信号ＮＥＧＡＴＥによって、補間された色信号
の全ての他のサンプル対が反転され、その結果、加算器
４５２に送られたサンプルの配列は、（ＣＡ＋ＣＢ）、
（ＣＡ−ＣＢ）、−（ＣＡ＋ＣＢ）、−（ＣＡ−Ｃ
Ｂ）、（ＣＡ＋ＣＢ）、（ＣＡ−ＣＢ）、．．．．とな
る。色サンプル対の反転は、１サンプル位置によってラ
インからラインへと移動し、ＰＡＬ基準によって形成さ
れた、ラインからラインへと変化するＣＢ（Ｖ）色差信
号の９０°位相変換を模倣する。
ルは、配列（ＣＡ＋ＣＢ）、（ＣＡ−ＣＢ）、（ＣＡ＋
ＣＢ）、（ＣＡ−ＣＢ）、（ＣＡ＋ＣＢ）、（ＣＡ−Ｃ
Ｂ）、．．．．によって表され得る。これらのサンプル
は、選択反転回路４５０に送られる。その回路４５０
は、出力制御回路３２４によって与えられた信号ＮＥＧ
ＡＴＥに制御される。本発明の具体例となる実施例にお
いては、信号ＮＥＧＡＴＥによって、補間された色信号
の全ての他のサンプル対が反転され、その結果、加算器
４５２に送られたサンプルの配列は、（ＣＡ＋ＣＢ）、
（ＣＡ−ＣＢ）、−（ＣＡ＋ＣＢ）、−（ＣＡ−Ｃ
Ｂ）、（ＣＡ＋ＣＢ）、（ＣＡ−ＣＢ）、．．．．とな
る。色サンプル対の反転は、１サンプル位置によってラ
インからラインへと移動し、ＰＡＬ基準によって形成さ
れた、ラインからラインへと変化するＣＢ（Ｖ）色差信
号の９０°位相変換を模倣する。
【００７４】加算器４５２は、レジスタ４５４およびマ
ルチプレクサ４５６を含むアキュムレータの一部であ
る。本発明の具体例となる実施例においては、補間され
た輝度信号Ｙの連続するサンプルは、レジスタ４５８お
よびマルチプレクサ４５６を通じ、外部の入力ポートＥ
ＸＴを介して加算器４５２の１つの入力ポートに送ら
れ、一方、遅延要素４４８によって形成された色サンプ
ルの流れが、加算器４５２の他の入力ポートに与えられ
る。それゆえ、加算器４５２によって形成された出力信
号は、サンプルの流れＹ＋（ＣＡプラスマイナスＣ
Ｂ）、Ｙ＋（ＣＡマイナスプラスＣＢ）、Ｙ−（ＣＡプ
ラスマイナスＣＢ）、Ｙ−（ＣＡマイナスプラスＣ
Ｂ）、Ｙ＋（ＣＡプラスマイナスＣＢ）、．．．．であ
り、記号プラスマイナスは、サンプルが１ライン上に加
算され、次のラインで減算されることを表し、記号マイ
ナスプラスは、サンプルが１ライン上で減算され、次の
ラインで加算されることを表している。
ルチプレクサ４５６を含むアキュムレータの一部であ
る。本発明の具体例となる実施例においては、補間され
た輝度信号Ｙの連続するサンプルは、レジスタ４５８お
よびマルチプレクサ４５６を通じ、外部の入力ポートＥ
ＸＴを介して加算器４５２の１つの入力ポートに送ら
れ、一方、遅延要素４４８によって形成された色サンプ
ルの流れが、加算器４５２の他の入力ポートに与えられ
る。それゆえ、加算器４５２によって形成された出力信
号は、サンプルの流れＹ＋（ＣＡプラスマイナスＣ
Ｂ）、Ｙ＋（ＣＡマイナスプラスＣＢ）、Ｙ−（ＣＡプ
ラスマイナスＣＢ）、Ｙ−（ＣＡマイナスプラスＣ
Ｂ）、Ｙ＋（ＣＡプラスマイナスＣＢ）、．．．．であ
り、記号プラスマイナスは、サンプルが１ライン上に加
算され、次のラインで減算されることを表し、記号マイ
ナスプラスは、サンプルが１ライン上で減算され、次の
ラインで加算されることを表している。
【００７５】加算された輝度信号および色信号はレジス
タ４５４に記憶され、その後、加算器４５２に与えられ
る次のサンプル値の対と同期して、レジスタ４６０に送
られる。レジスタ４６０によって、出力信号、標本化さ
れたデータＰＡＬ複合映像信号のフォーマットおよび標
本化周波数に与えられる。
タ４５４に記憶され、その後、加算器４５２に与えられ
る次のサンプル値の対と同期して、レジスタ４６０に送
られる。レジスタ４６０によって、出力信号、標本化さ
れたデータＰＡＬ複合映像信号のフォーマットおよび標
本化周波数に与えられる。
【００７６】上記されたように、バーストＲＯＭ３２２
は、輝度補間回路４２０によって与えられるサンプルの
ブラックレベルを修正する信号を提供し、ＰＡＬ信号の
ために所望のブラックレベルを作成する。バースト期間
の間、出力制御回路３２４によって形成されるライン番
号信号（不図示）およびフィールド番号信号（不図示）
によって決定されるような予め決定された位相に、ＲＯ
Ｍ３２２はまた標本化されたデータバースト信号を与え
る。
は、輝度補間回路４２０によって与えられるサンプルの
ブラックレベルを修正する信号を提供し、ＰＡＬ信号の
ために所望のブラックレベルを作成する。バースト期間
の間、出力制御回路３２４によって形成されるライン番
号信号（不図示）およびフィールド番号信号（不図示）
によって決定されるような予め決定された位相に、ＲＯ
Ｍ３２２はまた標本化されたデータバースト信号を与え
る。
【００７７】それゆえ、色補間回路４３０によって与え
られる信号は、標本化されたデータＰＡＬ信号であり、
それはカラー参照バースト信号を含み修正されたブラッ
クレベルを有する。
られる信号は、標本化されたデータＰＡＬ信号であり、
それはカラー参照バースト信号を含み修正されたブラッ
クレベルを有する。
【００７８】図８はロジック図であり、部分的には、図
４の出力制御回路３２４で使用するのに適した回路構成
のブロック図形式のロジック図である。図８のロジック
回路は、更に図４に示される補間フィルタ３２０に適用
される値ＸＹ、ＸＣおよびＳＨＩＦＴを算出する。更に
この回路は、内部のエラー信号Ｙに対する新たな値を算
出する。これらは図１のマイクロコンピュータ１１８に
よって算出されたのと同じ値で、以下に再現される数
９、数１０、数１１、数１２および数１３に基づく。
４の出力制御回路３２４で使用するのに適した回路構成
のブロック図形式のロジック図である。図８のロジック
回路は、更に図４に示される補間フィルタ３２０に適用
される値ＸＹ、ＸＣおよびＳＨＩＦＴを算出する。更に
この回路は、内部のエラー信号Ｙに対する新たな値を算
出する。これらは図１のマイクロコンピュータ１１８に
よって算出されたのと同じ値で、以下に再現される数
９、数１０、数１１、数１２および数１３に基づく。
【００７９】
【数９】ＳＨＩＦＴ＝ＩＮＴ［（ＸＹi＋Ａ１）／Ｂ］
【００８０】
【数１０】ＸＹi+1＝（ＸＹi＋Ａ１） ＭＯＤ Ｂ
【００８１】
【数１１】 ＸＣi+1＝ＩＮＴ｛［（１−ＣＦ）ＸＹi+1＋ＣＦ（Ｂ＋ＸＹi+1）］／４｝
【００８２】
【数１２】ＯＶＦi+1＝ＩＮＴ［（Ｙi＋ＲＡ１）／Ｉ］
【００８３】
【数１３】Ｙi+1＝（Ｙi＋ＲＡ１）ＭＯＤ Ｉ 図８の回路構成においては、Ｂが１０６、Ａが８０、Ｒ
Ａが４６４０、ＲＢが２７およびＩが６６９２である。
それゆえ、エラーが閾値よりも大きいか小さいかによっ
て、ＡＩは８０と８１の間でそれぞれ切り換えられる。
同様に、ＲＡ１は４６４０と４６１３の間で切り換えら
れる。ロジック回路において分割は困難であるため、図
８のロジック回路で実行されるような数５から数９は簡
素化され、分割を省略している。
Ａが４６４０、ＲＢが２７およびＩが６６９２である。
それゆえ、エラーが閾値よりも大きいか小さいかによっ
て、ＡＩは８０と８１の間でそれぞれ切り換えられる。
同様に、ＲＡ１は４６４０と４６１３の間で切り換えら
れる。ロジック回路において分割は困難であるため、図
８のロジック回路で実行されるような数５から数９は簡
素化され、分割を省略している。
【００８４】図８において、レジスタ５２８、加算器５
１０、値出力源５１２、５１４、５１６、５１８および
５１９、３状態バッファ５２０、５２２、５２４および
５３６、ＯＲゲート５６２および比較測定器５３０およ
び５３２によって、数４、数５および数６が実行され
る。レジスタ５４６、加算器５３４、値出力源５３６、
５３８、５４０、５４２、５４４および５４５、３状態
バッファ５６６、５６８、５７０および５７２、ＯＲゲ
ート５６０および比較器５４８および５５０によって、
数７および数８が実行される。ＡＮＤゲート５５２、５
５４、５５６、５５８および５６４は、２つの回路に共
有される制御信号を生成する。
１０、値出力源５１２、５１４、５１６、５１８および
５１９、３状態バッファ５２０、５２２、５２４および
５３６、ＯＲゲート５６２および比較測定器５３０およ
び５３２によって、数４、数５および数６が実行され
る。レジスタ５４６、加算器５３４、値出力源５３６、
５３８、５４０、５４２、５４４および５４５、３状態
バッファ５６６、５６８、５７０および５７２、ＯＲゲ
ート５６０および比較器５４８および５５０によって、
数７および数８が実行される。ＡＮＤゲート５５２、５
５４、５５６、５５８および５６４は、２つの回路に共
有される制御信号を生成する。
【００８５】この回路において、３状態バッファ５２
０、５２２、５２４および５２６は、値８０、８１、−
２６および−２５の１つを選択して加算器５１０に送
り、レジスタ５２８に保持されるＸＹの値に加えられ
る。比較器５３０が、ＸＹの現在の値にＡ１の値を加算
する結果が１０６よりも小さいとことを指示するとき、
値８０または８１がＡ１の値によって与えられる。８０
または８１をそれぞれＸＹの現在の値に加算する結果
が、１０６よりも大きくなることを比較器５３０が指示
するとき、−２６および−２７のそれぞれの値が与えら
れる。加算器５１０で生成されたＸＹの値が、ＸＹの値
に１０６を法として８０または８１を加算した値と同じ
である。
０、５２２、５２４および５２６は、値８０、８１、−
２６および−２５の１つを選択して加算器５１０に送
り、レジスタ５２８に保持されるＸＹの値に加えられ
る。比較器５３０が、ＸＹの現在の値にＡ１の値を加算
する結果が１０６よりも小さいとことを指示するとき、
値８０または８１がＡ１の値によって与えられる。８０
または８１をそれぞれＸＹの現在の値に加算する結果
が、１０６よりも大きくなることを比較器５３０が指示
するとき、−２６および−２７のそれぞれの値が与えら
れる。加算器５１０で生成されたＸＹの値が、ＸＹの値
に１０６を法として８０または８１を加算した値と同じ
である。
【００８６】比較器５３０によって、加算器５１０によ
って与えられたＸＹの現在の値が、値出力源５１９によ
って与えられた値２５と比較され、ＸＹが２５より小さ
いとき、即ち、ＸＹに８０または８１を加えても１０６
より大きくならないとき、論理ハイ出力信号が生成され
る。他の比較器５３２によっても、ＸＹの現在の値が２
５と比較されるが、ＸＹが２５より大きいとき、即ち、
ＸＹに８０または８１を加えると１０６より大きな値が
生成されるときのみ、論理ハイ信号が生成される。２つ
のエラー比較器５４８および５５０の出力信号に伴っ
て、これらの信号は用いられる。エラー比較器５４８お
よび５５０は、以下で述べられるように、値源５１２、
５１４、５１６および５１８によって与えられた値のど
れが加算器５１０に適用されるかを決定する。
って与えられたＸＹの現在の値が、値出力源５１９によ
って与えられた値２５と比較され、ＸＹが２５より小さ
いとき、即ち、ＸＹに８０または８１を加えても１０６
より大きくならないとき、論理ハイ出力信号が生成され
る。他の比較器５３２によっても、ＸＹの現在の値が２
５と比較されるが、ＸＹが２５より大きいとき、即ち、
ＸＹに８０または８１を加えると１０６より大きな値が
生成されるときのみ、論理ハイ信号が生成される。２つ
のエラー比較器５４８および５５０の出力信号に伴っ
て、これらの信号は用いられる。エラー比較器５４８お
よび５５０は、以下で述べられるように、値源５１２、
５１４、５１６および５１８によって与えられた値のど
れが加算器５１０に適用されるかを決定する。
【００８７】数７および数８を実行する回路は、同様の
方法で機能する。値出力源５３６および５３８によって
与えられた値４６４０および４６１３は、ＲＡ１の２つ
の値であり、Ａ１の値がそれぞれ８０および８１である
ときの２つのエラー差に対応している。値−２０５２お
よび−２０７９は、６６９２を法とする演算を実行する
ために用いられる値に対応している。
方法で機能する。値出力源５３６および５３８によって
与えられた値４６４０および４６１３は、ＲＡ１の２つ
の値であり、Ａ１の値がそれぞれ８０および８１である
ときの２つのエラー差に対応している。値−２０５２お
よび−２０７９は、６６９２を法とする演算を実行する
ために用いられる値に対応している。
【００８８】レジスタ５４６に保持されたＹの値が２０
５２よりも小さいときにのみ、比較器５４８は論理ハイ
信号を生成する。この信号は、Ｙの次の値、即ち４６４
０または４６１３をＹに加算した結果、が６６９２より
も小さいことを示す。Ｙの現在の値が２０７８よりも大
きいときのみ、他の比較器５５０が論理ハイ出力信号を
提供する。この信号は、Ｙの次の値が６６９２よりも大
きく、適切なマイナス値が標準的なモジュロ（ｍｏｄｕ
ｌｏ）加算に加えられることを示す。
５２よりも小さいときにのみ、比較器５４８は論理ハイ
信号を生成する。この信号は、Ｙの次の値、即ち４６４
０または４６１３をＹに加算した結果、が６６９２より
も小さいことを示す。Ｙの現在の値が２０７８よりも大
きいときのみ、他の比較器５５０が論理ハイ出力信号を
提供する。この信号は、Ｙの次の値が６６９２よりも大
きく、適切なマイナス値が標準的なモジュロ（ｍｏｄｕ
ｌｏ）加算に加えられることを示す。
【００８９】ＸＹが２５に等しく、Ｙが２０５２と２０
７８の間にあるとき、比較器５３０、５３２、５４８お
よび５５０の全てによって与えられた出力信号は論理ロ
ーである。この場合、ＡＮＤゲート５６４は、ＯＲゲー
ト５６０および５６２を介して、値８０および４６４０
のそれぞれが、レジスタ５２８および５４６に保持され
ているＸＹおよびＹの値に加えられるようにする。
７８の間にあるとき、比較器５３０、５３２、５４８お
よび５５０の全てによって与えられた出力信号は論理ロ
ーである。この場合、ＡＮＤゲート５６４は、ＯＲゲー
ト５６０および５６２を介して、値８０および４６４０
のそれぞれが、レジスタ５２８および５４６に保持され
ているＸＹおよびＹの値に加えられるようにする。
【００９０】図８に示される様に、信号ＳＨＩＦＴが論
理ローから論理ハイへ移行する度に、その論理ローと論
理ハイとの間で交互に反転される信号ＣＦの値に依存し
て、ＸＹの値に１０６を選択的に加えることによって、
ＸＣの値が生成される。この作用を実行する回路構成
は、加算器５８０、値出力源５８２、マルチプレクサ５
８４、トリガー型フリップフロップ５８６および整数除
算器５８８を含む。
理ローから論理ハイへ移行する度に、その論理ローと論
理ハイとの間で交互に反転される信号ＣＦの値に依存し
て、ＸＹの値に１０６を選択的に加えることによって、
ＸＣの値が生成される。この作用を実行する回路構成
は、加算器５８０、値出力源５８２、マルチプレクサ５
８４、トリガー型フリップフロップ５８６および整数除
算器５８８を含む。
【００９１】図８に示される回路構成構成は、信号Ｘ
Ｙ、ＸＣおよびＳＨＩＦＴを生成し、図４の補間フィル
タ３２０を制御する。前記された記載により、信号ＮＥ
ＧＡＴＥを形成する回路構成を当業者が製造するのは容
易である。
Ｙ、ＸＣおよびＳＨＩＦＴを生成し、図４の補間フィル
タ３２０を制御する。前記された記載により、信号ＮＥ
ＧＡＴＥを形成する回路構成を当業者が製造するのは容
易である。
【００９２】図８の回路構成構成に変更を加えて、他の
入力および出力標本化周波数を扱うのは容易である。例
えば、１８ＭＨｚの入力標本化周波数を有する映像信号
をＰＡＬ互換性フォーマットに変換する変換器は、定数
出力源によって与えられる異なる定数を用いて、図８に
示されるのと同じ回路構成が使用される。１０６に等し
いＢによって変更が加えられたこの変換器に対して、Ａ
は１０８となり、定数源５１２、５１４、５１６、５１
８および５１９はそれぞれの定数値１、２（即ち、１０
６を法とする１０７および１０６を法とする１０８）、
−１０５、−１０４および１０４を規定し、一方、定数
出力源５３６、５３８、５４０、５４２、５４４および
５４５は、それぞれの定数値３９２９、３９０２、−２
７６３、−２７９０、２７６３および２７８９を規定す
る。
入力および出力標本化周波数を扱うのは容易である。例
えば、１８ＭＨｚの入力標本化周波数を有する映像信号
をＰＡＬ互換性フォーマットに変換する変換器は、定数
出力源によって与えられる異なる定数を用いて、図８に
示されるのと同じ回路構成が使用される。１０６に等し
いＢによって変更が加えられたこの変換器に対して、Ａ
は１０８となり、定数源５１２、５１４、５１６、５１
８および５１９はそれぞれの定数値１、２（即ち、１０
６を法とする１０７および１０６を法とする１０８）、
−１０５、−１０４および１０４を規定し、一方、定数
出力源５３６、５３８、５４０、５４２、５４４および
５４５は、それぞれの定数値３９２９、３９０２、−２
７６３、−２７９０、２７６３および２７８９を規定す
る。
【００９３】
【発明の効果】以上のように本発明に従えば、主題とな
っている再標本化器は、再標本化された信号に相反する
エラーを生じる２つの比を用いることによって機能す
る。再標本化された信号が改善されたので、現在使用さ
れている比によって引き起こされるエラーは絶え間なく
モニターされる。一例として、このエラーが予め決定さ
れた閾値を超えるとき、その変換器は切り換わってもう
一方の比を使用し、そのエラーを、例えば、ポジティブ
エラーからネガティブエラーへと減じる。この技術を用
いると、出力信号のエラーは閾値よりも大きくならな
い。補間フィルタ列は、所望のエラー特性を得るために
自動的に変化する。更に、小さなエラー閾値を用いるこ
とによって、最も大きな信号エラーが小さく保たれ得
る。しかし、用いられる限り最小の閾値は、好適に選択
された標本化周波数比によって決定される。従って、本
発明の標本化周波数変換器に於て、構成を簡単にするこ
とができ、かつ複数の標本化周波数間の補間を伴う変換
を高精度に行うことができる。
っている再標本化器は、再標本化された信号に相反する
エラーを生じる２つの比を用いることによって機能す
る。再標本化された信号が改善されたので、現在使用さ
れている比によって引き起こされるエラーは絶え間なく
モニターされる。一例として、このエラーが予め決定さ
れた閾値を超えるとき、その変換器は切り換わってもう
一方の比を使用し、そのエラーを、例えば、ポジティブ
エラーからネガティブエラーへと減じる。この技術を用
いると、出力信号のエラーは閾値よりも大きくならな
い。補間フィルタ列は、所望のエラー特性を得るために
自動的に変化する。更に、小さなエラー閾値を用いるこ
とによって、最も大きな信号エラーが小さく保たれ得
る。しかし、用いられる限り最小の閾値は、好適に選択
された標本化周波数比によって決定される。従って、本
発明の標本化周波数変換器に於て、構成を簡単にするこ
とができ、かつ複数の標本化周波数間の補間を伴う変換
を高精度に行うことができる。
【図１】本発明の実施例を含む、標本化周波数変換器の
ブロック図である。
ブロック図である。
【図２】図１の回路構成の機能を説明するのに用いられ
るフローチャートである。
るフローチャートである。
【図３】図１の回路構成の機能を説明するのに用いられ
るフローチャートである。
るフローチャートである。
【図４】ＣＣＩＲ（６０１）映像信号をＰＡＬ映像信号
に変換するための、具体例となる標本化周波数変換器の
ブロック図である。
に変換するための、具体例となる標本化周波数変換器の
ブロック図である。
【図５】ＣＣＩＲ（６０１）映像信号をＰＡＬ映像信号
に変換するための、具体例となる標本化周波数変換器の
ブロック図である。
に変換するための、具体例となる標本化周波数変換器の
ブロック図である。
【図６】図１および図４に示される標本化周波数変換器
のどちらかで使用するのに適した補間フィルタのブロッ
ク図である。
のどちらかで使用するのに適した補間フィルタのブロッ
ク図である。
【図７】図１および図４に示される標本化周波数変換器
のどちらかで使用するのに適した補間フィルタのブロッ
ク図である。
のどちらかで使用するのに適した補間フィルタのブロッ
ク図である。
【図８】図１および図４に示される標本化周波数変換器
における使用に適した、具体例となる出力制御回路構成
のブロック図形式の論理回路図である。
における使用に適した、具体例となる出力制御回路構成
のブロック図形式の論理回路図である。
１１０ デコーダ １１２ 入力制御 １１４ ＦＩＦＯバッファ １１６ 補間フィルタ １１８ マイクロコンピュータ １２２ 出力制御 １２４ クロック発生器
Claims (15)
- 【請求項１】 第１の予め決定された標本化周波数を有
する第１の標本化されたデータ信号を再標本化し、第２
の予め決定された標本化周波数を有する第２の標本化さ
れたデータ信号を生成する標本化周波数変換器であっ
て、 制御信号に応答して、該第１の標本化されたデータ信号
を、第１および第２近似サンプル比に従って交互に再標
本化し、方向が反対のサンプル位置エラーをそれぞれ有
する該第２の標本化されたデータ信号のサンプルを形成
する再標本化手段、および該再標本化手段によって形成
された該サンプルのサンプル位置エラーを蓄積し、該蓄
積されたサンプル位置エラーが、予め決定された閾値よ
りも大きいとき、該再標本化手段が該第１と該第２の近
似サンプル比の間で切り換わる該制御信号を生成するモ
ニター手段、 を包含する標本化周波数変換器。 - 【請求項２】 前記再標本化手段が、Ｂ個の異なった補
間フィルタ特性を有する補間フィルタを含み、かつ前記
再標本化手段が、前記制御信号に応答する第１および第
２それぞれの配列において、該フィルタ特性のうちのい
くつかを呼び出すことによって機能する、請求項１に記
載の標本化周波数変換器。 - 【請求項３】 前記補間フィルタが、少なくともＢ組の
予めプログラムされた係数値を記憶するプログラマブル
有限インパルス応答（ＦＩＲ）フィルタであり、該係数
値の組がそれぞれ異なる補間特性を規定する、請求項２
に記載の標本化周波数変換器。 - 【請求項４】 前記第１の標本化されたデータ信号が１
３．５ＭＨｚの標本化周波数を有し、前記第２の標本化
されたデータ信号が１７．７３４４７５ＭＨｚの標本化
周波数を有し、かつ前記補間フィルタが１０６組の異な
る係数組によってプログラムされる、請求項３に記載の
標本化周波数変換器。 - 【請求項５】 前記第１および第２の近似サンプル比が
それぞれ、８０対１０６および８１対１０６である、請
求項４に記載の標本化周波数変換器。 - 【請求項６】 前記第１の標本化されたデータ信号が１
８ＭＨｚの標本化周波数を有し、前記第２の標本化され
たデータ信号が１７．７３４４７５ＭＨｚの標本化周波
数を有し、かつ前記補間フィルタが１０６組の異なる係
数組によってプログラムされる、請求項３に記載の標本
化周波数変換器。 - 【請求項７】 前記第１および第２の近似サンプル比が
それぞれ、１０７対１０６および１０８対１０６であ
る、請求項６に記載の標本化周波数変換器。 - 【請求項８】 第１の予め決定された標本化周波数を有
する第１の標本化されたデータ映像信号を再標本化し、
第２の予め決定された標本化周波数を有する第２の標本
化されたデータ映像信号を生成する映像信号標本化周波
数変換器であって、 制御信号に応答して、該第１の標本化されたデータ信号
を、方向が反対の第１および第２サンプル位置エラーを
それぞれ有する第１および第２の補間操作に交互に従わ
せる再標本化手段、および該再標本化手段によって形成
された該サンプルのサンプル位置エラーを蓄積し、該蓄
積されたサンプル位置エラーが予め決定された閾値より
も大きいとき、該再標本化手段が該第１と該第２の補間
機能の間で切り換わる該制御信号を生成するモニター手
段、 を包含する標本化周波数変換器。 - 【請求項９】 前記第１および第２の予め決定された標
本化周波数を受け取る手段、 前記第１の標本化されたデータ映像信号を処理して、前
記第２の標本化されたデータ信号を作成し、少なくとも
Ｂ組のフィルタ係数を記憶する有限インパルス応答（Ｆ
ＩＲ）補間フィルタを含む補間手段、 該受け取られた第１および第２の予め決定された標本化
周波数に応答し、該補間フィルタに用いられるフィルタ
係数のＢ組のグループを決定する手段、および、 前記第１および第２の補間操作を規定する該Ｂ組のフィ
ルタ係数から、フィルタ係数の組の第１および第２の配
列を規定する配列手段、 を更に包含する、請求項８に記載の映像信号標本化周波
数変換器。 - 【請求項１０】 前記Ｂ組のフィルタ係数が０からＢ−
１に番号付けられ、 Ｂによって割られた分数Ａが、前記第１の標本化周波数
の前記第２標本化周波数に対する比に近似し、かつ該比
よりも小さく、Ａは数値であり、 前記配列手段は、フィルタ係数組の前記第１配列を、前
記Ｂ組のフィルタ係数から、式Ｘi＝（Ｘi-1＋Ａ）ＭＯ
Ｄ Ｂに基づいて規定し、かつフィルタ係数の前記第２
配列を、前記Ｂ組のフィルタ係数から、式Ｘi＝（Ｘi-1
＋Ａ＋１）ＭＯＤ Ｂに基づいて規定し、Ｘiは前記補
間フィルタで用いられる係数の次の組の数で、Ｘi-1は
前記補間フィルタによって用いられる係数の現在の組の
数であり、かつ操作ＭＯＤはＢを法とする除算を表す、 請求項９に記載の映像標本化周波数変換器。 - 【請求項１１】 前記第１および第２の標本化されたデ
ータ映像信号がそれぞれ、輝度成分の標本化されたデー
タ信号および色成分の標本化されたデータ信号を含み、 前記補間手段が、前記第１の標本化されたデータ映像信
号の該輝度成分を処理して前記第２の標本化されたデー
タ映像信号の輝度成分を作成し、 前記第１の予め決定された標本化周波数における前記第
１の標本化されたデータ映像信号の前記サンプルを記憶
し、かつ前記配列手段によって与えられた制御信号に応
答して、該記憶されたサンプルを提供するするメモリー
手段、 少なくともＢ／２組のフィルタ係数を有するＦＩＲ補間
フィルタを含み、更に他の補間操作に基づいて、前記第
１の標本化されたデータ映像信号の色成分を処理し、前
記第２の標本化されたデータ映像信号の色成分を作成す
る、更に他の補間手段、および該記憶されたサンプル値
の内の連続するサンプル値が供給されることを示すメモ
リー手段への前記制御信号に応答して、ゼロおよび１の
間で変化する信号ＣＦを生成する前記配列手段に連結さ
れた手段とを含み、 前記配列手段が、該更に他の補間操作を、式ＸＣi+1＝
ＩＮＴ｛［(１−ＣＦ）Ｘi+1＋ＣＦ（Ｂ＋Ｘi+1）］／
４｝に基づいて規定する、更に他の補間フィルタに対す
るフィルタ係数の組の配列、ＸＣを規定する手段、 を更に包含する、請求項９に記載の映像信号変換器。 - 【請求項１２】 前記第１の標本化されたデータ映像信
号が１３．５ＭＨｚの標本化周波数を有し、前記第２の
標本化されたデータ映像信号が１７．７３４４７５ＭＨ
ｚの標本化周波数を有し、かつ補間フィルタが１０６の
異なる係数の組によってプログラムされる、請求項９に
記載の標本化周波数変換器。 - 【請求項１３】 前記１０６の組のフィルタ係数の各々
がゼロから１０５まで番号付けされ、フィルタ係数の組
の前記第１の配列が式Ｘi+1＝（Ｘi＋８０）ＭＯＤ １
０６で定義され、かつフィルタ係数の組の前記第２の配
列が式Ｘi+1＝（Ｘi＋８１）ＭＯＤ １０６で定義され
る、請求項１２に記載の標本化周波数変換器。 - 【請求項１４】 前記第１の標本化されたデータ信号が
１８ＭＨｚの標本化周波数を有し、前記第２の標本化さ
れたデータ信号が１７．７３４４７５ＭＨｚの標本化周
波数を有し、かつ前記補間フィルタが１０６個の異なる
組の係数によってプログラムされる、請求項９に記載の
標本化周波数変換器。 - 【請求項１５】 前記１０６の組のフィルタ係数の各々
がゼロから１０５まで番号付けされて、フィルタ係数の
組の前記第１の配列が式Ｘi+1＝（Ｘi＋１）ＭＯＤ １
０６で定義され、かつフィルタ係数の組の前記第２の配
列が式Ｘi+1＝（Ｘi＋２）ＭＯＤ １０６で定義され
る、請求項１４に記載の標本化周波数変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/957,721 | 1992-10-07 | ||
| US07/957,721 US5331346A (en) | 1992-10-07 | 1992-10-07 | Approximating sample rate conversion system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268477A true JPH06268477A (ja) | 1994-09-22 |
| JP3297165B2 JP3297165B2 (ja) | 2002-07-02 |
Family
ID=25500031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25201293A Expired - Fee Related JP3297165B2 (ja) | 1992-10-07 | 1993-10-07 | 標本化周波数変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5331346A (ja) |
| EP (1) | EP0591970B1 (ja) |
| JP (1) | JP3297165B2 (ja) |
| DE (1) | DE69324429T2 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027704A1 (en) | 1993-04-21 | 1997-07-31 | Kinya Washino | Multi-format audio/video production system with frame-rate conversion |
| US5497152A (en) * | 1993-09-13 | 1996-03-05 | Analog Devices, Inc. | Digital-to-digital conversion using non-uniform sample rates |
| US5812210A (en) | 1994-02-01 | 1998-09-22 | Hitachi, Ltd. | Display apparatus |
| JP3123358B2 (ja) | 1994-09-02 | 2001-01-09 | 株式会社日立製作所 | ディスプレイ装置 |
| US5613084A (en) | 1994-10-04 | 1997-03-18 | Panasonic Technologies, Inc. | Interpolation filter selection circuit for sample rate conversion using phase quantization |
| JP3319667B2 (ja) * | 1994-12-20 | 2002-09-03 | 松下電器産業株式会社 | 映像フォーマット変換装置 |
| US5708683A (en) * | 1995-02-28 | 1998-01-13 | Hughes Electronics | Symbol rate conversion method for CDPD demodulator |
| US5528301A (en) * | 1995-03-31 | 1996-06-18 | Panasonic Technologies, Inc. | Universal video format sample size converter |
| US5732002A (en) * | 1995-05-23 | 1998-03-24 | Analog Devices, Inc. | Multi-rate IIR decimation and interpolation filters |
| US5587742A (en) * | 1995-08-25 | 1996-12-24 | Panasonic Technologies, Inc. | Flexible parallel processing architecture for video resizing |
| US5835160A (en) | 1995-09-13 | 1998-11-10 | Oak Technology, Inc. | Sampling rate conversion using digital differential analyzers |
| US6611286B1 (en) * | 1995-10-27 | 2003-08-26 | Canon Kabushiki Kaisha | Image sensing apparatus using a non-interlace scanning type image sensing device |
| DE69723601T2 (de) * | 1996-03-06 | 2004-02-19 | Matsushita Electric Industrial Co., Ltd., Kadoma | Bildelementumwandlungsgerät |
| WO1997039573A1 (en) * | 1996-04-12 | 1997-10-23 | Sony Corporation | Digital image signal processor and image pickup device |
| KR100194922B1 (ko) * | 1996-04-29 | 1999-06-15 | 윤종용 | 화면비 변환장치 |
| US5960400A (en) * | 1996-12-30 | 1999-09-28 | Paradyne Corporation | Signal transfer acceleration system and method for accelerating transfer of an audio signal through a communications channel |
| US5739867A (en) * | 1997-02-24 | 1998-04-14 | Paradise Electronics, Inc. | Method and apparatus for upscaling an image in both horizontal and vertical directions |
| US5796392A (en) | 1997-02-24 | 1998-08-18 | Paradise Electronics, Inc. | Method and apparatus for clock recovery in a digital display unit |
| US6061410A (en) * | 1997-02-27 | 2000-05-09 | Advanced Micro Devices | Frequency ratio estimation arrangement and method thereof |
| US6788347B1 (en) * | 1997-03-12 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | HDTV downconversion system |
| US6175592B1 (en) | 1997-03-12 | 2001-01-16 | Matsushita Electric Industrial Co., Ltd. | Frequency domain filtering for down conversion of a DCT encoded picture |
| US6618443B1 (en) | 1997-03-12 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | Upsampling filter for a down conversion system |
| WO1998041029A1 (en) | 1997-03-12 | 1998-09-17 | Matsushita Electric Industrial Co., Ltd. | Upsampling filter and half-pixel generator for an hdtv downconversion system |
| US20040071211A1 (en) * | 1997-04-07 | 2004-04-15 | Kinya Washino | Video production system with mixed frame removal |
| US20020118296A1 (en) * | 1999-05-06 | 2002-08-29 | Schwab Barry H. | Integrated multi-format audio/video production system |
| US6370198B1 (en) | 1997-04-07 | 2002-04-09 | Kinya Washino | Wide-band multi-format audio/video production system with frame-rate conversion |
| US5999220A (en) * | 1997-04-07 | 1999-12-07 | Washino; Kinya | Multi-format audio/video production system with frame-rate conversion |
| US6263036B1 (en) * | 1997-07-30 | 2001-07-17 | Yamaha Corporation | Asynchronous signal input apparatus and sampling frequency conversion apparatus |
| US6259479B1 (en) * | 1997-09-17 | 2001-07-10 | Sony Corporation | Letterbox filter apparatus and method |
| US6487249B2 (en) | 1998-10-09 | 2002-11-26 | Matsushita Electric Industrial Co., Ltd. | Efficient down conversion system for 2:1 decimation |
| US6057789A (en) * | 1998-10-29 | 2000-05-02 | Neomagic Corp. | Re-synchronization of independently-clocked audio streams by dynamically switching among 3 ratios for sampling-rate-conversion |
| US6252919B1 (en) | 1998-12-17 | 2001-06-26 | Neomagic Corp. | Re-synchronization of independently-clocked audio streams by fading-in with a fractional sample over multiple periods for sample-rate conversion |
| WO2000043993A1 (en) | 1999-01-25 | 2000-07-27 | Seagate Technology Llc | Method and apparatus for servo data synchronization in a disc drive |
| US6166779A (en) * | 1999-04-27 | 2000-12-26 | Nucore Technology Inc. | Method for analog decimation of image signals |
| JP2001086516A (ja) * | 1999-09-10 | 2001-03-30 | Sony Corp | 撮像装置 |
| US6873693B1 (en) | 1999-09-13 | 2005-03-29 | Microstrategy, Incorporated | System and method for real-time, personalized, dynamic, interactive voice services for entertainment-related information |
| JP4465570B2 (ja) * | 2000-09-26 | 2010-05-19 | ソニー株式会社 | 画像処理装置および方法、並びに記録媒体 |
| US20020089941A1 (en) * | 2001-01-05 | 2002-07-11 | Chien-Meen Hwang | Network receiver utilizing sample management buffers |
| KR100421001B1 (ko) * | 2001-02-20 | 2004-03-03 | 삼성전자주식회사 | 샘플링 레이트 변환 장치 및 방법 |
| US6531969B2 (en) * | 2001-05-02 | 2003-03-11 | Portalplayer, Inc. | Resampling system and apparatus |
| JP3731502B2 (ja) * | 2001-06-28 | 2006-01-05 | ソニー株式会社 | 映像信号処理装置 |
| US7071992B2 (en) * | 2002-03-04 | 2006-07-04 | Macronix International Co., Ltd. | Methods and apparatus for bridging different video formats |
| US7245237B2 (en) * | 2002-09-17 | 2007-07-17 | Intel Corporation | Digital sampling rate conversion using a poly-phase filter and a polynomial interpolator |
| US7167112B2 (en) * | 2003-03-21 | 2007-01-23 | D2Audio Corporation | Systems and methods for implementing a sample rate converter using hardware and software to maximize speed and flexibility |
| KR100594267B1 (ko) * | 2004-03-29 | 2006-06-30 | 삼성전자주식회사 | 샘플링 레이트 변환 방법, 샘플링 레이트 변환 장치, 및그 장치를 포함하는 오디오 재생 시스템 |
| JP2006145712A (ja) * | 2004-11-18 | 2006-06-08 | Pioneer Electronic Corp | オーディオデータ補間装置 |
| US7414550B1 (en) * | 2006-06-30 | 2008-08-19 | Nvidia Corporation | Methods and systems for sample rate conversion and sample clock synchronization |
| US9209792B1 (en) | 2007-08-15 | 2015-12-08 | Nvidia Corporation | Clock selection system and method |
| US8762759B2 (en) * | 2008-04-10 | 2014-06-24 | Nvidia Corporation | Responding to interrupts while in a reduced power state |
| WO2010138155A2 (en) * | 2009-05-27 | 2010-12-02 | Active Precision, Inc. | Encoder interpolator with enhanced precision |
| CN109194307B (zh) * | 2018-08-01 | 2022-05-27 | 南京中感微电子有限公司 | 数据处理方法及系统 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57171884A (en) * | 1981-03-12 | 1982-10-22 | Victor Co Of Japan Ltd | Conversion system for number of scanning lines |
| JPS5892160A (ja) * | 1981-11-27 | 1983-06-01 | Nec Corp | サンプリング周波数変換装置 |
| JP2592810B2 (ja) * | 1986-09-30 | 1997-03-19 | 株式会社東芝 | サンプルレート変換回路 |
| US4989221A (en) * | 1987-03-30 | 1991-01-29 | Codex Corporation | Sample rate converter |
| JPH0793548B2 (ja) * | 1987-08-31 | 1995-10-09 | 三洋電機株式会社 | 標本化周波数変換回路 |
| JP2731151B2 (ja) * | 1987-09-18 | 1998-03-25 | 株式会社東芝 | 位相情報検出回路 |
| US5101368A (en) * | 1988-06-20 | 1992-03-31 | Seymour Kaplan | Conversion calculator |
| JP3089630B2 (ja) * | 1989-03-30 | 2000-09-18 | ソニー株式会社 | サンプリングレート変換装置 |
| DE3918866A1 (de) * | 1989-06-09 | 1990-12-13 | Blaupunkt Werke Gmbh | Anordnung zur umsetzung eines signals mit einer ersten abtastrate in ein signal mit einer zweiten abtastrate |
| US5057911A (en) * | 1989-10-19 | 1991-10-15 | Matsushita Electric Industrial Co., Ltd. | System and method for conversion of digital video signals |
| JPH10294646A (ja) * | 1990-02-16 | 1998-11-04 | Sony Corp | サンプリングレート変換装置 |
| JP3094419B2 (ja) * | 1990-02-19 | 2000-10-03 | ソニー株式会社 | サンプリングレート変換装置 |
-
1992
- 1992-10-07 US US07/957,721 patent/US5331346A/en not_active Expired - Lifetime
-
1993
- 1993-10-07 JP JP25201293A patent/JP3297165B2/ja not_active Expired - Fee Related
- 1993-10-07 DE DE69324429T patent/DE69324429T2/de not_active Expired - Fee Related
- 1993-10-07 EP EP93116252A patent/EP0591970B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0591970A3 (en) | 1994-12-07 |
| EP0591970B1 (en) | 1999-04-14 |
| DE69324429T2 (de) | 1999-11-25 |
| DE69324429D1 (de) | 1999-05-20 |
| JP3297165B2 (ja) | 2002-07-02 |
| US5331346A (en) | 1994-07-19 |
| EP0591970A2 (en) | 1994-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297165B2 (ja) | 標本化周波数変換器 | |
| EP0423921B1 (en) | System and method for conversion of digital video signals | |
| US5274372A (en) | Sampling rate conversion using polyphase filters with interpolation | |
| EP0453558B1 (en) | A high speed interpolation filter for television standards conversion | |
| US4712130A (en) | Chrominance signal frequency converter as for a pix-in-pix television receiver | |
| EP0690621B1 (en) | Sample rate converter and sample rate conversion method | |
| US4903019A (en) | Sampling frequency converter for converting a lower sampling frequency to a higher sampling frequency and a method therefor | |
| US5182633A (en) | Video sample rate converter | |
| JPH06502748A (ja) | ワイドスクリーンテレビジョン | |
| JPH01259689A (ja) | サンプリング周波数変換回路 | |
| KR0129767B1 (ko) | 샘플링레이트 변환장치 | |
| EP0450817B1 (en) | Digital phase detector arrangements | |
| US5289292A (en) | Picture element data density conversion apparatus | |
| US6437827B1 (en) | Filtering video signals containing chrominance information | |
| US5821884A (en) | Sampling rate conversion method and apparatus utilizing an area effect correlation method | |
| US4598314A (en) | Method and apparatus for converting a video signal to a corresponding signal of lower line count | |
| US5249038A (en) | System and method for converting component video signals to a composite video signal compatible with the pal standard | |
| US6023718A (en) | High speed interpolation filter and a method thereof | |
| GB2178266A (en) | Digital sample rate reduction system | |
| EP0191468A2 (en) | An apparatus for generating a velocity error signal | |
| EP0341989B1 (en) | Apparatus for simultaneously outputting plural image signals derived from a video signal, comprising a single digital-to- analogue converter | |
| JP3349835B2 (ja) | サンプリングレート変換装置 | |
| WO1993005617A1 (en) | Sample rate convertor | |
| JP3067036B2 (ja) | サンプリングレート変換回路 | |
| JP3001959B2 (ja) | 同期信号発生方法及びその同期信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020325 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |